CalibreLVS常見(jiàn)錯(cuò)誤解析

1提綱LVS錯(cuò)誤對(duì)話框（RVE對(duì)話框）誤連接短路斷路違反工藝原理漏標(biāo)元件參數(shù)錯(cuò)誤

2LVS錯(cuò)誤對(duì)話框（RVE對(duì)話框）3概述CalibreLVS中的很多錯(cuò)誤提示都是基于標(biāo)準(zhǔn)的LVS驗(yàn)證規(guī)則，提示的錯(cuò)誤點(diǎn)較為生硬。且當(dāng)設(shè)計(jì)規(guī)模增大時(shí)，許多錯(cuò)誤都是由一個(gè)主要錯(cuò)誤附帶產(chǎn)生的。在LVS中，常見(jiàn)的錯(cuò)誤類型分為誤連接、短路、斷路、違反工藝原理、漏標(biāo)、元件參數(shù)錯(cuò)誤等。各類錯(cuò)誤的本質(zhì)也并不相同。4RVE對(duì)話框

當(dāng)設(shè)計(jì)者完成LVS驗(yàn)證之后，電路圖和版圖中的不一致錯(cuò)誤都會(huì)出現(xiàn)在LVS錯(cuò)誤對(duì)話框（RVE對(duì)話框）中。在左側(cè)的導(dǎo)航欄（Navigator）分別加載了LVS結(jié)果（Results）、電氣規(guī)則檢查（ERC）、LVS文本報(bào)告（Reports）、規(guī)則文件（Rules）、視圖信息（View）和設(shè)置（Setup）。5導(dǎo)航欄子選項(xiàng)說(shuō)明（1）

6導(dǎo)航欄子選項(xiàng)說(shuō)明（2）

7導(dǎo)航欄子選項(xiàng)說(shuō)明（3）

8Results中的ComparisonResults（1）在每次LVS檢查后彈出的RVE窗口中，單擊導(dǎo)航欄中的“沮喪”表情，就可以在右側(cè)信息欄上側(cè)查看本次LVS檢查的cell名稱、錯(cuò)誤個(gè)數(shù)、連線數(shù)目、器件數(shù)目以及端口數(shù)目，下側(cè)是詳細(xì)的LVS報(bào)告。圖中LVS檢查的cell為latch，總共出現(xiàn)了6個(gè)錯(cuò)誤。9Results中的ComparisonResults（2）單擊cell名稱前的“加號(hào)”，可以展開(kāi)具體的錯(cuò)誤信息。從圖中可以看到錯(cuò)誤信息分為兩部分，一部分為“Discrepancies”，一部分為“DetailedInstanceInfo”。

10Results中的ComparisonResults（3）繼續(xù)單擊“Discrepancies”前的加號(hào)，展開(kāi)后，從圖中可以看到該例子中出現(xiàn)了3個(gè)錯(cuò)誤連線“IncorrectNets”和3個(gè)錯(cuò)誤元件“IncorrectInstance”。11Results中的ComparisonResults（4）同樣展開(kāi)“IncorrectNets”，從下側(cè)的信息欄中獲取錯(cuò)誤信息。選擇子錯(cuò)誤“Discrepancy#1”，下側(cè)信息欄左側(cè)“LAYOUTNAME”列中顯示的是版圖中提取的信息，右側(cè)“SOURCENAME”列中顯示的電路圖提取的信息。12Results中的ComparisonResults（5）展開(kāi)“IncorrectInstances”，再選擇“Discrepancy#4”子錯(cuò)誤，可以在下側(cè)信息欄中看到在版圖中存在一個(gè)X27/M0的模型名為P18的PMOS晶體管，而在電路圖中卻沒(méi)有這個(gè)晶體管。13Results中的ComparisonResults（6）從“Discrepancies”中雖然我們可以讀出很詳細(xì)的錯(cuò)誤信息，但在實(shí)際中許多錯(cuò)誤信息都是指向一個(gè)錯(cuò)誤。換句話說(shuō)，也就是可能一個(gè)簡(jiǎn)單的錯(cuò)誤，產(chǎn)生了其他附加的錯(cuò)誤。所以這時(shí)候，通過(guò)查看“DetailedInstanceInfo”中的信息，更有助于我們快速的修正這些錯(cuò)誤。14ERC中的ERCResults

（1）ERC錯(cuò)誤在版圖中一般體現(xiàn)為電位連接錯(cuò)誤。典型情況是，NMOS的襯底連接到電源上，或是PMOS的襯底連接到地電位上。

15ERC中的ERCResults

（2）同時(shí)，在ERC選項(xiàng)中，還會(huì)增加一系列軟錯(cuò)誤“SoftchkDatabase”。展開(kāi)“SoftchkDatabase”可以看到相應(yīng)的錯(cuò)誤信息。只要修正了相應(yīng)錯(cuò)誤，這些軟錯(cuò)誤也會(huì)得到修正。16誤連接（1）

誤連接是版圖繪制過(guò)程中最容易出現(xiàn)的一類錯(cuò)誤。在沒(méi)有使用schematic-driven技術(shù)時(shí)，憑人工對(duì)照電路圖來(lái)繪制版圖，經(jīng)常會(huì)將一些連線和端口連接到錯(cuò)誤的走線上。最為常見(jiàn)的一種情況是，不同端口進(jìn)行金屬走線時(shí)，忽略了換金屬層，而出現(xiàn)連接錯(cuò)誤的情況。

17誤連接（2）錯(cuò)誤交叉點(diǎn)如左圖所示，縱向二層金屬線與橫向二層金屬線相交，造成連接錯(cuò)誤。解決方法是將縱向二層金屬線截?cái)?，采用一層金屬線跨過(guò)橫向二層金屬線進(jìn)行橋接。修改后的圖形如右圖所示。18短路

這里，版圖中的“短路”錯(cuò)誤特指電源和地的短路現(xiàn)象。兩條走線的短路錯(cuò)誤，我們將其歸為誤連接錯(cuò)誤。在版圖繪制中，短路錯(cuò)誤通常發(fā)生在同時(shí)穿過(guò)電源線和地線的布線過(guò)程中。尤其是在布置電源和地線網(wǎng)格時(shí)，交叉走線極易造成電源和地的短路。

19斷路

斷路也是版圖繪制中常見(jiàn)的一類錯(cuò)誤。主要表現(xiàn)在多條走線需要相連時(shí)，其中一條漏連，而出現(xiàn)斷路的情況。20違反工藝原理（1）違反工藝原理的錯(cuò)誤主要有三類：NMOS晶體管襯底采用N注入、PMOS晶體管襯底采用P注入以及PMOS晶體管沒(méi)有包裹在N阱中。前兩類錯(cuò)誤同時(shí)也會(huì)產(chǎn)生ERC錯(cuò)誤，較為容易進(jìn)行分辨。一個(gè)“PMOS晶體管沒(méi)有包裹在N阱中”的LVS錯(cuò)誤信息如圖所示。在“Discrepancies”中分別出現(xiàn)了走線（IncorrectNets）以及元件（IncorrectInstances）的錯(cuò)誤。21違反工藝原理（2）展開(kāi)“IncorrectNets”中的錯(cuò)誤信息，可以看到版圖中出現(xiàn)了多條走線，如“1”。而在電路圖中卻沒(méi)有這些走線。22違反工藝原理（3）繼續(xù)展開(kāi)“IncorrectInstances”的錯(cuò)誤信息，主要包括兩大類。第一類錯(cuò)誤信息如圖所示，在版圖中X29/M0晶體管的襯底現(xiàn)在為一條“26”的走線，而這條走線在電路圖中本應(yīng)該連接到“VDDA”上。23違反工藝原理（4）第二類錯(cuò)誤信息如右圖所示，版圖中的X33/M0和X21/M0晶體管，在電路圖中并沒(méi)有對(duì)應(yīng)的晶體管。這實(shí)際上是由于版圖中這兩個(gè)PMOS晶體管沒(méi)有包裹在N阱中，與電路圖中的PMOS無(wú)法對(duì)應(yīng)造成的。24違反工藝原理（5）雙擊X33/M0和X21/M0晶體管，回到版圖視圖窗口，通過(guò)觀察，可以發(fā)現(xiàn)PMOS晶體管外圍缺少N阱，如圖所示。25違反工藝原理（5）修改方法為在版圖窗口中選擇N阱層（“NW”），繪制一個(gè)矩形，將PMOS包裹其中。

26漏標(biāo)（1）

漏標(biāo)指的是在版圖繪制過(guò)程中遺漏了端口標(biāo)識(shí)“l(fā)abel”、或者標(biāo)識(shí)定位的“十字叉”沒(méi)有加載在走線上、或者標(biāo)識(shí)沒(méi)有選用專門(mén)的標(biāo)識(shí)層（導(dǎo)致該標(biāo)識(shí)沒(méi)有被LVS規(guī)則識(shí)別出來(lái)）。

27漏標(biāo)（2）在漏標(biāo)錯(cuò)誤中，比較嚴(yán)重的一類錯(cuò)誤是遺漏了電源和地的標(biāo)識(shí)。這時(shí)在Calibre界面點(diǎn)擊“RunLVS”時(shí)，LVS檢查無(wú)法執(zhí)行，而會(huì)在信息欄中提示錯(cuò)誤“Supplyerr