《FPGA原理與應(yīng)用》課程教學(xué)大綱課程名稱：FPGA原理與應(yīng)用FPGAPrincipleandApplication課程編號(hào)：課程性質(zhì)：□必修選修課程類別：□通識(shí)課程專業(yè)課程￡實(shí)踐教學(xué)適用專業(yè)：電子信息工程課程學(xué)時(shí)：32（課堂16，實(shí)驗(yàn)16）課程學(xué)分：2應(yīng)開(kāi)課學(xué)期：第五學(xué)期先修課程：數(shù)字電子技術(shù)任課學(xué)院、系部：課程負(fù)責(zé)人：編寫(xiě)人：審核人：編制日期：一、課程簡(jiǎn)介FPGA原理與應(yīng)用課程是電子信息工程專業(yè)本科生的選修課。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。FPGA的開(kāi)發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開(kāi)發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)；相比于PC或單片機(jī)（無(wú)論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，也造成了FPGA開(kāi)發(fā)入門(mén)較難。二、課程教學(xué)的目標(biāo)及與畢業(yè)要求的關(guān)系（一）課程目標(biāo)通過(guò)本課程的學(xué)習(xí)，使學(xué)生達(dá)到如下目標(biāo)：課程總目標(biāo)：培養(yǎng)學(xué)生的數(shù)字電路設(shè)計(jì)方法，掌握模塊劃分、工程設(shè)計(jì)思想與電路調(diào)試能力，為以后從事各種電路設(shè)計(jì)、制作與調(diào)試工作打下堅(jiān)實(shí)的基礎(chǔ)。課程目標(biāo)1：針對(duì)電子信息領(lǐng)域具有特定功能需求的工程技術(shù)問(wèn)題，能夠選用VerilogHDL語(yǔ)言、QuartusII集成開(kāi)發(fā)平臺(tái)和仿真軟件modelsim，進(jìn)行電路的設(shè)計(jì)和軟件仿真分析，并借助FPGA開(kāi)發(fā)板進(jìn)行硬件下載的性能分析。課程目標(biāo)2：針對(duì)電子信息領(lǐng)域的復(fù)雜工程問(wèn)題，采用自頂向下的設(shè)計(jì)方法，并借助于PLL、ROM等一些IP核，能夠給出合理的解決方案，設(shè)計(jì)出滿足特定需求的電子信息系統(tǒng)，并能夠在設(shè)計(jì)環(huán)節(jié)中體現(xiàn)創(chuàng)新意識(shí)。（二）課程目標(biāo)與畢業(yè)要求的對(duì)應(yīng)關(guān)系本課程目標(biāo)支持的主要畢業(yè)要求如下表：課程目標(biāo)畢業(yè)要求1．針對(duì)電子信息領(lǐng)域具有特定功能需求的工程技術(shù)問(wèn)題，能夠選用VerilogHDL語(yǔ)言、QuartusII集成開(kāi)發(fā)平臺(tái)和仿真軟件modelsim，進(jìn)行電路的設(shè)計(jì)和軟件仿真分析，并借助FPGA開(kāi)發(fā)板進(jìn)行硬件下載的性能分析。3．設(shè)計(jì)/開(kāi)發(fā)解決方案：針對(duì)電子信息領(lǐng)域的復(fù)雜工程問(wèn)題，能夠設(shè)計(jì)合理的解決方案，設(shè)計(jì)滿足特定需求的電子信息系統(tǒng)、單元（部件）或工藝流程，并能夠在設(shè)計(jì)環(huán)節(jié)中體現(xiàn)創(chuàng)新意識(shí)，考慮對(duì)社會(huì)、健康、安全、法律、文化和環(huán)境等因素的影響。2．針對(duì)電子信息領(lǐng)域的復(fù)雜工程問(wèn)題，采用自頂向下的設(shè)計(jì)方法，并借助于PLL、ROM等一些IP核，能夠給出合理的解決方案，設(shè)計(jì)出滿足特定需求的電子信息系統(tǒng)，并能夠在設(shè)計(jì)環(huán)節(jié)中體現(xiàn)創(chuàng)新意識(shí)。5.使用現(xiàn)代工具：能夠針對(duì)電子信息領(lǐng)域的復(fù)雜工程問(wèn)題，開(kāi)發(fā)、選擇與使用恰當(dāng)?shù)募夹g(shù)、資源、現(xiàn)代工程工具和信息技術(shù)工具，包括對(duì)電子信息領(lǐng)域復(fù)雜工程問(wèn)題的預(yù)測(cè)與模擬，并能夠理解其局限性。三、課程教學(xué)的基本內(nèi)容及教學(xué)安排（一）課程教學(xué)的內(nèi)容及學(xué)時(shí)安排知識(shí)單元知識(shí)點(diǎn)學(xué)時(shí)數(shù)課程目標(biāo)線下授課線上授課實(shí)驗(yàn)/實(shí)踐1.概述知識(shí)點(diǎn)1.1：可編程邏輯設(shè)計(jì)簡(jiǎn)介；知識(shí)點(diǎn)1.2：設(shè)計(jì)開(kāi)發(fā)流程；知識(shí)點(diǎn)1.3：常用開(kāi)發(fā)環(huán)境和EDA工具；知識(shí)點(diǎn)1.4：FPGA的內(nèi)部結(jié)構(gòu)20課程目標(biāo)12.QuartusⅡ開(kāi)發(fā)環(huán)境知識(shí)點(diǎn)2.1：QuartusⅡ環(huán)境簡(jiǎn)介；知識(shí)點(diǎn)2.2：QuartusⅡ安裝；知識(shí)點(diǎn)2.3：QuartusⅡ使用；2課程目標(biāo)13.ModelSim仿真軟件知識(shí)點(diǎn)3.1：軟件介紹；知識(shí)點(diǎn)3.2：仿真設(shè)計(jì)；知識(shí)點(diǎn)3.3：高級(jí)操作與應(yīng)用；2課程目標(biāo)14.VerilogHDL概述與基本語(yǔ)法知識(shí)點(diǎn)4.1：VerilogHDL概述；知識(shí)點(diǎn)4.2：數(shù)據(jù)類型及運(yùn)算符；知識(shí)點(diǎn)4.3：模塊結(jié)構(gòu)及描述類型；知識(shí)點(diǎn)4.4：邏輯控制語(yǔ)句48課程目標(biāo)15．IP核及其應(yīng)用知識(shí)點(diǎn)5.1：IP概念及特點(diǎn)；知識(shí)點(diǎn)5.2：鎖相環(huán)；知識(shí)點(diǎn)5.3：ROM；知識(shí)點(diǎn)5.4：RAM4課程目標(biāo)1，26.應(yīng)用舉例知識(shí)點(diǎn)6.1：矩陣鍵盤(pán)設(shè)計(jì)；知識(shí)點(diǎn)6.2：蜂鳴器設(shè)計(jì)；28課程目標(biāo)1,2合計(jì)16=SUM(ABOVE)16（二）課堂實(shí)驗(yàn)/實(shí)踐教學(xué)內(nèi)容及要求（無(wú)課堂實(shí)驗(yàn)/實(shí)踐，可刪除此表）序號(hào)項(xiàng)目名稱內(nèi)容、要求學(xué)時(shí)實(shí)驗(yàn)/實(shí)踐類別實(shí)驗(yàn)/實(shí)踐類型每組人數(shù)必做/選做課程目標(biāo)1分頻器設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：利用HDL語(yǔ)言進(jìn)行五分頻設(shè)計(jì)，并利用ModelSim進(jìn)行仿真實(shí)驗(yàn)要求：1.熟悉狀態(tài)機(jī)；2.熟悉ModelSim仿真環(huán)境。2上機(jī)驗(yàn)證型1必做課程目標(biāo)12數(shù)碼管顯示設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：設(shè)計(jì)一個(gè)共陰7段數(shù)碼管控制接口，使數(shù)碼管動(dòng)態(tài)刷新顯示0—F。實(shí)驗(yàn)要求：1.掌握數(shù)碼管顯示的實(shí)現(xiàn)過(guò)程；2.學(xué)會(huì)查看中間變量值；3．熟悉硬件下載的過(guò)程；并適當(dāng)修改時(shí)間間隔，觀察現(xiàn)象。2上機(jī)驗(yàn)證型1必做課程目標(biāo)13VGA驅(qū)動(dòng)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：利用實(shí)驗(yàn)箱上的VGA接口實(shí)現(xiàn)VGA顯示器的彩條顯示。實(shí)驗(yàn)要求：1.熟悉VGA的顯示原理；2.掌握自頂向下的設(shè)計(jì)方法；3.掌握如何查看中間變量值，以及查找錯(cuò)誤的能力。4上機(jī)綜合型1必做課程目標(biāo)14矩陣鍵盤(pán)設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：設(shè)計(jì)一個(gè)4*4的矩陣鍵盤(pán)，并在數(shù)碼管上進(jìn)行顯示。實(shí)驗(yàn)要求：1.矩陣鍵盤(pán)工作原理。2.自上而下的設(shè)計(jì)方法。4上機(jī)綜合型1必做課程目標(biāo)1,25蜂鳴器實(shí)驗(yàn)內(nèi)容：用FPGA設(shè)計(jì)一個(gè)蜂鳴器的播放器。實(shí)驗(yàn)要求：1.蜂鳴器的工作原理2.PLL、ROM核的應(yīng)用。3．自上而下的方法。4上機(jī)綜合型1必做課程目標(biāo)1，2基本要求（1）認(rèn)真閱讀實(shí)驗(yàn)指導(dǎo)書(shū)，預(yù)習(xí)與實(shí)驗(yàn)有關(guān)知識(shí)，了解實(shí)驗(yàn)內(nèi)容和方法。（2）熟悉所用實(shí)驗(yàn)設(shè)備的使用方法。（3）按照實(shí)驗(yàn)要求進(jìn)行實(shí)驗(yàn)操作。（4）實(shí)驗(yàn)中觀察、檢測(cè)并記錄有關(guān)數(shù)據(jù)及圖形，能分析和解決在實(shí)驗(yàn)過(guò)程中出現(xiàn)的各種現(xiàn)象和問(wèn)題。（5）不盲目輕信實(shí)驗(yàn)數(shù)據(jù)和結(jié)果。不抄襲別人的數(shù)據(jù)和結(jié)果。（6）每次實(shí)驗(yàn)后，每個(gè)學(xué)生均應(yīng)按本次實(shí)驗(yàn)情況編寫(xiě)實(shí)驗(yàn)報(bào)告，并分析實(shí)驗(yàn)結(jié)果，結(jié)論要明確。要求字跡工整，繪圖清晰，表格規(guī)整。注：實(shí)驗(yàn)/實(shí)踐類別：專業(yè)、上機(jī)等實(shí)驗(yàn)/實(shí)踐類型：操作型、驗(yàn)證型、演示型、綜合型等。四、本課程與其他課程的聯(lián)系本課程的先修課程是《數(shù)字電子技術(shù)》。本課程為后續(xù)《電子系統(tǒng)綜合設(shè)計(jì)》、《畢業(yè)設(shè)計(jì)》等提供基礎(chǔ)。五、教材與其他教學(xué)資源（含教學(xué)參考書(shū)或在線資源）（一）建議教材李輝，《FPGA原理與應(yīng)用》，機(jī)械工業(yè)出版社，2019（二）其他教學(xué)資源周潤(rùn)景等，《基于QuartusII的FPGA/CPLD的數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例》，電子工業(yè)出版社，2013黃智偉，《FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐》，電子工業(yè)出版社，2005六、教學(xué)方法與學(xué)習(xí)建議課程目標(biāo)1的教學(xué)方法及手段：以課堂講授為主，課前預(yù)習(xí)為輔，結(jié)合實(shí)驗(yàn)、作業(yè)以及網(wǎng)絡(luò)相關(guān)資源，采用多媒體教學(xué)手段，配合例題的講解及適當(dāng)?shù)乃伎碱}，保證講課進(jìn)度的同時(shí)，注意學(xué)生的掌握程度和課堂的氣氛。引導(dǎo)學(xué)生掌握FPGA的開(kāi)發(fā)流程、ModelSim仿真環(huán)境和VerilogHDL語(yǔ)言基本語(yǔ)法。利用實(shí)驗(yàn)與習(xí)題形式幫助學(xué)生建立對(duì)QuartusII環(huán)境和HDL語(yǔ)言的興趣；課堂講授以VerilogHDL基本語(yǔ)法為主；實(shí)驗(yàn)教學(xué)以學(xué)生分組討論、代碼編輯、邏輯分析、程序調(diào)試、實(shí)驗(yàn)報(bào)告撰寫(xiě)等為主。課程目標(biāo)2的教學(xué)方法及手段：以課堂講授知識(shí)為基礎(chǔ)，主要通過(guò)方案設(shè)計(jì)大作業(yè)的設(shè)置、完成和分析講解等環(huán)節(jié)進(jìn)行。該大作業(yè)可以選擇某個(gè)具體數(shù)字系統(tǒng)的設(shè)計(jì)為目標(biāo)，通過(guò)要求特定的功能來(lái)控制設(shè)計(jì)難度，側(cè)重培養(yǎng)學(xué)生運(yùn)用所學(xué)的知識(shí)（自頂向下、狀態(tài)機(jī)、IP核等）來(lái)進(jìn)行方案設(shè)計(jì)的能力。為實(shí)現(xiàn)課程目標(biāo)，學(xué)生應(yīng)按時(shí)聽(tīng)課、課后要反復(fù)進(jìn)行編程實(shí)驗(yàn)，學(xué)會(huì)更改錯(cuò)誤，進(jìn)一步熟悉QuartusII環(huán)境和HDL語(yǔ)法知識(shí)。按要求完成隨堂測(cè)驗(yàn)、作業(yè)和大作業(yè)、實(shí)驗(yàn)等任務(wù)要求，并應(yīng)在期末考試前保證足夠的復(fù)習(xí)時(shí)間，對(duì)所學(xué)內(nèi)容進(jìn)行全面的總結(jié)和復(fù)習(xí)。七、課程考核及成績(jī)?cè)u(píng)定方式（一）課程考核1.課程考核對(duì)課程目標(biāo)的支撐課程總評(píng)成績(jī)由過(guò)程考核成績(jī)和期末考核成績(jī)兩部分構(gòu)成，具體考核/評(píng)價(jià)細(xì)則及對(duì)課程目標(biāo)的支撐關(guān)系見(jiàn)下表：考核環(huán)節(jié)分值考核/評(píng)價(jià)細(xì)則課程目標(biāo)12過(guò)程考核課堂表現(xiàn)10（1）主要考核學(xué)生對(duì)章節(jié)知識(shí)點(diǎn)的復(fù)習(xí)、理解和掌握程度；（2）考核形式為隨堂測(cè)試等?！獭?2章節(jié)作業(yè)和大作業(yè)30（1）考查對(duì)所學(xué)VerilogHDL語(yǔ)法知識(shí)的掌握程度，以及進(jìn)行程序設(shè)計(jì)和調(diào)試程序的能力。（2）根據(jù)各項(xiàng)作業(yè)實(shí)際完成情況進(jìn)行評(píng)分?！獭?020實(shí)驗(yàn)10（1）根據(jù)每個(gè)實(shí)驗(yàn)的實(shí)驗(yàn)情況和實(shí)驗(yàn)報(bào)告質(zhì)量單獨(dú)評(píng)分，滿分100分；（2）取各次實(shí)驗(yàn)成績(jī)的平均值作為對(duì)應(yīng)課程目標(biāo)的最終成績(jī)。√√46期末考核50（1）卷面成績(jī)100分，以卷面成績(jī)乘以其在總評(píng)成績(jī)中所占的比例計(jì)入課程總評(píng)成績(jī)。（2）主要考核VerilogHDL的基本語(yǔ)法知識(shí)和自頂向下的設(shè)計(jì)方法，以及PLL、ROM一些IP核的應(yīng)用等內(nèi)容?！獭?020合計(jì)：100分52482.考核方式及成績(jī)?cè)u(píng)定考核方式：過(guò)程考核和期末考試相結(jié)合，過(guò)程考核包括課堂表現(xiàn)（隨堂測(cè)試）、作業(yè)（章節(jié)作業(yè)和大作業(yè)）、實(shí)驗(yàn)?？己顺煽?jī)的構(gòu)成：總成績(jī)?yōu)?00%，其中課堂表現(xiàn)（隨堂測(cè)試）考核成績(jī)占10%，作業(yè)（作業(yè)和大作業(yè)）成績(jī)占30%，實(shí)驗(yàn)成績(jī)占10%，期末考試成績(jī)占50%。3.過(guò)程考核評(píng)價(jià)標(biāo)準(zhǔn)（1）課堂表現(xiàn)主要通過(guò)隨堂測(cè)試進(jìn)行評(píng)價(jià)，其評(píng)價(jià)標(biāo)準(zhǔn)如下表：課程目標(biāo)評(píng)分標(biāo)準(zhǔn)100>x≥9090>x≥8080>x≥7070>x≥60x<60課程目標(biāo)1能很好地利用ModelSim仿真軟件完成VerilogHDL語(yǔ)法知識(shí)的課堂測(cè)試，正確率大于90%。能較好地利用ModelSim仿真軟件完成VerilogHDL語(yǔ)法知識(shí)的課堂測(cè)試，正確率大于80%。能利用ModelSim仿真軟件完成VerilogHDL語(yǔ)法知識(shí)的課堂測(cè)試，正確率大于70%。利用ModelSim仿真軟件基本能完成VerilogHDL語(yǔ)法知識(shí)的課堂測(cè)試，正確率大于60%。未參與課堂測(cè)試，或正確率低于60%。課程目標(biāo)2利用ModelSim仿真軟件，能很好的完成VerilogHDL程序設(shè)計(jì)的課堂測(cè)試，正確率大于90%。利用ModelSim仿真軟件，能較好的完成VerilogHDL程序設(shè)計(jì)的課堂測(cè)試，正確率大于80%。利用ModelSim仿真軟件，能完成VerilogHDL程序設(shè)計(jì)的課堂測(cè)試，正確率大于70%。利用ModelSim仿真軟件，基本能完成VerilogHDL程序設(shè)計(jì)的課堂測(cè)試，正確率大于60%。未參課堂測(cè)試，或正確率低于60%。（2）作業(yè)包含普通的章節(jié)作業(yè)和大作業(yè)，其評(píng)價(jià)標(biāo)準(zhǔn)如下表：課程目標(biāo)評(píng)分標(biāo)準(zhǔn)100>x≥9090>x≥8080>x≥7070>x≥60x<60課程目標(biāo)1能很好地完成VerilogHDL語(yǔ)言語(yǔ)法知識(shí)相關(guān)作業(yè)，答題規(guī)范全面，思路清晰且連貫。能較好地完成VerilogHDL語(yǔ)言語(yǔ)法知識(shí)相關(guān)作業(yè)，答題規(guī)范完整，思路清晰。能完成VerilogHDL語(yǔ)言語(yǔ)法知識(shí)相關(guān)作業(yè)，答題完整，條理清晰?；灸芡瓿蒝erilogHDL語(yǔ)言語(yǔ)法知識(shí)相關(guān)作業(yè)，答題基本完整，條理性一般。作業(yè)抄襲，或未完成，或思路模糊且作業(yè)不完整。課程目標(biāo)2能很好地完成VerilogHDL語(yǔ)言程序設(shè)計(jì)和分析相關(guān)作業(yè)，答題規(guī)范全面，思路清晰且連貫。能較好地完成VerilogHDL語(yǔ)言程序設(shè)計(jì)和分析相關(guān)作業(yè)，答題規(guī)范完整，思路清晰。能完成VerilogHDL語(yǔ)言程序設(shè)計(jì)和分析相關(guān)作業(yè)，答題完整，條理清晰?；灸芡瓿蒝erilogHDL語(yǔ)言程序設(shè)計(jì)和分析相關(guān)作業(yè)，答題基本完整，條理性一般。作業(yè)抄襲，或未完成，或思路模糊且作業(yè)不完整。（3）課程實(shí)驗(yàn)的評(píng)價(jià)標(biāo)準(zhǔn)如下表：課程目標(biāo)評(píng)分標(biāo)準(zhǔn)100>x≥9090>x≥8080>x≥7070>x≥60x<60課程目標(biāo)1能利用VerilogHDL語(yǔ)言基本語(yǔ)法實(shí)驗(yàn)，方案正確詳盡，準(zhǔn)備充分，結(jié)果分析合理全面，報(bào)告書(shū)寫(xiě)認(rèn)真規(guī)范。能利用VerilogHDL語(yǔ)言基本語(yǔ)法實(shí)驗(yàn)，方案正確，準(zhǔn)備充分，結(jié)果分析合理，報(bào)告書(shū)寫(xiě)規(guī)范。能利用Verilog語(yǔ)言基本語(yǔ)法實(shí)驗(yàn)，方案較正確，準(zhǔn)備較充分，結(jié)果分析較合理，報(bào)告書(shū)寫(xiě)規(guī)范。能利用Verilog語(yǔ)言基本語(yǔ)法實(shí)驗(yàn)，方案基本正確，有實(shí)驗(yàn)準(zhǔn)備，結(jié)果分析基本合理，報(bào)告書(shū)寫(xiě)規(guī)范。不能按要求開(kāi)展實(shí)驗(yàn)，或無(wú)實(shí)驗(yàn)報(bào)告，或抄襲報(bào)告。課程目標(biāo)2能根據(jù)設(shè)計(jì)的要求給出實(shí)驗(yàn)的方案，開(kāi)展實(shí)驗(yàn)，實(shí)驗(yàn)結(jié)果分析合理全面，報(bào)告書(shū)寫(xiě)認(rèn)真規(guī)范。能根據(jù)設(shè)計(jì)的要求給出實(shí)驗(yàn)的方案，實(shí)驗(yàn)結(jié)果分析合理，報(bào)告書(shū)寫(xiě)規(guī)范。能根據(jù)設(shè)計(jì)的要求給出實(shí)驗(yàn)的方案，實(shí)驗(yàn)結(jié)果分析較合理，報(bào)告書(shū)寫(xiě)規(guī)范。能根據(jù)設(shè)計(jì)的要求給出實(shí)驗(yàn)的方案，實(shí)驗(yàn)結(jié)果分析基本合理，報(bào)告書(shū)寫(xiě)規(guī)范。不能根據(jù)方案開(kāi)展實(shí)驗(yàn)，或無(wú)實(shí)驗(yàn)報(bào)告，或抄襲報(bào)告。4.期末考試評(píng)分標(biāo)準(zhǔn)主要考核Verilog語(yǔ)言的基本語(yǔ)法知識(shí)和一些EDA的設(shè)計(jì)方法，以及軟件仿真和硬件下載的知識(shí)等內(nèi)容。閉卷考試，卷面100分，以50%占比計(jì)入期末總評(píng)成績(jī)。期末考試的考查重點(diǎn)與出題要求如下表：序號(hào)課程目標(biāo)考查點(diǎn)分值占比備注1課程目標(biāo)1掌握Verilog語(yǔ)言的基本語(yǔ)法知識(shí)并運(yùn)用它針對(duì)實(shí)際問(wèn)題實(shí)現(xiàn)解決方案。67%題型：選擇題，判斷題，程序綜合題。難度：分為容易，中等偏容易，中等偏難三個(gè)等次，其比例近似為3:4:3。2課程目標(biāo)2能選擇合適的