7.1總線技術概論

7.2串行通信標準總線(RS-232C)

7.3SPI總線

7.4I2C總線

7.5現(xiàn)場總線技術

第7章總線技術7.1.1總線的定義及分類

總線是一種描述電子信號傳輸線路的結構形式，是一類信號線的集合，是子系統(tǒng)間傳輸信息的公共通道。通俗來講，總線是信息傳送的通道，是各部件之間的實際互聯(lián)線。通過總線能實現(xiàn)整個系統(tǒng)內各部件之間的信息傳輸、交換、共享和邏輯控制等功能。

總線分類的方式有許多，如分為外部和內部總線，系統(tǒng)總線和非系統(tǒng)總線等。按照數(shù)據(jù)的傳輸方式，總線可分為串行總線和并行總線；按照時鐘信號是否獨立，可以分為同步總線和異步總線等。7.1總線技術概論微型計算機系統(tǒng)常用的接口總線有并行總線和串行總線兩種。所謂并行總線就是N位一次傳送的總線，并行總線傳送速度快，但需要N條傳輸線，故造價較高，主要用于模塊與模塊之間的連接。而串行總線只需要一條傳輸線，所以價格低。但因其傳送方式為一位一位地傳送，所以傳送速度較慢。串行總線主要用于遠距離通信。

到目前為止，無論并行總線還是串行總線，都有許多種。在本章中，主要介紹幾種工業(yè)控制過程中常用的串行總線，像RS-232C、RS-422、RS-485、SPI總線、I2C總線以及現(xiàn)場總線等。7.1.2現(xiàn)場總線綜述

1984年美國Inter公司提出一種計算機分布式控制系統(tǒng)——位總線(BITBUS)，它主要是將低速的面向過程的輸入輸出通道與高速的計算機多總線(MULTIBUS)分離，形成了現(xiàn)場總線的最初概念?，F(xiàn)場總線設備的工作環(huán)境處于過程設備的底層，作為工廠設備級基礎通信網(wǎng)絡，要求具有協(xié)議簡單、容錯能力強、安全性好、成本低等特點；具有一定的時間確定性和較高的實時性，還要具有網(wǎng)絡負載穩(wěn)定、多數(shù)為短幀傳送、信息交換頻繁等特點。簽于上述特點，現(xiàn)場總線系統(tǒng)從網(wǎng)絡結構到通訊技術，都具有不同于上層高速數(shù)據(jù)通信網(wǎng)的特色。7.2.1串行通信基本概念

1.數(shù)據(jù)傳送方式

在微型計算機系統(tǒng)中，處理器與外部設備之間的數(shù)據(jù)傳送方式有兩種：并行通信——數(shù)據(jù)各位同時傳送；串行通信——數(shù)據(jù)一位一位地按順序傳送。如圖7.1所示就是這兩種傳送方式的示意圖。

從圖7.1所示可以看出，在并行通信中，數(shù)據(jù)有多少位就需要多少根傳輸線，而串行通信無論有多少位數(shù)據(jù)只需要一根傳輸線。因此，串行通信在遠距離和多位數(shù)據(jù)傳送時，有著明顯的優(yōu)越性。但串行通信的不足之處在于數(shù)據(jù)傳送的速度比較慢。本節(jié)主要介紹有關串行通信的基本概念。7.2串行通信標準總線(RS-232C)(a)并行通信(b)串行通信圖7.1并行通信與串行通信的數(shù)據(jù)傳輸方式在串行通信中，通信的工作模式是通過單線傳輸信息。數(shù)據(jù)通常是在兩個站(點對點)之間進行傳送，按照數(shù)據(jù)流的方向可分成3種傳送模式：單工、半雙工、全雙工。

1)單工方式(SimplexMode)

通信雙方中，一方固定為發(fā)送端，另一方則固定為接收端。使用一根傳輸線，只允許數(shù)據(jù)按一個固定的方向傳送，稱為單工方式，如圖7.2(a)所示。圖中A只能發(fā)送數(shù)據(jù)，稱為發(fā)送器(Transfer)；B只能接收數(shù)據(jù)，叫做接收器(Receiver)。而數(shù)據(jù)不能從B向A傳送。

2)半雙工方式(HalfDuplexMode)

半雙工方式如圖7.2(b)所示。在這種方式下，數(shù)據(jù)既可以從A傳向B，也可以從B向A傳輸。因此，A、B既可作為發(fā)送器，又可作為接收器，通常稱為收發(fā)器(Transceiver)。從這個意義上講，這種方式似乎為雙向工作方式。但是，由于A、B之間只有一根傳輸線，所以信號只能分時傳送。即在同一時刻，只能進行一個方向傳送，不能雙向同時傳輸，因此，將其稱為“半雙工”方式。在這種工作方式下，要么A發(fā)送，B接收；要么B發(fā)送，A接收。當不工作時，令A、B均處于接收方式，以便隨時響應對方的呼叫。

3)全雙工方式(FullDuplexMode)

雖然半雙工方式比單工方式靈活，但是半雙工通信中每端需有一個收/發(fā)切換電子開關，通過切換來決定數(shù)據(jù)向哪個方向傳輸。因為有切換，所以會產生時間延遲，信息傳輸效率就會降低。解決的方法是增加一條傳輸線，使A、B兩端均可同時工作在收發(fā)方式，稱為全雙工方式。全雙工數(shù)據(jù)通信分別由兩根可以在兩個不同的站點同時發(fā)送和接收的傳輸線進行傳送，通信雙方都能在同一時刻進行發(fā)送和接收操作，如圖7.2(c)所示。將圖7.2(c)與圖7.2(b)相比，雖然對每個站點來講，都有發(fā)送器和接收器，但由于圖7.2(c)中有兩條傳輸線，用不著收發(fā)切換，因而傳送率可成倍增長。且在全雙工方式中，每一端都有發(fā)送器和接收器，有兩條傳送線，可在交互式應用和遠程監(jiān)控系統(tǒng)中使用，信息傳輸效率較高。(a)單工方式(b)半雙工方式(c)全雙工方式圖7.2串行數(shù)據(jù)傳送方式示意圖

2.波特率和接收/發(fā)送時鐘

1)波特率

在數(shù)據(jù)傳送方式確定后，以多大的速率發(fā)送/接收數(shù)據(jù)，是實現(xiàn)串行通信必須解決的問題。數(shù)據(jù)傳輸?shù)乃俾什坏Q于計算機本身的速率，更重要的是取決于串行通信接口芯片的速率。

衡量傳送數(shù)據(jù)快慢的物理量叫波特率。所謂波特率是指每秒鐘傳送的二進制數(shù)據(jù)的位數(shù)，單位是比特每秒(bit/s)，常用b/s表示。

1波特率=1位每秒(b/s)

2)接收/發(fā)送時鐘

在串行通信中，無論發(fā)送或接收，都必須有時鐘脈沖信號對傳送的數(shù)據(jù)進行定位和同步控制。在發(fā)送端通常由發(fā)送時鐘的下降沿使輸入移位寄存器的數(shù)據(jù)串行移位輸出。而接收端則在時鐘的上升沿作用下，將傳輸上的數(shù)據(jù)逐位移入寄存器，收/發(fā)時鐘與二進制數(shù)據(jù)的關系如圖7.3所示。(b)接收圖7.3收/發(fā)時鐘與收/發(fā)數(shù)據(jù)的關系(a)發(fā)送從圖7.3中可以看出，收/發(fā)時鐘不僅決定了數(shù)據(jù)線上傳送數(shù)據(jù)的速率，而且直接關系到收/發(fā)雙方之間的數(shù)據(jù)傳輸?shù)耐絾栴}。為此，一般采用倍頻采樣方法，以提高采樣頻率，即

收/發(fā)時鐘頻率=n×波特率

一般n取1，16，32，64等值。對于異步通信，常采用n=16；對于同步通信，則必須取n=1。

3.信號的調制和解調

串行通信通常都是數(shù)字通信，即傳送的數(shù)據(jù)都是由“0”、“1”序列組成的數(shù)字信號。這種數(shù)字信號包括從低頻到高頻極其豐富的諧波信號，因此要求傳輸線的頻率特性很好。但在遠距離通信時，為了降低成本，大都采用普通電話線(雙絞線)進行傳輸。這種電話線的頻率特性有限，其最高頻率一般不超過3000Hz。若要通過電話線傳輸數(shù)字信號，需要采取一定的措施，即利用調制解調技術。具體地說，就是在發(fā)送端把數(shù)字信號轉換成適合電話線傳輸?shù)哪M信號，此過程被稱為調制。能夠完成調制任務的設備叫調制器具(Modulator)。在接收端再把被調制成的模擬信號還原成數(shù)字信號，這一過程稱為解調。完成解調的設備叫解調器(Demodulator)。調制和解調是一個事物的兩個不同方面，在一個終端設備上往往既要調制，又要解調(以便完成收/發(fā)任務)。因此，兩者缺一不可。通常把上述兩種功能做在一個設備中，這種設備稱為調制解調器(Modulator-Demodulator縮寫為MODEM)。圖7.4所示為兩臺計算機利用MODEM進行通信的原理。圖7.4計算機遠程通信示意圖

4.異步通信與同步通信

1)異步通信

異步通信是字符的同步傳輸技術。在異步通信中，傳輸?shù)臄?shù)據(jù)以字符(Character)為單位。當發(fā)送一個字符代碼時，字符前面要加一個“起始”信號，其長度為一位，極性為“0”，即空號(Space)狀態(tài)；規(guī)定在線路不傳送數(shù)據(jù)時全部為“1”，即傳號(Mark)狀態(tài)。字符后面要加一個“停止”信號，其長度為1位、1.5位或2位，極性為“1”。字符本身的長度為5～8位數(shù)據(jù)，視傳輸?shù)臄?shù)據(jù)格式而定。

綜上所述，異步串行通信的幀格式，如圖7.5所示。

圖7.5異步串行通信的幀格式

2)同步通信

同步通信的特點是不僅字符內部保持同步，而且，字符與字符之間也是同步的。在這種通信方式下，接收/發(fā)送雙方必須建立準確的位定時信號，也就是說收/發(fā)時鐘頻率必須嚴格地一致。同步通信在數(shù)據(jù)格式上與異步通信也不同，每個字符不增加任何附加位，而是連續(xù)發(fā)送。但是在傳送中，數(shù)據(jù)要分成組(幀)，每一組包含多個字符代碼或若干個獨立的碼元。為使收/發(fā)雙方建立和保持同步，在每組的開始處加上規(guī)定的碼元序列，作為標志序列。在發(fā)送數(shù)據(jù)之前，必須先發(fā)送此標志序列，接收端通過檢測該標志序列實現(xiàn)同步。

5.差錯控制技術

1)差錯控制方法

(1)自動要求重發(fā)。自動要求重發(fā)ARQ(AutomaticRepeatRequest)方式的工作原理是：發(fā)送端對發(fā)送序列進行糾錯編碼，得到可以檢測出錯誤的校驗序列，接收端根據(jù)校驗序列的編碼規(guī)則判決是否出錯，并把判決結果通過反饋信號傳回給發(fā)送端。若無錯，接收端確認接收，同時發(fā)送端緩沖器清除序列；若有誤，接收端拒收，同時通知發(fā)送端重新發(fā)送該序列，直到接收端收到正確的信息為止。這種發(fā)送方式的原理如圖7.6所示。圖7.6自動請求重發(fā)方式原理圖在微型計算機通信中，自動請求重發(fā)糾錯系統(tǒng)一般采用兩種方式工作，一種是采用半雙工通信方式的系統(tǒng)，該系統(tǒng)中發(fā)送端只有在接收到反饋應答的判決信號后，才能決定是否繼續(xù)發(fā)送下一組數(shù)據(jù)。因此，這種系統(tǒng)也被稱為停止—等待系統(tǒng)，一般應用于面向字符的傳送控制規(guī)程中。另一種是采用全雙工通信方式的系統(tǒng)，該系統(tǒng)中把需要應答的判決信號插到雙方傳送的信息幀中，這種系統(tǒng)被稱為連續(xù)發(fā)送系統(tǒng)，在面向位的傳輸規(guī)程中應用的較多。圖7.7前向糾錯方式原理圖

(2)前向糾錯方式。前向糾錯FEC(ForwardErrorCorrection)方式中，發(fā)送端對數(shù)據(jù)進行糾錯和糾錯編碼，接收端收到這些編碼后，進行譯碼。譯碼不但能發(fā)現(xiàn)錯誤，而且能自動地糾正錯誤，因而不需要反饋信道。這種方式的缺點是譯碼設備復雜，而且糾錯碼的冗余碼元多，效率低。前向糾錯方式如圖7.7所示。圖7.8混合糾錯方式原理圖

(3)混合糾錯方式。混合糾錯HEC(HybirdErrorCorrection)方式是上述前向糾錯和自動請求重發(fā)兩種糾錯方式的結合。在這種糾錯方式中，發(fā)送端編碼具有一定的糾錯能力，接收端對收到的數(shù)據(jù)進行檢測。若發(fā)現(xiàn)有錯且未超過糾錯能力，則能自動糾錯；若超過糾錯能力則發(fā)出反饋信息，命令發(fā)送端重發(fā)?；旌霞m錯方式在一定程度上彌補了自動請求重發(fā)糾錯和前向糾錯兩種方式的缺點?；旌霞m錯方式如圖7.8所示。

2)糾錯編碼

(1)奇偶校驗(ParityCheck)。

奇偶校驗是一種最簡單的也是應用最多的糾錯編碼方法。奇偶校驗的方法是在信息碼組之后加一位監(jiān)督碼元，即奇偶校驗位。具體有兩種：一種叫奇校驗碼，另一種稱為偶校驗碼。奇校驗碼的編碼方法是使整個碼組中“1”的個數(shù)為奇數(shù)。具體來講，就是若信息碼組中“1”的個數(shù)為奇數(shù)，則監(jiān)督位為“0”，否則為“1”。例如傳送的數(shù)據(jù)信息為4(ASCII碼為34H)，則奇校驗編碼的校驗位應為“0”，而偶校驗編碼的校驗位為“1”，如圖7.9所示的是利用RS232C接口的奇偶校驗碼的波形圖。圖7.9數(shù)據(jù)“4”的奇偶校驗碼

(2)循環(huán)冗余校驗CRC(CyclicRedundancyChrck)。循環(huán)冗余校驗CRC與奇偶校驗不同，后者是一個字符校驗一次，而前者是一個數(shù)據(jù)塊校驗一次。在同步串行通信中，幾乎都使用這種方法，例如對磁盤信息的讀/寫等。

CRC校驗利用線性編碼理論，在發(fā)送端根據(jù)要傳送的二進制碼序列，以一定的規(guī)則產生一個校驗用的監(jiān)督碼(也叫CRC碼)，附加在信息之后，構成一個新的二進制碼序列發(fā)送出去。在接收端，則根據(jù)信息碼和監(jiān)督碼之間所遵循的規(guī)則進行檢測，確定傳送中是否出錯。7.2.2串行通信標準總線(RS-232C)

1.RS-232C的電氣特性

RS-232C標準規(guī)定高電平為+3V～+15V,低電平為-3V~15V。需特別指出，RS-232C數(shù)據(jù)線TxD，RxD的電平使用負邏輯：低電平表示邏輯1，高電平表示邏輯0；其他控制線均采用正邏輯，最高能表示±30V的信號電平。因此，RS-232C不能直接與TTL電路連接，使用時必須加上適當?shù)碾娖睫D換電路，否則將使TTL電路燒毀。這一點使用時一定要特別注意。市售的專用集成電路芯片，如MC1488和MC1489是專門用于計算機(終端)與RS-232C總線間進行電平轉換的接口芯片。

MC1488和MC1489的原理電路，如圖7.10所示。

圖7.10RS-232C電平轉換電路

MAX232是有兩個線路驅動器(Tx)和兩個接收器(Rx)的16腳DIP/SO封裝的工業(yè)級RS-232C標準接口芯片。MAX232系列收發(fā)器引腳及原理，如圖7.11所示。圖7.11MAX220/232/232A管腳分配及應用電路

2.RS-232C機械特性及引腳功能

RS-232C標準總線有25條信號線，對其機械特性并未做嚴格規(guī)定。不過現(xiàn)在都習慣采用25針D型插頭和插座，只要將插頭及插座插緊即可實現(xiàn)連接。各引腳的排列順序如圖7.12所示(圖中所示為插座)。圖7.12RS-232C引腳排列圖信號分為兩類，一類是DTE與DCE交換的信息：TxD和RxD；另一類是為了正確無誤地傳輸上述信息而設計的聯(lián)絡信號。下面介紹這兩類信號。

1)傳送信息的信號

(1)發(fā)送數(shù)據(jù)TxD(TransmittingData)，是由發(fā)送端(DTE)向接收端(DCE)發(fā)送的信息，按串行數(shù)據(jù)格式，及以先低位后高位的順序發(fā)出。正信號是一個空號(Space)(二進制0)，負信號是一個傳號(Mark)(二進制1)。當沒有數(shù)據(jù)發(fā)送時，DTE應將此條線置為傳號狀態(tài)。

(2)接收數(shù)據(jù)RxD(ReceivingData)，用來接收發(fā)送端DTE(或調制解調器)輸出的數(shù)據(jù)，當收不到載波信號時(管腳8為負電平)，這條線會迫使信號進入傳號狀態(tài)。

2)聯(lián)絡信號

這類信號共有6個：

(1)請求傳送信號RTS(RequestToSend):DTE向DCE發(fā)出的聯(lián)絡信號，當RTS=1時，表示DTE請求向DCE發(fā)送數(shù)據(jù)。

(2)清除發(fā)送CTS(ClearToSend):DCE向DTE發(fā)出的聯(lián)絡信號，當CTS=1時，表示本地DCE響應DTE向DCE發(fā)出的RTS信號，且本地DCE準備向遠程DCE發(fā)送數(shù)據(jù)。

(3)數(shù)據(jù)準備就緒DSR(DataSetReady)，是DCE向DTE發(fā)出的聯(lián)絡信號，DSR指出本地DCE的工作狀態(tài)。當DSR=1時，表示DCE處于測試通話狀態(tài)，這時DCE可以與遠程DCE建立通道。

(4)數(shù)據(jù)終端就緒信號DTR(DataTerminalReady):DTE向DCE發(fā)送的聯(lián)絡信號。DTR=1時，表示DTE處于就緒狀態(tài)，本地DCE和遠程DCE之間建立通信通道；而DTR=0時，將迫使DCE終止通信工作。

(5)數(shù)據(jù)載波檢測信號DCD(DataCarrierDetect):DCE向DTE發(fā)出的狀態(tài)信息。當DCD=1時，表示本地DCE接收到遠程DCE發(fā)出來的載波信號。

(6)振鈴指示信號RI(RingIndication)：DCE向DTE發(fā)出的狀態(tài)信息。當RI=1時，表示本地DCE接收到DCE振鈴信號。

3)RS-232C的實際應用

在一般的串行通信接口中，即使主信道，也不是所有的信號線都一定要用，最常用的也就是其中的幾條最基本的信號線。根據(jù)應用場合的不同，有以下幾種連接方式。

(1)使用MODEM連接法。計算機MODEM或其他數(shù)據(jù)通信設備(DCE)使用一條電話線進行通信時，一般只需要插座上的1號～8號插針這8條線，如圖7.13所示。圖7.13使用MODEM時RS-232C引腳的連線示意圖

(2)直接連接法。

當計算機和終端之間不使用MODEM或其他通信設備(DCE)而直接通過RS-232C接口連接時，一般只需要5根線(不包括保護地線以及本地4，5號插針之間的連線)，但其中多數(shù)應采用反饋與交叉相結合的連接法，如圖7.14所示。圖7.14使用RS-232C的直接連接法

(3)三線連接法。

這是一種最簡單的RS-232C連線方式，只需2→3交叉連接線以及信號地線，而將各自的RTS和DTR分別接到自己的CTS和DSR端即可，如圖7.15所示。圖7.15最簡單的RS-232C連接方法7.2.3RS-423/RS-422/RS-485

RS-232C雖然使用很廣，但由于推出時間比較早，所以在現(xiàn)代通信網(wǎng)絡中已暴露出某些缺點，主要表現(xiàn)如下。

(1)傳送速率不夠快。RS-232C規(guī)定為2kb/s，雖然這種傳送速率在異步通信中可以滿足要求(通常異步通信限制19200b/s或更少)，但對于某些同步系統(tǒng)，其傳送速率卻顯得不夠高。

(2)傳送距離不夠遠。根據(jù)RS-232C標準，各裝置之間電纜長度不超過15m，即使在較好的信號通信中，電纜長度也不超過60m。因此，難以滿足現(xiàn)代工業(yè)控制的要求。

(3)RS-232C未表明規(guī)定連接器，因而出現(xiàn)了互不兼容的25芯連接器。

(4)接口使用非平衡發(fā)送器，電器性能不佳。

(5)接口處各信號間容易產生串擾。

由于RS-232C有上述一些缺點，所以近幾年EIA對它做了部分改進，于1977年制訂出新標準RS-449；1980年SC-449成為美國標準。在制訂新標準時，除了保留與RS-232C兼容的特點外，還在提高傳輸速率，增加傳輸距離，改進電器特性等方面做了很多努力。RS-449增加了RS-232C所沒有的環(huán)測功能，明確規(guī)定了連接器，解決了機械接口問題。

1.RS-423A/RS-422A

與RS-232C類似，RS-423A也是一種單端的、雙極性電源的電路標準，但它提高了傳送設備的傳送數(shù)據(jù)速率。在速率為1000b/s時，距離可達1200m，在速率為100kb/s時，距離可達90m。

RS-423A/RS-422A是負邏輯控制且參考電平為地，但不同的是RS-232C規(guī)定為-15V～+15V，而這兩個標準規(guī)定為-6V～+6V。

RS-422A規(guī)定了差分平衡的電氣接口，能夠在較長距離傳輸時提高數(shù)據(jù)傳送速率，如在1200m距離內把速率提高到100kb/s，或在較近距離(12m)內提高到10Mb/s。這種性能的改善源于平衡結構的優(yōu)點，這種差分平衡結構能從地線的干擾中分離出有效信號。實際上，差分接收器可以區(qū)分0.2V以上的電位差，因此，可不受地參考電平波動及共模電磁干擾的影響。

圖7.16所示為RS-232C/RS-423A/RS-422A的電氣接口電路示意圖。(b)單端驅動差分接收電路

(a)單端驅動非差分接收電路圖7.16RS-232C/RS-423A/RS-422A接口電路(c)平衡驅動差分接收電路

2.RS-485

在許多工業(yè)過程控制中，要求用最少的信號線來完成通信任務。目前廣泛應用的RS-485串行接口總線就是針對這種需要應運而生的，它實際上就是RS-422總線的變型。兩者不同之處在于：RS-422為全雙工的，而RS-485是半雙工；RS-422采用兩對平衡差分信號線，RS-485只需其中的一對。RS-485更適合多站互連，一個發(fā)送驅動器最多可連接32個負載設備，負載設備可以是被動發(fā)送器、接收器或收發(fā)器。此電路結構在平衡連接電纜兩端有終端電阻，在平衡電纜上掛發(fā)送器、接收器或組合收發(fā)器。兩種總線的連接方法如圖7.17所示。圖7.17RS-485/RS-422接口電路連接方式(b)RS-422連接電路(a)RS-485連接電路對于一個通信子站來講，RS-422和RS-485的驅動/接收電路沒有多大差別，詳見表7.1。表7.1RS-422與RS-485的比較MAX481E/488E的管腳分配及原理如圖7.18所示。(a)MAX481E(b)MAX488E圖7.18MAX481E/488E結構與管腳圖

MAX481E/483E/485E/487R/491E都是為多點雙向總線數(shù)據(jù)通信而設計的，如圖7.19和圖7.20所示分別給出RS-485半雙工和全雙工網(wǎng)絡連接方式,也可以把它們作為中繼站，其傳送距離超過1200m。圖7.19MAX481E/483E/485E/487E/1487E典型的RS-485半雙工網(wǎng)絡圖7.20MAX488E/489E/490E/MAX491E全雙工RS-485網(wǎng)絡7.3.1SPI總線概述

1.SPI功能特點

SPI總線的主要功能特點有：

◆全雙工操作

◆主從方式

◆有4種可編程主方式頻率(最大為1.05MHz)

◆最大從方式頻率為2.1MHz

◆具有可編程極性和相位的串行時鐘

◆有傳送結束中斷標志

◆有寫沖突出錯標志

◆有總線沖突出錯標志7.3SPI總線

2.SPI技術性能

SPI接口是Motorola首先提出的全雙工三線同步串行外圍接口，采用主/從模式(Master/Slave)架構；支持多Slave模式應用，一般僅支持單Master模式。

時鐘由Master控制，在時鐘移位脈沖下，數(shù)據(jù)按位傳輸，高位在前，低位在后(MSBfirst)；SPI接口有兩根單向數(shù)據(jù)線，為全雙工通信，目前應用中的數(shù)據(jù)速率可達數(shù)兆位每秒的水平。

3.SPI接口定義

圖7.21所示為SPI接口定義方法。共有4根信號線，分別為設備選擇線、時鐘線、串行輸出數(shù)據(jù)線、串行輸入數(shù)據(jù)線。

(1)MOSI：主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入；

(2)MISO：主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出；

(3)SCK：時鐘信號，由主器件產生；

(4)：從器件使能信號，由主器件控制；

SPI接口內部結構如圖7.22所示。圖7.21SPI接口定義方法圖7.22SPI接口內部結構圖7.23SPI內部寄存器7.3.2SPI的工作原理

從SPI在主SPI時鐘控制下進入移位寄存器，當一個字節(jié)進入從SPI之后，被傳送到SPDR。為了防止越限，從機的軟件必須在另一個字節(jié)進入移位寄存器之前，先讀SPDR中的字節(jié)，并準備傳送到SPDR中。如圖7.24所示為主SPI如何與從SPI交換數(shù)據(jù)。圖7.24主/從機數(shù)據(jù)傳送方法

1.主方式下的管腳功能

設SPI控制寄存器(SPCR)中的MSTR位為SPI主方式。在主方式下SPI管腳功能如下：

PD4/SCLK(串行時鐘)：在主方式下，PD4/SCK管腳同步輸出。

PD3/MOSI(主輸出，從輸入)：在主方式下，PD3/MOSI管腳串行輸出。

PD2/MISO(主輸入，從輸出)：在主方式下，PD2/MISO管腳串行輸入。

PD5/

(從選擇)：在主方式下，PD5/管腳用來保護在主方式下兩個SPI同時操作時所引起的沖突。主機PD5/管腳上的邏輯0禁止SPI，清除MSTR位，并產生方式錯誤標志。

2.從方式下的管腳功能

清除SPCR中的MSTR位，使SPI工作于從方式。在從方式下SPI管腳功能如下：

PD4/SCK(串行時鐘):在從方式下，PD4/SCK管腳是從主機SPIG來的同步時鐘信號輸入端。

PD3/MOSI(主輸出，從輸入):在從方式下，PD3/MOSI管腳是串行輸入端。

PD2/MISO(主輸入，從輸出):在從方式下，PD2/MISO管腳是串行輸出端。

PD5/

(從選擇):在從方式下，PD5/管腳用做來自主SPI的數(shù)據(jù)和串行時鐘接收的使能端。

當CPHA=0時，移位時鐘是與SCK相或，在此時鐘相位方式下，必須在SPI信息中的兩個有效字符之間為高電平。

當CPHA=1時，線在有效的傳輸之間保持低電平。這一格式多出現(xiàn)在有一個單獨的、固有的主機和一個單獨的從驅動MISO數(shù)據(jù)線的系統(tǒng)中。7.3.3SPI總線協(xié)議

1.SPI通信方式

SPI總線是一種4根信號線協(xié)議，SPI是微控制器4線的外部總線(相對于內部總線)。對于有經(jīng)驗的數(shù)字電子工程師來說，用SPI互聯(lián)兩支數(shù)字設備是相當直觀的。

SPI是單主設備(Single-Master)通信協(xié)議，即總線中只有一支中心設備能發(fā)起通信。當SPI主設備想讀/寫從設備時，它首先拉低從設備對應的線(是低電平有效)，接著開始發(fā)送工作脈沖到時鐘線上，在相應的脈沖時間上，主設備把信號發(fā)到MOSI實現(xiàn)“寫”，同時可對MISO采樣而實現(xiàn)“讀”，它的通信方式如7.25所示。圖7.25簡單的SPI通信方式

2.SPI工作模式

SPI總線有4種工作模式(SP0，SP1，SP2，SP3)，其中使用最為廣泛的是SP0和SP3方式,它們的區(qū)別是定義了在時鐘脈沖的哪條邊沿轉換(Toggles)輸出信號，哪條邊沿采樣輸入信號，還有就是時鐘信號無效時，穩(wěn)定電平值是高還是低。每種模式由一對參數(shù)描述，它們稱為時鐘極(ClockPolarity)CPOL與時鐘期(ClockPhase)CPHA，如圖7.26所示。圖7.26CPOL與CPHA表示的SPI模式

3.SPI數(shù)據(jù)傳輸時序

SPI接口在內部硬件實際上是兩個簡單的移位寄存器，傳輸?shù)臄?shù)據(jù)為8位，在主設備產生的從設備使能信號和移位脈沖下，按位傳輸，高位在前，低位在后。SPI數(shù)據(jù)傳輸時序如圖7.27所示，在SCK的下降沿上數(shù)據(jù)改變，上升沿一位數(shù)據(jù)被存入移位寄存器。圖7.27SPI數(shù)據(jù)傳輸時序圖實際上，SPI是一個環(huán)形總線結構，由、SCK、SDI、SDO構成，其時序較簡單，主要是在SCK的控制下，兩個雙向移位寄存器進行數(shù)據(jù)交換。在上升沿發(fā)送、下降沿接收、高位先發(fā)送。當上升沿到來的時候，SDO上的電平將被發(fā)送到從設備的寄存器中；當下降沿到來的時候，SDI上的電平將被接收到主設備的寄存器中。

例如：設主機和從機初始化就緒：并且主機的Sbuff=0xaa(10101010)，從機的Sbuff=0x55(01010101)，下面分步討論SPI的8個時鐘周期的數(shù)據(jù)情況(假設上升沿發(fā)送數(shù)據(jù))。

4.串行時鐘的極性和相位

SPI模塊為了和外部設備進行數(shù)據(jù)交換，根據(jù)外部設備不同串行通信的工作要求，其輸出串行同步時鐘極性和相位可以用軟件進行配置，SPCR中時鐘的極性位(CPOL)和時鐘的相位位(CPHA)用來控制串行時鐘和傳送數(shù)據(jù)的時間關系。時鐘極性(CPOL)對傳輸協(xié)議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=1，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之中的一種進行數(shù)據(jù)傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿(上升沿或下降沿)數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿(上升沿或下降沿)數(shù)據(jù)被采樣。SPI主設備和與其通信的外設備時鐘相位和極性應該一致。

SPI總線有4種不同的數(shù)據(jù)傳輸時序，取決于CPOL和CPHA這兩位的組合。圖7.28所示為CPOL和CPHA位與時鐘/數(shù)據(jù)之間的關系。圖7.28SPI時鐘/數(shù)據(jù)時序圖7.3.4SPI的應用

MC68HC70508中的SPI總線數(shù)據(jù)格式一般為8位，但不是所有的外設都是8位，如串行A/D或D/A轉換器除了8位外，還有10、12、14或16位，因此，在SPI串行通信系統(tǒng)中，一定要注意串行通信的格式。

圖7.29所示為SPI接口與單個外設連接示意圖。圖中(a)為與A/D轉換器的連接圖；圖7.29(b)為與D/A轉換器連接的接線圖。要特別注意的是，圖中數(shù)據(jù)線MISO和MOSI的連接，MAX1242/1243為10位串行A/D轉換器，MAX5150/5151為13位電壓輸出型D/A轉換器。(a)SPI接口與A/D轉換器的連接線圖7.29SPI與單個外設連接系統(tǒng)圖(b)SPI接口與D/A轉換器的連接線在同一個SPI系統(tǒng)中，有時需要多個設備，此時可以采用總線式或采用菊花鏈式結構，圖7.30和圖7.31所示為一個主機和3個從機(D/A)分別采用兩種不同連接方法的示意圖。圖7.30SPI與MAX5150/5151總線鏈式連接示意圖圖7.31SPI與MAX5150/5151菊花鏈式連接示意圖7.4.1I2C總線概述

I2C總線是同步通信的一種特殊形式，支持所有的NMOS、CMOS、I2C等工藝制造的器件。具有接口線少，控制方式簡單，器件封裝形式小，通信速率較高等優(yōu)點。I2C總線連接如圖7.32所示。7.4I2C總線圖7.32I2C總線連接圖

1.I2C總線硬件結構和重要術語

I2C串行總線有兩根信號線：一根雙向的數(shù)據(jù)線SDA；另一根是時鐘線SCL。所有接到I2C總線上的設備的串行數(shù)據(jù)都接到總線的SDA線上，各設備的時鐘線SCL接到總線的SCL上。典型的I2C總線結構如圖7.33所示。圖7.33I2C總線結構圖為了避免總線信號的混亂，要求各設備連接到總線的輸出端必須是開漏輸出或集電極開路輸出的結構。設備與總線的接口電路如圖7.34所示。設備上的串行數(shù)據(jù)線SDA接口電路應該是雙向的，輸出電路用于向總線上發(fā)數(shù)據(jù)，輸入電路用于接收總線上的數(shù)據(jù)。串行時鐘線也應是雙向的，作為控制總線數(shù)據(jù)傳送的主機要通過SCL輸出電路發(fā)送時鐘信號，同時要檢測總線上SCL的電平以決定什么時候發(fā)下一個時鐘脈沖電平；作為接收主機命令的從機，要按總線上的SCL的信號發(fā)出或接收SDA的信號，也可以向SCL線發(fā)出低電平信號以延長總線時鐘信號周期?？偩€空閑時，因各設備都是開漏輸出，上拉電阻RP使SDA和SCL線都保持高電平。任一設備輸出的低電平都使相應的總線信號線變低，也就是說各設備的SDA是“與”關系，SCL也是“與”關系。

圖7.34設備與I2C總線接口電路

2.I2C總線特征

I2C總線有以下幾個重要特點。

(1)只要求兩條總線線路：一條串行數(shù)據(jù)線SDA，一條串行時鐘線SCL；

(2)每個連接到總線的設備都可以通過唯一的地址和一直存在的簡單的主機/從機關系軟件設定地址，主機可以作為主機發(fā)送器或主機接收器；

(3)I2C總線是一個真正的多主機總線，如果兩個或更多主機同時初始化，數(shù)據(jù)傳輸可以通過沖突檢測和仲裁防止數(shù)據(jù)被破壞；

(4)串行的8位雙向數(shù)據(jù)傳輸位速率在標準模式下可達100kb/s，快速模式下可達400kb/s，高速模式下可達3.4Mb/s；

(5)連接到相同總線的I2C數(shù)量只受到總線的最大電容400pF限制。7.4.2I2C總線協(xié)議

1.I2C總線位數(shù)據(jù)的傳輸

由于連接到I2C總線的器件有不同種類的工藝(CMOS、NMOS、雙極性)，邏輯0(低)和邏輯1(高)的電平不是固定的，它由電源VCC的相關電平?jīng)Q定，每傳輸一個數(shù)據(jù)位就產生一個時鐘脈沖。I2C總線規(guī)定時鐘線SCL上一個周期只能傳送一位數(shù)據(jù)，而且要求串行數(shù)據(jù)線SDA上的數(shù)據(jù)必須在時鐘的高電平周期保持穩(wěn)定。數(shù)據(jù)線的高或低電平狀態(tài)只有在SCL線的時鐘信號是低電平時才能改變，如圖7.35所示。圖7.35I2C總線位傳輸數(shù)據(jù)有效性

2.起始和停止條件

根據(jù)I2C總線協(xié)議，在I2C總線傳送過程中，規(guī)定當SCL線為高電平時，SDA線從高電平向低電平切換，這個情況表示起始條件；當SCL線為低電平時，SDA線由低電平向高電平切換，這個情況表示停止條件，如圖7.36所示。圖7.36起始和停止條件

3.I2C總線數(shù)據(jù)字節(jié)的傳輸與應答

發(fā)送到SDA線上的每個字節(jié)必須為8位，每次傳輸可以發(fā)送的字節(jié)數(shù)量不受限制。每個字節(jié)后必須跟一個響應位。首先傳輸?shù)氖菙?shù)據(jù)的最高位(MSB)，如圖7.37所示。如果從機要完成一些其他功能后(例如一個內部中斷服務程序)才能接收或發(fā)送下一個完整的數(shù)據(jù)字節(jié)，可以使時鐘線SCL保持低電平，迫使主機進入等待狀態(tài)，當從機準備好接收下一個數(shù)據(jù)字節(jié)并釋放時鐘線SCL后數(shù)據(jù)傳輸繼續(xù)。圖7.37I2C總線上數(shù)據(jù)的傳輸

I2C總線協(xié)議規(guī)定，數(shù)據(jù)傳輸必須帶響應，相關的響應時鐘脈沖由主機產生。在響應的時鐘脈沖期間發(fā)送器釋放SDA線(高)。在響應的時鐘脈沖期間，接收器必須將SDA線拉低，使它在這個時鐘脈沖的高電平期間保持穩(wěn)定的低電平，如圖7.38所示。圖7.38I2C總線上的應答位

4.I2C總線尋址

串行總線和并行總線不同，并行總線中有專門的地址總線，CPU通過地址總線送出所要選擇的設備地址，由地址譯碼器產生設備的選通信號；I2C只有一根數(shù)據(jù)線，不另附地址和外設選通線，而是利用啟動信號后的頭幾個字節(jié)數(shù)據(jù)傳送地址信息及控制信息。常用的主要有7位尋址和10位尋址。合法的數(shù)據(jù)傳輸格式如表7.2所示。表7.2數(shù)據(jù)傳輸格式

1)7位地址格式

啟動信號后，主機至少要發(fā)送一個字節(jié)數(shù)據(jù)。第一個字節(jié)的頭7位組成了從機地址，最低位(LSB)是第8位，它決定了傳輸?shù)姆较?。第一個字節(jié)的最低位是“0”，表示主機會寫信息到被選中的從機；“1”表示主機會向從機讀信息，當發(fā)送了一個地址后，系統(tǒng)中的每個器件都在起始條件后將頭7位與它自己的地址比較，如果相同，該器件會判定自己被主機尋址，至于是從機接收器還是從機發(fā)送器，則由R/W位決定。I2C總線7位地址格式如圖7.39所示。圖7.39I2C總線7位地址格式(b)帶重復開始條件的I2C總線7位地址格式(a)普通I2C總線7位地址格式

2)10位地址格式

10位地址是近年來在7位地址格式基礎上發(fā)展起來的，它和7位尋址兼容，而且可以結合使用。10位尋址采用了保留的1111XXX作為起始條件(S)，或重復起始條件(Sr)的后第一個字節(jié)的頭7位。

10位地址格式并未改變I2C總線原有協(xié)議，不會影響已有的7位尋址，所以，采用10位地址的設備和7位地址的設備可以連接到相同的I2C總線，它們都能用于標準模式(F/S)和高速模式(HS)系統(tǒng)。

保留地址位1111XXX有8個組合，但是只有4個組合11110XX用于10位尋址，剩下的4個組合11111XX保留給后續(xù)增強的I2C總線。

10位從機地址是由在起始條件(S)或重復起始條件(Sr)后的頭兩個字節(jié)組成。

第一個字節(jié)的頭7位是11110XX的組合，其中最后兩位(XX)是10位地址的兩個最高位(MSB)。

第一個字節(jié)的第8位是R/W位，決定了傳輸?shù)姆较?，第一個字節(jié)的最低位是“0”表示主機將寫信息到選中的從機，“1”表示主機將向從機讀信息。

如果R/W位是“0”，則第二個字節(jié)是10位從機地址剩下的8位；如果R/W位是“1”，則下一個字節(jié)是從機發(fā)送給主機的數(shù)據(jù)。I2C總線10位地址格式如圖7.40所示。

圖7.40I2C總線10位地址格式快速模式器件可以在400kb/s下接收和發(fā)送。最小要求是：它們可以和400kb/s傳輸同步，可以延長SCL信號的低電平周期來減慢傳輸?？焖倌Ｊ狡骷枷蛳录嫒荩梢院蜆藴誓Ｊ狡骷?kb/s~100kb/s的I2C總線系統(tǒng)通訊。但是，由于標準模式器件不向上兼容，所以不能在快速模式I2C總線系統(tǒng)中工作。快速模式I2C總線規(guī)范與標準模式相比有以下額外的特征：

(1)最大位速率增加到400kb/s；

(2)調整了串行數(shù)據(jù)(SDA)和串行時鐘(SCL)信號的時序；

(3)快速模式器件的輸入有抑制毛刺的功能，SDA和SCL輸入有施密特觸發(fā)器；

(4)快速模式器件的輸出緩沖器對SDA和SCL信號的下降沿有斜率控制功能；

(5)如果快速模式器件的電源電壓被關斷，SDA和SCL的I/O管腳必須懸空，不能阻塞總線；

(6)連接到總線的外部上拉器件必須調整以適應快速模式I2C總線更短的最大允許上升時間。對于負載最大是200pF的總線，每條總線的上拉器件可以是一個電阻;對于負載在200pF~400pF之間的總線，上拉器件可以是一個電流源(最大值3mA)或者是一個開關電阻電路。高速模式下,I2C總線規(guī)范如下：

(1)HS模式主機器件有一個SDAH信號的開漏輸出緩沖器和一個在SCLH輸出的開漏極下拉和電流源上拉電路。這個電流源電路縮短了SCLH信號的上升時間，任何時侯在HS模式下，只有一個主機的電流源有效。

(2)在多主機系統(tǒng)的HS模式中，不執(zhí)行仲裁和時鐘同步，以加速位處理能力。仲裁過程一般在前面用F/S模式傳輸主機碼后結束。

(3)HS模式主機器件以高電平和低電平是1∶2的比率產生一個串行時鐘信號,解除了建立和保持時間的時序要求。

(4)可以選擇HS模式器件有內建的電橋。在HS模式傳輸中，HS模式器件的高速數(shù)據(jù)(SDAH)和高速串行時鐘(SCLH)線通過這個電橋與F/S模式器件的SDA和SCL線分隔開來。減輕了SDAH和SCLH線的電容負載，使上升和下降的時間更快。

(5)HS模式從機器件與F/S從機器件的唯一差別是它們工作的速度。HS模式從機在SCLH和SDAH輸出有開漏輸出的緩沖器。SCLH管腳可選的下拉晶體管可以用來拉長SCLH信號的低電平，但只允許在HS模式傳輸?shù)捻憫缓筮M行。

(6)HS模式器件的輸出可以抑制毛刺，而且SDAH和SCLH輸出有一個施密特觸發(fā)器。

(7)HS模式器件的輸出緩沖器對SDAH和SCLH信號的下降沿有斜率控制功能。

5.I2C時序規(guī)范

表7.3給出了I2C總線普通(標準)方式和高速方式時，最小高電平時間和最大低電平時間的時序規(guī)范。有關時間的定義如圖7.41所示。

普通方式的最高速率為100kb/s，高速方式的最高速率為400kb/s。I2C的設備應能跟上相應的最高速率的數(shù)據(jù)傳輸，至少也能用拉低SCL線迫使對方進入等待狀態(tài)的方法,實現(xiàn)數(shù)據(jù)的可靠傳輸。表7.3I2C總線時序規(guī)范圖7.41I2C總線時序圖

6.I2C總線的電氣特性

I2C總線允許在不同工藝制作和供電電源的器件之間通信。

對于工作電源固定為+5V±10%及輸入電平一定的器件，其電平有如下規(guī)定：

VIHmax=1.5V(最大輸入低電平)，

VIHmin=3V(最小輸入高電平)

對于固定工作電源不是+5V的器件(例如I2L)VIL和VIH也必須是1.5V和3V。對于工作電源范圍比較大的器件(如CMOS)，規(guī)定電平如下：

VILmax=0.3V(最大輸入低電平)，

VIHmin=0.7V(最小輸入高電平)

對于這兩組器件都有的系統(tǒng)，最大輸出低電平為：VOLmax=0.4V(吸收電流3mA時的最大輸出低電平)。

I2C器件的SDA和SCL引腳在VOLmax的最大低電平輸入電流為3mA，包括有的輸出級可能漏電流。I2C器件的SDA和SCL引腳在0.9VDD的最大高電平輸入電流為10μA，包括有的輸出級可能漏電流。I2C器件的SDA和SCL引腳最大電容為10pF。輸入電平固定的器件可以有+5V±10%的電源。上拉電阻可以接到任一個電源上，如圖7.42所示。圖7.42固定輸入電平器件和I2C總線連接但輸入電平與VDD有關的器件必須用1個公共電源，上拉電阻也接到這個電源上,如圖7.43所示。圖7.43電源范圍較大器件和I2C總線連接當輸入電平固定的器件和輸入電平與VDD有關系的器件混用時，后者必須用1個公共電源；上拉電阻也必須接到這個電源上,如圖7.44所示。圖7.44多種規(guī)范設備在I2C總線的連接輸入電平通過如下方式定義：

①低電平噪聲容限為0.1VDD。

②高電平噪聲容限為0.1VDD。

③用300歐姆串接電阻RS防止SDA，SCL管腳上有過高尖峰脈沖,如圖7.45所示。

④每根線的最大電容為400pF，包括連線本身的電容和與它相連的引腳電容。圖7.45用于防止高電壓脈沖的串聯(lián)電阻7.4.3I2C總線的應用

1.I2C總線的D/A轉換器與單片機的連接

如圖7.46中所示為采用I2C總線的D/A轉換器與單片機的連接電路，μC可以是具有I2C總線的任何一種單片機。D/A轉換器MAX517/518/519是符合I2C串行總線條件的

裝置。其中MAX517是單個8位D/A轉換器，而MAX518/519為雙D/A轉換器。

MAX517/518/519每一個芯片都有7位從地址,從地址的最高3位(MSB3)永遠是010。圖7.46I2C總線應用系統(tǒng)圖此外，MAX517/518隨其后的兩位由工廠編碼為11,最后的兩位A1、A0可由I2C在第一字節(jié)時給出，因此它最多可接4個不同的設備。MAX519低4位地址為AD3、AD2、AD1、AD0，所以它最多可接16個同樣的設備。由于D/A轉換器是接收數(shù)據(jù)(主機相當于寫操作)所以最低位(LSB)為0。緊隨地址字節(jié)之后的是命令字節(jié)和數(shù)據(jù)字節(jié)，命令字節(jié)為8位，其格式如圖7.47所示。圖7.47MAX517/518/519命令字節(jié)

2.通用I/O端口作為I2C總線接口

目前，51、96系列的單片機應用很廣，但是它們都沒有I2C總線接口，限制了在這些系統(tǒng)中使用具有I2C總線接口的設備。但通過對I2C總線時序的分析知道,可以用51單片機的兩根I/O線來實現(xiàn)I2C總線的功能。I2C總線規(guī)定SCL線和SDA線是各設備對應輸出狀態(tài)相“與”的結果，任一設備都可以用輸出低電平的方法延長SCL低電平時間，迫使高速設備進入等待狀態(tài)，實現(xiàn)不同速度設備間的時鐘同步。因此，即使時鐘脈沖的高、低電平時間長短不一，也能實現(xiàn)數(shù)據(jù)的可靠傳送，可以用軟件控制I/O口作為I2C接口。下面就是用GMS97C2051DE的通用I/O口作為I2C總線接口由軟件控制實現(xiàn)數(shù)據(jù)傳送的例子，圖7.48為其連線圖。圖7.48GMS97C2051擴展EEPROM接線圖

3.X24C04與MCS-51單片機軟硬件的實現(xiàn)

X24C04是XICOR公司的CMOS4096位串行EEPROM，內部組織成512×8位。與MCS-51單片機接口如圖7.49所示。由于SDA是漏極開路輸出，且可以與任何數(shù)目的漏極開路或集電極開路輸出“線或”(wire-Ored)連接。上拉電阻的選擇可參考X24C04的數(shù)據(jù)手冊。圖7.50給出了I2C接口對X24C04進行單字節(jié)寫操作時的程序流程圖。圖7.49X24C04與MCS-51單片機接口圖7.50通過I2C接口對X24C04進行字節(jié)寫操作流程圖7.5.1現(xiàn)場總線技術的發(fā)展概況

現(xiàn)場總線的技術基礎是一種全數(shù)字化、雙向、多站的通信系統(tǒng)，是應用于各種計算機控制領域的工業(yè)總線。7.5現(xiàn)場總線技術7.5.2現(xiàn)場總線控制系統(tǒng)的特點

現(xiàn)場總線控制系統(tǒng)(FCS)與傳統(tǒng)的DCS控制系統(tǒng)相比，現(xiàn)場總線控制系統(tǒng)具有無可比擬的優(yōu)點(它們的網(wǎng)絡結構如圖7.51所示)。根據(jù)國際電工委員會DEC和現(xiàn)場基金會FF的定義，現(xiàn)場總線技術具有以下5個主要特點：

(1)數(shù)字信號完全取代4mA~20mA模擬信號；

(2)使基本過程控制、報警和計算功能等完全分布在現(xiàn)場實現(xiàn)；

(3)使設備增加非控制信息，如自診斷信息、組態(tài)信息以及補償信息等；

(4)實現(xiàn)現(xiàn)場管理和控制的統(tǒng)一；

(5)具有真正的系統(tǒng)開放性、互操作性。圖7.51FCS與DCS網(wǎng)絡結構現(xiàn)場總線技術不僅是一種通信技術，而且還融入了智能化儀表、計算機網(wǎng)絡和開放系統(tǒng)互連(OSI)等技術的精粹。所有這些特點使得以現(xiàn)場總線技術為基礎的現(xiàn)場總線控制系統(tǒng)(FCS)相對于傳統(tǒng)的(DCS)系統(tǒng)具有更大的優(yōu)越性，如：

(1)系統(tǒng)結構大大簡化，成本顯著降低；

(2)現(xiàn)場設備自治性加強，系統(tǒng)性能全面提高；

(3)提高了信號傳輸?shù)目煽啃院途龋?/p>

(4)真正實現(xiàn)全分散、全數(shù)字化的網(wǎng)絡控制；

(5)用戶始終擁有系統(tǒng)集成權。

這些優(yōu)越性可通過DCS和現(xiàn)場總線系統(tǒng)的網(wǎng)絡結構進行比較得出。7.5.3典型的現(xiàn)場總線

1.PROFIBUS(過程現(xiàn)場總線)

過程現(xiàn)場總線PROFIBUS(PrecessFieldBus)是德國標準，是1991年在DIN19245中公布的標準。PROFIBUS有幾種改進型用于不同場合，例如：

(1)PROFIBUS-PA(ProcessAutomation)用于自動化，通過總線供電，提供本質安全，可用于危險防爆區(qū)域。

(2)PROFIBUS-FMS(FieldMessageSpecification)用于一般自動化。

(3)PROFIBUS-DP用于加工自動化，適用于分散的外圍設備。

2.FF(現(xiàn)場總線基金會)現(xiàn)場總線

基金會現(xiàn)場總線(FoudationFieldbus，F(xiàn)F)是在過程自動化領域得到廣泛支持和具有良好發(fā)展前景的技術。其前身是以美國FisherRousemount公司為首，聯(lián)合Foxboro、ABB、西門子等80多家公司制訂的ISP協(xié)議和以Honeywell公司為首，聯(lián)合歐洲等地的150多家公司制訂的WordFIP協(xié)議。這兩大集團于1994年9月合并，成立了現(xiàn)場總線基金會，是國際公認的唯一不附屬于某企業(yè)的非商業(yè)化的國際標準化組織。該組織的宗旨是制定統(tǒng)一的現(xiàn)場總線國際標準，無需專利許可，可供任何人使用?；饡F(xiàn)場總線以ISO/OSI開放系統(tǒng)互連模型為基礎，取其物理層、數(shù)據(jù)鏈路層、應用層為FF通信模型的相應層次，并在應用層上增加了用戶層。FF推行的現(xiàn)場總線標準以IEC/ISASP-50標準為藍本。

(1)物理層：定義了傳送數(shù)據(jù)幀結構、信號波形的幅度，以及傳輸介質、速率、功耗和拓撲結構。

①傳輸介質可采用有線電纜、光纖和無限通信。

②傳輸速率位31.25kb/s(1900m),1Mb/s(750m)，

2.5Mb/s(500m)。

③FF現(xiàn)場總線支持總線型、樹型和點對點型拓撲結構。

④編碼方式為半雙工方式。

(2)數(shù)據(jù)鏈路層：是由上下兩部分組成，上層部分的功能是對數(shù)據(jù)鏈路進行控制；下層部分的功能是對傳輸介質傳送的信號進行發(fā)送、接收和控制。

(3)應用層：由報文規(guī)范FMS和訪問子層FAS組成。FMS規(guī)定了訪問應用進程AP和報文的格式與服務。FAS提供了3類服務：發(fā)布/索取、客戶機/服務器和報文分發(fā)。

(4)用戶層：規(guī)定了標準的功能模塊供用戶組態(tài)使用。利用功能塊數(shù)據(jù)結構執(zhí)行數(shù)據(jù)采集、處理、控制和輸出，為用戶帶來了極大的方便。

3.LonWorks(局部操作網(wǎng)絡)

LonWorks是又一具有強勁實力的現(xiàn)場總線技術，它是由美國Echelon公司推出，并由其與摩托羅拉、東芝公司共同倡導，于1990年正式公布而形成的。它是用于開發(fā)監(jiān)控網(wǎng)絡系統(tǒng)的一個完整的技術平臺，并具有現(xiàn)場總線技術的一切特點。主要特性有：

(1)它采用了LonTalk通信協(xié)議，該協(xié)議遵循ISO/OSI模型的全部7層通信協(xié)議，采用了面向對象的設計方法。通過網(wǎng)絡變量把網(wǎng)絡通信設計簡化為參數(shù)設置，其通信速率從300b/s至15Mb/s不等，直接通信距離可達到2700m(78kb/s，雙絞線);支持雙絞線、同軸電纜、光纖、射頻、紅外線、電源線等多種通信介質，被譽為通用控制網(wǎng)絡。

(2)LonWorks技術所采用的LonTalk協(xié)議被封裝在稱之為Neuron(神經(jīng)元)的芯片(MC143150和MC143120)中而得以實現(xiàn)。Neuron集成芯片中有3個8位CPU；第1個CPU用于實現(xiàn)LonTalk協(xié)議的第1層和第2層的功能，稱為媒體訪問控制處理器，實現(xiàn)介質訪問的控制與處理；第2個CPU用于實現(xiàn)LonTalk協(xié)議的第3層至第6層的功能，稱為網(wǎng)絡處理器，進行網(wǎng)絡變量的尋址、處理、背景診斷、函數(shù)路徑選擇、軟件計量時、網(wǎng)絡管理，并負責網(wǎng)絡通信控制、收發(fā)數(shù)據(jù)包等；第3個CPU是應用處理器，實現(xiàn)LonTalk協(xié)議的第7層，執(zhí)行用戶代碼及用戶代碼所調用的操作系統(tǒng)服務程序。

(3)Neuron芯片的編程語言是NeuronC，它是從ANSIC派生出來的。LonWorks提供了一套開發(fā)工具LonBuilder和NodeBuiluder。

(4)LonTalk協(xié)議提供了5種基本類型的報文服務：確認(Acknowledged)、非確認(Unacknowledged)、請求/響應(Request/Response)、重復(Repeated)和非確認重復(UnacknowledgedRepeated)。

(5)LonTalk協(xié)議的介質訪問控制子層(MAC)對CSMA作了改進，采用一種新的稱做PredictivePPersistentCSMA的協(xié)議。根據(jù)總線負載隨即調整時間槽n(1~63)，從而在負載較輕時使介質訪問延遲最小化，而在負載較重時使沖突的可能最小化。

(6)LonWorks已經(jīng)建立了一套從協(xié)議開發(fā)、芯片設計、芯片制造、控制模塊開發(fā)制造到OEM控制產品、最終控制產品、分銷、系統(tǒng)集成等一系列完整的開發(fā)、制造、推廣、應用體系結構，這對于一種技術的推廣、應用有很大的促進作用。

4.CAN(控制器局域網(wǎng)絡)

CAN是控制器局域網(wǎng)絡(ControllerAreaNetwork)的簡稱