2025年學(xué)歷類自考專業(yè)(計算機(jī)信息管理)-計算機(jī)原理參考題庫含答案解析一、單選題（共35題）1.在馮·諾依曼體系結(jié)構(gòu)中，計算機(jī)的五大組成部分不包含下列哪一項？【選項】A.運算器B.控制器C.輸入設(shè)備D.操作系統(tǒng)【參考答案】D【解析】1.馮·諾依曼體系結(jié)構(gòu)的五大核心組成部分包括：運算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備。2.操作系統(tǒng)是軟件系統(tǒng)的一部分，屬于系統(tǒng)軟件，并非硬件組成部分。3.選項A、B、C均屬于五大部件，D屬于軟件范疇，故正確答案為D。2.若某8位二進(jìn)制數(shù)采用補碼表示，其值為11110001，對應(yīng)的十進(jìn)制數(shù)是多少？【選項】A.-15B.-14C.-13D.-12【參考答案】A【解析】1.補碼最高位為1表示負(fù)數(shù)，需先轉(zhuǎn)換為原碼：補碼11110001取反加1得10001111（原碼）。2.原碼10001111的數(shù)值部分為0001111，轉(zhuǎn)換為十進(jìn)制為15。3.因符號位為負(fù)，故對應(yīng)值為-15，選項A正確。3.下列哪種情況會導(dǎo)致補碼加法運算溢出？【選項】A.正數(shù)加正數(shù)結(jié)果為負(fù)B.負(fù)數(shù)加負(fù)數(shù)結(jié)果為正C.正數(shù)加負(fù)數(shù)D.A和B均正確【參考答案】D【解析】1.補碼溢出規(guī)則：同號相加結(jié)果符號相反時溢出。2.選項A（正+正=負(fù)）和選項B（負(fù)+負(fù)=正）均符合溢出條件，選項C不會溢出。3.故正確答案為D。4.IEEE754單精度浮點數(shù)格式中，階碼字段的位數(shù)是？【選項】A.8位B.11位C.23位D.32位【參考答案】A【解析】1.IEEE754單精度浮點數(shù)（32位）的存儲結(jié)構(gòu)為：1位符號位+8位階碼（移碼表示）+23位尾數(shù)。2.雙精度浮點數(shù)階碼為11位，但題目明確為單精度，故正確答案為A。5.在指令系統(tǒng)中，采用哈夫曼編碼設(shè)計操作碼的主要目的是？【選項】A.提高指令執(zhí)行速度B.縮短常用指令的操作碼長度C.增加指令數(shù)量D.簡化指令譯碼電路【參考答案】B【解析】1.哈夫曼編碼基于指令使用頻率分配操作碼，對高頻指令分配短操作碼，低頻指令分配長操作碼。2.其核心目標(biāo)是減少指令平均長度，提高編碼效率，故選項B正確。其他選項與哈夫曼編碼無直接關(guān)聯(lián)。6.存儲器全相聯(lián)映射方式的特點是？【選項】A.主存塊只能映射到Cache固定位置B.主存塊可映射到Cache任意位置C.Cache分組，主存塊映射到組內(nèi)任意行D.訪問速度快但沖突率高【參考答案】B【解析】1.全相聯(lián)映射允許主存塊裝入Cache任一空閑行，映射靈活且沖突率低（選項B正確）。2.選項A描述直接映射，選項C描述組相聯(lián)映射，選項D更適合描述直接映射。7.下列總線仲裁方式中，響應(yīng)速度最快的是？【選項】A.鏈?zhǔn)讲樵傿.計數(shù)器定時查詢C.獨立請求D.分布式仲裁【參考答案】C【解析】1.獨立請求方式為每個設(shè)備單獨建立請求/響應(yīng)線，仲裁器可并行處理請求，響應(yīng)速度最快（選項C正確）。2.鏈?zhǔn)讲樵儯ㄟx項A）采用串聯(lián)優(yōu)先級，延遲較高；計數(shù)器查詢（選項B）需逐設(shè)備掃描；分布式仲裁（選項D）依賴設(shè)備競爭，效率較低。8.中斷處理過程中，第一步應(yīng)執(zhí)行的操作是？【選項】A.執(zhí)行中斷服務(wù)程序B.保護(hù)現(xiàn)場C.關(guān)中斷D.識別中斷源【參考答案】B【解析】1.中斷響應(yīng)流程：保護(hù)現(xiàn)場（寄存器內(nèi)容）→關(guān)中斷→識別中斷源→執(zhí)行服務(wù)程序→恢復(fù)現(xiàn)場→開中斷。2.保護(hù)現(xiàn)場是防止關(guān)鍵數(shù)據(jù)被破壞的首要步驟，故正確答案為B。9.下列I/O控制方式中，CPU需全程參與數(shù)據(jù)傳送的是？【選項】A.程序查詢方式B.中斷方式C.DMA方式D.通道方式【參考答案】A【解析】1.程序查詢方式下，CPU需不斷輪詢設(shè)備狀態(tài)直至數(shù)據(jù)就緒，全程占用CPU資源（選項A正確）。2.中斷方式和DMA方式在數(shù)據(jù)準(zhǔn)備完成后通知CPU，通道方式由專用處理器控制I/O操作，均減少CPU占用。10.若某CPU主頻為2GHz，執(zhí)行一條指令平均需4個時鐘周期，則其MIPS值約為？【選項】A.500B.1000C.2000D.8000【參考答案】A【解析】1.MIPS=主頻（Hz）/（CPI×10?）。主頻2GHz=2×10?Hz，CPI=4。2.計算：2×10?/(4×10?)=500，故選項A正確。3.干擾項B錯誤地將CPI誤為2，C誤用主頻直接除以10?，D未考慮CPI。11.在計算機(jī)中，8位二進(jìn)制補碼表示整數(shù)的范圍是（）。【選項】A.-127～+127B.-128～+127C.-256～+255D.-255～+256【參考答案】B【解析】補碼表示整數(shù)時，8位二進(jìn)制的最高位為符號位，剩余7位為數(shù)值位。正數(shù)范圍為00000000～01111111（0～127），負(fù)數(shù)范圍為10000000～11111111（-128～-1）。因此，補碼表示的范圍是-128～+127。選項A為原碼或反碼范圍，選項C和D超出8位補碼的表示能力。12.若X=+1011（二進(jìn)制），Y=-0101（二進(jìn)制），則X-Y的補碼運算結(jié)果為（）?！具x項】A.10000B.10100C.11000D.11100【參考答案】A【解析】X=+1011的真值為+11，Y=-0101的真值為-5，X-Y=+11-(-5)=+16。補碼運算需轉(zhuǎn)換為加法：X-Y=X+(-Y)。Y的補碼為11011（5位），-Y的補碼為00101（按位取反加1）。1011（X）+00101（-Y）=10000（高位溢出舍棄），結(jié)果為10000，對應(yīng)真值+16。13.指令周期中，完成取指令操作后下一步通常為（）?！具x項】A.執(zhí)行指令B.分析指令C.存儲結(jié)果D.中斷響應(yīng)【參考答案】B【解析】指令周期分為四階段：取指→譯碼（分析指令）→執(zhí)行→寫回（存儲結(jié)果）。取指完成后需對指令操作碼進(jìn)行譯碼以確定操作類型，因此下一步是分析指令。執(zhí)行指令和存儲結(jié)果為后續(xù)階段，中斷響應(yīng)屬于異常處理流程。14.以下尋址方式中，能夠?qū)崿F(xiàn)程序動態(tài)重定位的是（）。【選項】A.立即尋址B.直接尋址C.基址尋址D.相對尋址【參考答案】C【解析】基址尋址通過基址寄存器內(nèi)容與指令中地址偏移量相加生成有效地址，在多道程序設(shè)計中可通過修改基址寄存器動態(tài)改變程序物理地址。立即尋址和直接尋址均為固定地址，相對尋址依賴PC值且僅適用于短跳轉(zhuǎn)，無法支持全局重定位。15.Cache采用直接映射方式時，主存中的某一塊只能映射到Cache中（）。【選項】A.任意一個塊B.固定的一個塊C.組內(nèi)任一塊D.按內(nèi)容選擇塊【參考答案】B【解析】直接映射策略下，主存塊按照“塊號modCache塊數(shù)”的規(guī)則映射到Cache固定位置，因此主存塊只能存入Cache的指定塊中。選項A對應(yīng)全相聯(lián)映射，選項C對應(yīng)組相聯(lián)映射，選項D為相連存儲器工作原理。16.某總線頻率為100MHz，數(shù)據(jù)線寬度為64位，則總線帶寬為（）?！具x項】A.100MB/sB.6400MB/sC.800MB/sD.1600MB/s【參考答案】C【解析】總線帶寬=(總線頻率×數(shù)據(jù)線位數(shù))/8=(100×10?×64)/8=800×10?B/s=800MB/s。選項B未除8，選項A錯誤轉(zhuǎn)換單位，選項D為雙倍頻誤算。17.在中斷處理過程中，以下事件優(yōu)先級最高的是（）?！具x項】A.外部設(shè)備I/O中斷B.操作系統(tǒng)缺頁中斷C.用戶程序算術(shù)溢出D.定時器時鐘中斷【參考答案】B【解析】缺頁中斷屬于內(nèi)部異常且直接導(dǎo)致進(jìn)程阻塞，優(yōu)先級高于外部中斷（如I/O）。外部設(shè)備I/O中斷和時鐘中斷通常為可屏蔽中斷，而算術(shù)溢出屬于程序錯誤中斷，其優(yōu)先級低于系統(tǒng)級中斷。18.DMA傳送方式的特點是（）?！具x項】A.需要CPU執(zhí)行中斷服務(wù)程序B.數(shù)據(jù)傳送由程序計數(shù)器控制C.直接在I/O設(shè)備與內(nèi)存間傳輸數(shù)據(jù)D.僅適用于字符設(shè)備【參考答案】C【解析】DMA（直接存儲器訪問）由DMA控制器接管總線，直接在I/O與內(nèi)存間傳輸數(shù)據(jù)，無需CPU干預(yù)。選項A描述的是中斷驅(qū)動I/O，選項B為程序查詢方式，選項D錯誤，DMA可用于塊設(shè)備高速傳輸。19.堆棧尋址方式中，操作數(shù)的有效地址由（）給出?！具x項】A.程序計數(shù)器B.基址寄存器C.堆棧指針D.指令的地址碼字段【參考答案】C【解析】堆棧尋址是隱含尋址的一種形式，操作數(shù)地址由專用寄存器SP（堆棧指針）指示。程序計數(shù)器存儲下條指令地址，基址寄存器用于基址尋址，指令地址碼字段用于直接或間接尋址。20.中斷向量表中存放的內(nèi)容是（）?！具x項】A.中斷請求信號B.中斷服務(wù)程序入口地址C.中斷屏蔽碼D.中斷優(yōu)先級【參考答案】B【解析】中斷向量表存儲各中斷源對應(yīng)的中斷服務(wù)程序入口地址。中斷請求信號由硬件線路傳遞，中斷屏蔽碼用于控制中斷使能狀態(tài)，中斷優(yōu)先級由中斷控制器管理，三者均不存儲在向量表中。21.在計算機(jī)中，十進(jìn)制數(shù)-45的8位二進(jìn)制補碼表示為？【選項】A.00101101B.11010011C.11010100D.10101101【參考答案】B【解析】1.先計算45的二進(jìn)制：00101101。2.負(fù)數(shù)補碼為原碼取反加1：原碼取反得11010010，加1后得到11010011。3.選項B與之完全匹配，其他選項計算結(jié)果不符。22.下列邏輯門符號中，表示“與非門”的是？【選項】A.═╬≥1B.═╬&C.═╬=1D.═╬1【參考答案】B【解析】1.標(biāo)準(zhǔn)邏輯門符號中，“&”代表與門，加小圓圈表示“非”，組合為與非門。2.A符號為“或非門”，C為“異或門”，D為緩沖器，均不符合題意。23.若某Cache采用直接映射方式，主存地址為20位，Cache容量為8KB，每個塊大小為32字節(jié)，則標(biāo)記字段占多少位？【選項】A.9位B.8位C.7位D.6位【參考答案】A【解析】1.Cache塊數(shù)=8KB/32B=256塊→塊索引占8位（2^8=256）。2.塊內(nèi)地址=log?(32)=5位。3.標(biāo)記位=20-8-5=7位。但注意：直接映射需區(qū)分主存塊號，實際標(biāo)記位為主存地址高12位（20-8），但此處選項無12位，故需重新計算。4.正確答案應(yīng)為20-8（索引）-5（偏移）=7位，但選項無此答案。題目假設(shè)條件需修正：應(yīng)為標(biāo)記字段占20-8-5=7位。選項可能存在偏差，但按標(biāo)準(zhǔn)計算答案為7位（C）。24.CPU中用于暫存當(dāng)前指令操作碼的寄存器是？【選項】A.程序計數(shù)器（PC）B.指令寄存器（IR）C.累加器（ACC）D.存儲器地址寄存器（MAR）【參考答案】B【解析】1.指令寄存器（IR）專門存儲當(dāng)前正在執(zhí)行的指令操作碼。2.PC存儲下一條指令地址，ACC用于算術(shù)運算，MAR用于存儲地址總線數(shù)據(jù)。25.在變址尋址方式中，若變址寄存器內(nèi)容為200H，指令地址碼為50H，則有效地址為？【選項】A.250HB.150HC.50HD.200H【參考答案】A【解析】1.變址尋址的有效地址=變址寄存器值+指令地址碼。2.200H+50H=250H，選項A正確。26.以下總線標(biāo)準(zhǔn)中，屬于并行總線的是？【選項】A.USB3.0B.SATAC.PCIExpressD.ISA【參考答案】D【解析】1.ISA總線是早期并行總線標(biāo)準(zhǔn)。2.USB、SATA和PCI-E均為串行總線。27.采用DMA方式傳輸數(shù)據(jù)時，總線控制權(quán)由誰掌握？【選項】A.CPUB.外設(shè)C.主存儲器D.DMA控制器【參考答案】D【解析】1.DMA傳輸期間，DMA控制器接管總線控制權(quán)，直接與內(nèi)存交換數(shù)據(jù)。2.CPU僅在傳輸開始和結(jié)束時參與。28.兩個8位二進(jìn)制數(shù)10110110和01101101相加，最高位進(jìn)位和運算結(jié)果分別為？【選項】A.進(jìn)位1，結(jié)果為00100011B.進(jìn)位1，結(jié)果為11100011C.進(jìn)位0，結(jié)果為00100011D.進(jìn)位0，結(jié)果為11100011【參考答案】A【解析】1.計算加法：10110110+01101101=100100011（最高位進(jìn)位1，低8位00100011）。2.選項A正確描述進(jìn)位與結(jié)果。29.某機(jī)器字長16位，采用補碼表示整數(shù)，其表示范圍是？【選項】A.-32767～+32767B.-32768～+32767C.-32768～+32768D.-65536～+65535【參考答案】B【解析】1.n位補碼范圍：-2^(n-1)～+(2^(n-1)-1)。2.16位補碼范圍為-32768～+32767，選項B正確。30.在中斷處理過程中，保護(hù)現(xiàn)場的主要目的是？【選項】A.加快中斷響應(yīng)速度B.防止多重中斷C.保存CPU寄存器原始數(shù)據(jù)D.轉(zhuǎn)移程序控制權(quán)【參考答案】C【解析】1.保護(hù)現(xiàn)場即保存中斷前CPU寄存器狀態(tài)，確保中斷返回后能恢復(fù)原程序執(zhí)行。2.其他選項屬于中斷屏蔽或響應(yīng)的功能。31.在計算機(jī)系統(tǒng)中，CPU與主存之間增加高速緩存（Cache）的主要目的是什么？【選項】A.擴(kuò)大主存儲器的容量B.解決CPU和主存之間的速度不匹配問題C.提高外存儲器的訪問速度D.擴(kuò)展RAM的存儲空間【參考答案】B【解析】高速緩存（Cache）位于CPU與主存之間，用于存儲CPU頻繁訪問的指令和數(shù)據(jù)。由于CPU速度遠(yuǎn)高于主存訪問速度，Cache通過提高數(shù)據(jù)訪問命中率，可有效緩解CPU與主存間的速度差異。選項A錯誤，Cache無法擴(kuò)大主存容量；選項C錯誤，Cache關(guān)系的是CPU與主存，與“外存”無關(guān)；選項D錯誤，Cache并非RAM的擴(kuò)展形式。32.以下存儲器類型中，斷電后數(shù)據(jù)會丟失的是？【選項】A.只讀存儲器（ROM）B.閃存（FlashMemory）C.靜態(tài)隨機(jī)存取存儲器（SRAM）D.光盤存儲器【參考答案】C【解析】SRAM依靠電路狀態(tài)存儲數(shù)據(jù)，斷電后信息立即丟失；ROM（A）和閃存（B）均為非易失性存儲器；光盤（D）屬外部存儲介質(zhì)，數(shù)據(jù)可長期保存。選項C符合“易失性存儲器”的定義。33.指令周期包含四個階段，按正確順序排列應(yīng)為？【選項】A.取指→執(zhí)行→間址→中斷B.取指→間址→執(zhí)行→中斷C.間址→取指→執(zhí)行→中斷D.執(zhí)行→取指→間址→中斷【參考答案】B【解析】指令周期標(biāo)準(zhǔn)流程為：取指令（Fetch）、間址尋址（Indirect，若需間接尋址）、執(zhí)行（Execute）、中斷響應(yīng)（Interrupt，若產(chǎn)生中斷）。選項中僅B符合該順序。34.在總線結(jié)構(gòu)中，“分時共享”特性體現(xiàn)的是？【選項】A.地址總線B.數(shù)據(jù)總線C.控制總線D.所有三類總線【參考答案】B【解析】數(shù)據(jù)總線用于傳輸指令或數(shù)據(jù)，各組件需分時使用（如CPU與內(nèi)存交替?zhèn)鬏敚?；地址總線（A）與控制總線（C）通常由主控設(shè)備獨占。選項B正確。35.程序查詢方式的輸入輸出操作中，CPU需不斷檢測哪個部件的狀態(tài)？【選項】A.外設(shè)接口的狀態(tài)寄存器B.DMA控制器C.中斷控制器D.系統(tǒng)總線【參考答案】A【解析】程序查詢方式下，CPU通過輪詢外設(shè)接口（如I/O端口）的狀態(tài)寄存器（StateRegister）判斷數(shù)據(jù)是否準(zhǔn)備就緒，選項A正確。DMA（B）與中斷（C）為其他I/O控制方式的關(guān)鍵部件。二、多選題（共35題）1.下列哪些屬于馮·諾依曼計算機(jī)體系結(jié)構(gòu)的核心特點？（）A.計算機(jī)由運算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備五大部分組成B.程序和數(shù)據(jù)以二進(jìn)制形式存儲在同一存儲器中C.采用并行處理方式以提升運算速度D.指令按順序執(zhí)行且可被修改E.采用存儲程序的概念實現(xiàn)自動運算【選項】A.A,B,CB.A,B,EC.B,D,ED.C,D,E【參考答案】B.A,B,E【解析】1.A正確：馮·諾依曼結(jié)構(gòu)明確將計算機(jī)劃分為五大部件。2.B正確：程序和數(shù)據(jù)均以二進(jìn)制形式存儲在存儲器中，是核心特征。3.C錯誤：馮·諾依曼結(jié)構(gòu)并未強調(diào)并行處理，而是順序執(zhí)行指令。4.D錯誤：指令在馮·諾依曼結(jié)構(gòu)中不可被修改，僅數(shù)據(jù)可修改。5.E正確：“存儲程序”思想是其核心，使計算機(jī)能自動執(zhí)行指令。2.下列哪些是8位二進(jìn)制補碼能表示的整數(shù)范圍？（）A.-127至+127B.-128至+127C.-128至+128D.-255至+255【選項】A.僅AB.僅BC.B和CD.B和D【參考答案】B.僅B【解析】1.補碼范圍公式為-2n-1至+(2n-1-1)，n為位數(shù)。2.當(dāng)n=8時，范圍為-128（-2?）至+127（2?-1）。3.選項A是原碼/反碼范圍，C和D均超出實際范圍。3.下列哪些屬于CPU的組成部分？（）A.算術(shù)邏輯單元（ALU）B.程序計數(shù)器（PC）C.硬盤控制器D.指令寄存器（IR）E.高速緩存（Cache）【選項】A.A,B,DB.A,C,EC.B,C,DD.C,D,E【參考答案】A.A,B,D【解析】1.A正確：ALU是CPU的核心運算部件。2.B正確：PC用于存放下一條指令地址，屬于控制器。3.C錯誤：硬盤控制器屬于I/O子系統(tǒng)，不在CPU內(nèi)部。4.D正確：IR用于暫存當(dāng)前執(zhí)行的指令。5.E錯誤：Cache雖與CPU緊密相關(guān)，但屬于存儲器層次，非CPU部件。4.下列哪些屬于總線仲裁方式？（）A.鏈?zhǔn)讲樵傿.輪詢查詢C.獨立請求D.分布式仲裁【選項】A.A,B,CB.A,C,DC.B,C,DD.A,B,D【參考答案】B.A,C,D【解析】1.A正確：鏈?zhǔn)讲樵兪羌惺街俨玫牡湫头绞健?.B錯誤：輪詢查詢屬于設(shè)備控制策略，非總線仲裁。3.C正確：獨立請求是集中式仲裁的高效方式。4.D正確：分布式仲裁常見于多處理器系統(tǒng)。5.下列哪些屬于虛擬存儲器的實現(xiàn)方式？（）A.頁式存儲管理B.段式存儲管理C.Cache映射D.頁段式存儲管理【選項】A.A,B,DB.A,C,DC.B,C,DD.A,B,C【參考答案】A.A,B,D【解析】1.A正確：頁式管理通過頁表實現(xiàn)虛實地址轉(zhuǎn)換。2.B正確：段式管理按邏輯模塊劃分存儲空間。3.C錯誤：Cache映射用于高速緩存，與虛擬存儲無關(guān)。4.D正確：頁段式結(jié)合兩者優(yōu)點，屬于綜合方案。6.下列哪些是中斷響應(yīng)的必要步驟？（）A.關(guān)中斷B.保存斷點C.識別中斷源D.執(zhí)行中斷服務(wù)程序【選項】A.A,B,CB.B,C,DC.A,B,DD.A,B,C,D【參考答案】D.A,B,C,D【解析】1.A正確：為避免嵌套中斷，需先關(guān)閉中斷允許位。2.B正確：保存當(dāng)前PC值以保證程序能正確返回。3.C正確：通過中斷向量表定位具體中斷處理程序。4.D正確：最終需執(zhí)行對應(yīng)的服務(wù)程序完成中斷處理。7.下列哪些技術(shù)可以提高存儲器訪問效率？（）A.多體交叉存儲器B.虛擬存儲器C.Cache緩存D.RAID技術(shù)【選項】A.A,B,CB.A,C,DC.B,C,DD.A,B,D【參考答案】B.A,C,D【解析】1.A正確：多體交叉通過并行訪問提升帶寬。2.B錯誤：虛擬存儲器解決容量問題而非效率。3.C正確：Cache縮短CPU訪問內(nèi)存的時間。4.D正確：RAID通過并行磁盤操作提升I/O效率。8.下列哪些屬于RISC（精簡指令集）的特點？（）A.指令長度固定B.采用硬布線控制C.指令功能復(fù)雜多樣D.大量使用通用寄存器【選項】A.A,B,DB.A,C,DC.B,C,DD.A,B,C【參考答案】A.A,B,D【解析】1.A正確：定長指令便于流水線處理。2.B正確：硬布線控制比微程序更快。3.C錯誤：RISC指令功能簡單，復(fù)雜功能由組合指令完成。4.D正確：通用寄存器減少訪存次數(shù)，提升效率。9.下列哪些是DMA（直接存儲器訪問）的特點？（）A.傳輸過程需CPU介入B.數(shù)據(jù)傳輸以塊為單位C.適用于高速外設(shè)D.通過中斷通知傳輸完成【選項】A.A,BB.B,CC.B,C,DD.A,B,C【參考答案】C.B,C,D【解析】1.A錯誤：DMA傳輸期間不需要CPU參與。2.B正確：DMA一次傳輸一個數(shù)據(jù)塊。3.C正確：常用于磁盤、網(wǎng)絡(luò)等高速設(shè)備。4.D正確：傳輸結(jié)束后通過中斷通知CPU。10.下列哪些現(xiàn)象可能引起流水線沖突？（）A.資源沖突B.數(shù)據(jù)沖突C.控制沖突D.指令沖突【選項】A.A,B,CB.A,B,DC.B,C,DD.A,C,D【參考答案】A.A,B,C【解析】1.A正確：多個指令爭奪同一硬件資源（如ALU）。2.B正確：后一條指令需要前一條的結(jié)果（RAW/WAR/WAW）。3.C正確：分支指令導(dǎo)致后續(xù)指令地址不確定。4.D錯誤：“指令沖突”不是標(biāo)準(zhǔn)分類術(shù)語。11.在計算機(jī)系統(tǒng)中，關(guān)于補碼表示法的特點，以下說法正確的有哪些？A.補碼的符號位可以與數(shù)值位一同參與運算B.補碼的加減運算比原碼更簡單C.補碼中“0”的表示形式是唯一的D.補碼的表示范圍比原碼大【選項】A.補碼的符號位可以與數(shù)值位一同參與運算B.補碼的加減運算比原碼更簡單C.補碼中“0”的表示形式是唯一的D.補碼的表示范圍比原碼大【參考答案】A,B,C【解析】1.補碼的符號位直接參與運算（如加減），無需額外處理，故A正確。2.補碼的加減運算統(tǒng)一為加法操作，無需判斷符號，比原碼更簡單，故B正確。3.補碼中“0”僅有“0000…0”一種表示，無正負(fù)之分，故C正確。4.補碼與原碼的表示范圍相同（如8位均為-128~127），故D錯誤。12.下列選項中屬于浮點數(shù)表示組成部件的是哪些？A.基數(shù)B.階碼C.尾數(shù)D.校驗位【選項】A.基數(shù)B.階碼C.尾數(shù)D.校驗位【參考答案】B,C【解析】1.浮點數(shù)由階碼（表示指數(shù)部分）和尾數(shù)（表示有效數(shù)字）構(gòu)成，故B、C正確。2.基數(shù)是浮點數(shù)的隱含約定值（如2或16），不單獨存儲，故A錯誤。3.校驗位用于數(shù)據(jù)校驗（如奇偶校驗），與浮點結(jié)構(gòu)無關(guān)，故D錯誤。13.CPU中的控制器包含下列哪些功能部件？A.程序計數(shù)器（PC）B.指令寄存器（IR）C.算術(shù)邏輯單元（ALU）D.時序發(fā)生器【選項】A.程序計數(shù)器（PC）B.指令寄存器（IR）C.算術(shù)邏輯單元（ALU）D.時序發(fā)生器【參考答案】A,B,D【解析】1.控制器負(fù)責(zé)指令流程控制，包含PC（存儲下條指令地址）、IR（暫存當(dāng)前指令）、時序發(fā)生器（產(chǎn)生時鐘信號），故A、B、D正確。2.ALU屬于運算器的核心部件，執(zhí)行算術(shù)邏輯運算，故C錯誤。14.以下屬于三總線結(jié)構(gòu)的是哪些？A.數(shù)據(jù)總線B.控制總線C.地址總線D.I/O總線【選項】A.數(shù)據(jù)總線B.控制總線C.地址總線D.I/O總線【參考答案】A,B,C【解析】1.計算機(jī)典型三總線結(jié)構(gòu)指數(shù)據(jù)總線（傳輸數(shù)據(jù)）、地址總線（傳輸?shù)刂罚⒖刂瓶偩€（傳輸控制信號），故A、B、C正確。2.I/O總線是用于外設(shè)連接的總線（如PCI總線），獨立于三總線體系，故D錯誤。15.下列存儲器中屬于易失性存儲器的是哪些？A.ROMB.RAMC.CacheD.FlashMemory【選項】A.ROMB.RAMC.CacheD.FlashMemory【參考答案】B,C【解析】1.RAM（隨機(jī)存取存儲器）和Cache（高速緩存）需持續(xù)供電維持?jǐn)?shù)據(jù)，斷電后數(shù)據(jù)丟失，為易失性存儲器，故B、C正確。2.ROM（只讀存儲器）和FlashMemory（閃存）斷電后數(shù)據(jù)不丟失，屬非易失性存儲器，故A、D錯誤。16.在指令周期中，必經(jīng)的階段包括哪些？A.取指周期B.執(zhí)行周期C.中斷周期D.DMA周期【選項】A.取指周期B.執(zhí)行周期C.中斷周期D.DMA周期【參考答案】A,B【解析】1.指令周期的基本階段為取指（從內(nèi)存取指令）和執(zhí)行（執(zhí)行指令），故A、B正確。2.中斷周期僅在觸發(fā)中斷時發(fā)生，DMA周期在直接存儲器訪問時發(fā)生，非常規(guī)階段，故C、D錯誤。17.下列編碼中具有自同步能力的是哪些？A.不歸零碼（NRZ）B.曼徹斯特編碼C.差分曼徹斯特編碼D.歸零碼（RZ）【選項】A.不歸零碼（NRZ）B.曼徹斯特編碼C.差分曼徹斯特編碼D.歸零碼（RZ）【參考答案】B,C【解析】1.曼徹斯特編碼和差分曼徹斯特編碼在每個比特中間均有跳變，可用于同步時鐘信號，故B、C正確。2.NRZ碼和RZ碼無固定跳變規(guī)律，需額外同步信號，故A、D錯誤。18.下列屬于微程序控制器特點的是哪些？A.執(zhí)行速度高于硬布線控制器B.設(shè)計靈活，易于修改C.由微指令序列實現(xiàn)指令功能D.適用于復(fù)雜指令系統(tǒng)【選項】A.執(zhí)行速度高于硬布線控制器B.設(shè)計靈活，易于修改C.由微指令序列實現(xiàn)指令功能D.適用于復(fù)雜指令系統(tǒng)【參考答案】B,C,D【解析】1.微程序控制器通過微指令解釋執(zhí)行指令，設(shè)計靈活、易擴(kuò)展（如CISC指令集），故B、C、D正確。2.硬布線控制器由硬件電路直接實現(xiàn)指令，速度更快，故A錯誤。19.以下屬于中斷響應(yīng)過程的是哪些？A.保護(hù)程序斷點B.關(guān)中斷C.執(zhí)行DMA傳輸D.執(zhí)行中斷服務(wù)程序【選項】A.保護(hù)程序斷點B.關(guān)中斷C.執(zhí)行DMA傳輸D.執(zhí)行中斷服務(wù)程序【參考答案】A,B,D【解析】1.中斷響應(yīng)過程包括：關(guān)中斷（防止嵌套）、保護(hù)斷點（保存PC）、執(zhí)行中斷服務(wù)程序，故A、B、D正確。2.DMA傳輸是獨立于CPU的數(shù)據(jù)傳輸機(jī)制，與中斷響應(yīng)無關(guān)，故C錯誤。20.關(guān)于同步控制方式，下列說法正確的是哪些？A.所有操作由統(tǒng)一的時序信號控制B.指令執(zhí)行時間固定C.各操作間的時鐘周期必須等長D.適用于速度差異較大的部件協(xié)調(diào)【選項】A.所有操作由統(tǒng)一的時序信號控制B.指令執(zhí)行時間固定C.各操作間的時鐘周期必須等長D.適用于速度差異較大的部件協(xié)調(diào)【參考答案】A,B【解析】1.同步控制采用統(tǒng)一時鐘周期，指令執(zhí)行時間固定且可預(yù)測，故A、B正確。2.同步控制中不同操作可占用不同數(shù)量的時鐘周期（例如乘法比加法多周期），故C錯誤。3.異步控制適用于部件速度差異大的場景，同步控制反之，故D錯誤。21.1.下列哪些進(jìn)制轉(zhuǎn)換方法是正確的？A.二進(jìn)制數(shù)1011.011轉(zhuǎn)換為八進(jìn)制為13.3B.八進(jìn)制數(shù)64.5轉(zhuǎn)換為十進(jìn)制為52.625C.十六進(jìn)制數(shù)A2F.C轉(zhuǎn)換為二進(jìn)制為101000101111.11D.十進(jìn)制數(shù)173.75轉(zhuǎn)換為二進(jìn)制為10101101.11【選項】A.A、B、CB.A、C、DC.B、C、DD.A、B、D【參考答案】B【解析】A項：二進(jìn)制1011.011分組為1_011.011，對應(yīng)八進(jìn)制13.3，正確。B項：八進(jìn)制64.5=6×81+4×8?+5×8?1=52.625，正確。C項：十六進(jìn)制A2F.C轉(zhuǎn)為二進(jìn)制為1010_0010_1111.1100，正確。D項：十進(jìn)制173.75轉(zhuǎn)為二進(jìn)制為10101101.11（173=10101101，0.75=0.11），正確。22.2.關(guān)于CPU基本功能的描述，正確的是：A.從內(nèi)存取指令并譯碼執(zhí)行B.實現(xiàn)算術(shù)和邏輯運算C.直接管理外存數(shù)據(jù)存取D.通過控制總線協(xié)調(diào)系統(tǒng)操作【選項】A.A、B、DB.A、B、CC.B、C、DD.A、C、D【參考答案】A【解析】A/B/D正確：CPU核心功能是指令處理、運算和控制總線操作。C錯誤：外存管理由I/O模塊完成，CPU不直接控制。23.3.下列存儲器類型中屬于易失性存儲器的有：A.SRAMB.EPROMC.DRAMD.掩膜ROM【選項】A.A、CB.B、DC.A、BD.B、C【參考答案】A【解析】易失性存儲器斷電后數(shù)據(jù)丟失。SRAM和DRAM是典型易失性存儲器（A/C正確）。EPROM和掩膜ROM是非易失性只讀存儲器（B/D錯誤）。24.4.下列哪些是補碼運算的特點？A.減法可轉(zhuǎn)為加法實現(xiàn)B.符號位參與運算C.零的表示唯一D.最高位進(jìn)位自動丟棄【選項】A.A、B、DB.B、C、DC.A、B、CD.全部正確【參考答案】D【解析】補碼特性包括：A.減法轉(zhuǎn)加法（如A-B=A+(-B)）；B.符號位參與運算無需單獨判斷；C.零僅有000...00一種表示；D.溢出時最高位進(jìn)位自然舍棄（如8位補碼中127+1=-128）。25.5.關(guān)于指令格式的設(shè)計要素，必須包含的有：A.操作碼字段B.尋址方式字段C.操作數(shù)地址字段D.校驗碼字段【選項】A.A、CB.A、B、CC.B、C、DD.全部正確【參考答案】A【解析】必需部分：A.操作碼字段說明操作類型；C.操作數(shù)地址字段給出操作數(shù)位置。B/D為可選：尋址方式可能隱含在操作碼中，校驗碼僅用于容錯設(shè)計。26.6.下列尋址方式中屬于內(nèi)存直接尋址的是：A.操作數(shù)在指令地址碼字段B.操作數(shù)地址由基址寄存器+偏移量計算C.指令地址碼指向操作數(shù)的地址D.操作數(shù)地址保存在寄存器中【選項】A.A、BB.B、CC.A、CD.C、D【參考答案】C【解析】直接尋址特點：A.立即尋址（操作數(shù)在指令中）；C.指令直接給出操作數(shù)地址。B是基址尋址，D是寄存器間接尋址。27.7.以下關(guān)于中斷處理的描述，正確的是：A.中斷向量表保存中斷服務(wù)程序入口地址B.關(guān)中斷期間CPU不響應(yīng)任何中斷請求C.多級中斷采用優(yōu)先級排隊機(jī)制D.DMA請求優(yōu)先級高于外部中斷【選項】A.A、B、CB.B、C、DC.A、C、DD.全部正確【參考答案】A【解析】A/B/C正確：中斷向量表、關(guān)中斷機(jī)制和優(yōu)先級排隊均為中斷系統(tǒng)核心特性。D錯誤：DMA請求通常由專用控制器處理，優(yōu)先級根據(jù)系統(tǒng)設(shè)計可變。28.8.總線控制的主要功能包括：A.總線仲裁B.同步時鐘生成C.傳輸錯誤檢測D.驅(qū)動能力放大【選項】A.A、B、CB.B、C、DC.A、C、DD.全部正確【參考答案】C【解析】總線控制核心功能：A（仲裁）、C（檢錯）、D（驅(qū)動）。B錯誤：同步時鐘由系統(tǒng)時鐘模塊提供，非總線控制器直接生成。29.9.下列屬于系統(tǒng)總線的有：A.地址總線B.USB總線C.數(shù)據(jù)總線D.PCI-E總線【選項】A.A、CB.B、DC.B、CD.A、D【參考答案】A【解析】系統(tǒng)總線指CPU與主存/I/O接口間的總線，包含地址總線（A）、數(shù)據(jù)總線（C）、控制總線。B/D屬于外部設(shè)備總線。30.10.關(guān)于主存儲器的特性描述，正確的是：A.RAM可隨機(jī)讀寫且存取速度相同B.ROM中數(shù)據(jù)需紫外線擦除才能改寫C.FlashMemory屬于非易失性存儲器D.雙端口RAM允許兩個設(shè)備同時讀寫【選項】A.A、C、DB.B、C、DC.A、B、CD.全部正確【參考答案】A【解析】A正確：RAM支持隨機(jī)訪問且讀寫速度一致。B錯誤：紫外線擦除僅針對EPROM，EEPROM可電擦除。C/D正確：Flash是非易失存儲器，雙端口RAM支持并發(fā)訪問。31.下列關(guān)于計算機(jī)硬件系統(tǒng)基本組成的描述中，正確的有（）【選項】A.運算器和控制器是CPU的核心部件B.存儲器分為內(nèi)存和外存C.輸入設(shè)備包括鍵盤、鼠標(biāo)和打印機(jī)D.控制器負(fù)責(zé)解釋指令并產(chǎn)生控制信號E.馮·諾依曼結(jié)構(gòu)包含五大部件：運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備【參考答案】A,B,D,E【解析】A正確：運算器（ALU）和控制器（CU）是CPU的核心組成部分。B正確：存儲器分為內(nèi)存（主存）和外存（輔助存儲器）。C錯誤：打印機(jī)屬于輸出設(shè)備，而非輸入設(shè)備。D正確：控制器的核心功能是解釋指令并生成控制信號協(xié)調(diào)各部件工作。E正確：馮·諾依曼體系結(jié)構(gòu)的基本組成部分包含運算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備。32.下列哪些操作屬于指令周期中的必要階段？（）【選項】A.取指令B.計算操作數(shù)地址C.譯碼D.執(zhí)行指令E.存儲結(jié)果【參考答案】A,C,D【解析】A正確：取指令是任何指令周期必須的第一步。C正確：譯碼是控制器分析指令類型的核心步驟。D正確：執(zhí)行指令是完成操作的關(guān)鍵階段。B錯誤：計算操作數(shù)地址僅存在于需要訪問存儲器的指令中（如LOAD/STORE）。E錯誤：存儲結(jié)果并非所有指令都需要（如算術(shù)運算可能僅修改寄存器）。33.關(guān)于存儲器的描述，正確的有（）【選項】A.SRAM比DRAM速度快且無需刷新B.ROM的內(nèi)容斷電后不會丟失C.硬盤屬于內(nèi)存的一種D.緩存（Cache）的作用是解決CPU與內(nèi)存速度不匹配問題E.虛擬存儲器通過硬盤擴(kuò)展邏輯地址空間【參考答案】A,B,D,E【解析】A正確：SRAM使用觸發(fā)器存儲數(shù)據(jù)，速度快且無需刷新；DRAM需定期刷新。B正確：ROM是只讀存儲器，斷電后數(shù)據(jù)保留。C錯誤：硬盤屬于外存，內(nèi)存特指RAM和ROM等主存。D正確：Cache用于緩沖CPU與主存間的速度差異。E正確：虛擬存儲器利用外存模擬更大內(nèi)存空間。34.下列總線類型中，屬于系統(tǒng)總線的有（）【選項】A.數(shù)據(jù)總線B.地址總線C.控制總線D.USB總線E.PCI-E總線【參考答案】A,B,C【解析】A、B、C正確：系統(tǒng)總線包含數(shù)據(jù)總線（傳輸數(shù)據(jù)）、地址總線（指定存儲位置）和控制總線（傳遞控制信號）。D錯誤：USB是外部設(shè)備總線，用于連接外圍設(shè)備。E錯誤：PCI-E是擴(kuò)展總線，用于連接顯卡等高速設(shè)備。35.下列屬于輸入/輸出控制方式的有（）【選項】A.程序查詢方式B.中斷方式C.DMA方式D.通道控制方式E.總線仲裁方式【參考答案】A,B,C,D【解析】A正確：CPU主動輪詢設(shè)備狀態(tài)。B正確：設(shè)備通過中斷信號通知CPU。C正確：DMA控制器直接管理數(shù)據(jù)傳輸，無需CPU干預(yù)。D正確：通道是專用I/O處理器，可獨立控制多臺設(shè)備。E錯誤：總線仲裁是解決多設(shè)備爭用總線的機(jī)制，不屬I/O控制方式。三、判斷題（共30題）1.在計算機(jī)中，二進(jìn)制數(shù)1011.101對應(yīng)的十進(jìn)制數(shù)是11.625?！具x項】正確/錯誤【參考答案】正確【解析】二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的規(guī)則為：整數(shù)部分按權(quán)展開求和，小數(shù)部分逐位乘以2的負(fù)冪次求和。計算過程為：整數(shù)部分\(1\times2^3+0\times2^2+1\times2^1+1\times2^0=8+0+2+1=11\)；小數(shù)部分\(1\times2^{-1}+0\times2^{-2}+1\times2^{-3}=0.5+0+0.125=0.625\)，總和為11.625。2.CPU中的程序計數(shù)器（PC）用于存儲當(dāng)前正在執(zhí)行的指令內(nèi)容。【選項】正確/錯誤【參考答案】錯誤【解析】程序計數(shù)器（PC）的功能是存儲下一條待執(zhí)行指令的地址，而非當(dāng)前指令內(nèi)容。當(dāng)前指令內(nèi)容存儲于指令寄存器（IR）中，此為易混淆點。3.指令周期包括取指周期、間址周期、執(zhí)行周期和中斷周期，且所有指令必須完整經(jīng)歷這四個階段?！具x項】正確/錯誤【參考答案】錯誤【解析】指令周期的基本階段為取指周期和執(zhí)行周期。間址周期僅在指令需要間接尋址時插入，中斷周期僅在響應(yīng)中斷時插入，非常規(guī)必經(jīng)階段。4.采用全相聯(lián)映射的Cache存儲器，其主存塊可以映射到Cache的任意位置?！具x項】正確/錯誤【參考答案】正確【解析】全相聯(lián)映射的特點是主存中的每一塊可以裝入Cache的任意一塊中，靈活性最高，但地址比較電路復(fù)雜，屬重點考點。5.總線的主設(shè)備是指擁有總線控制權(quán)的設(shè)備，從設(shè)備是總線控制權(quán)的請求方。【選項】正確/錯誤【參考答案】錯誤【解析】總線主設(shè)備是總線控制權(quán)的主動請求方和持有者，從設(shè)備是響應(yīng)主設(shè)備操作的被動方。題干混淆了主/從設(shè)備的定義。6.在定點加減運算中，若兩個正數(shù)相加結(jié)果為負(fù)數(shù)，說明發(fā)生了溢出?！具x項】正確/錯誤【參考答案】正確【解析】兩個正數(shù)相加結(jié)果應(yīng)為正數(shù)。若結(jié)果為負(fù)，說明數(shù)值超出表示范圍，溢出標(biāo)志位會被置1，此為溢出判斷的典型場景。7.中斷處理過程中需要保存程序狀態(tài)字（PSW），因為PSW包含了關(guān)鍵的狀態(tài)標(biāo)志和中斷屏蔽信息?！具x項】正確/錯誤【參考答案】正確【解析】PSW保存了CPU的狀態(tài)（如進(jìn)位標(biāo)志、溢出標(biāo)志）及中斷控制位。中斷響應(yīng)時需保存PSW以保證現(xiàn)場恢復(fù)，屬易忽略細(xì)節(jié)。8.DMA方式傳輸數(shù)據(jù)時，完全不需要CPU干預(yù)，因此與中斷方式相比具有更低的優(yōu)先級。【選項】正確/錯誤【參考答案】錯誤【解析】DMA在數(shù)據(jù)傳輸時需與CPU競爭總線使用權(quán)，其優(yōu)先級通常高于中斷請求，以確保高速數(shù)據(jù)吞吐，此為易錯知識點。9.微程序控制器與硬布線控制器相比，設(shè)計周期更短且靈活性更高，但執(zhí)行速度較慢?！具x項】正確/錯誤【參考答案】正確【解析】微程序控制器通過微指令序列實現(xiàn)控制邏輯，易于修改但需訪問控制存儲器；硬布線控制器采用電路直接生成信號，速度快但設(shè)計復(fù)雜。屬核心對比考點。10.補碼的符號位可參與運算，且補碼減法可轉(zhuǎn)化為加法實現(xiàn)，該特性簡化了運算器設(shè)計。【選項】正確/錯誤【參考答案】正確【解析】補碼表示法中符號位與數(shù)值位統(tǒng)一處理，減法可通過“被減數(shù)加減數(shù)補碼”實現(xiàn)，此特性為運算器設(shè)計的理論基礎(chǔ)。11.在計算機(jī)中，8位二進(jìn)制補碼能夠表示的范圍是從-128到+127?！具x項】A.正確B.錯誤【參考答案】A.正確【解析】8位二進(jìn)制補碼的表示范圍計算依據(jù)為：最高位為符號位，剩余7位表示數(shù)值。補碼表示法中，負(fù)數(shù)范圍為-2^(n-1)至-1，非負(fù)數(shù)范圍為0至2^(n-1)-1（n為位數(shù)），因此8位補碼的最小值為-128（10000000），最大值為+127（01111111）。12.RAM和ROM的主要區(qū)別是RAM是易失性存儲器，而ROM是非易失性存儲器?！具x項】A.正確B.錯誤【參考答案】A.正確【解析】RAM（隨機(jī)存取存儲器）斷電后數(shù)據(jù)丟失，屬于易失性存儲器；ROM（只讀存儲器）斷電后數(shù)據(jù)仍保留，屬于非易失性存儲器。這一區(qū)別是存儲器分類的核心特征之一。13.CPU中的寄存器用于臨時存儲運算過程中的中間結(jié)果，但不參與指令的直接執(zhí)行?！具x項】A.正確B.錯誤【參考答案】B.錯誤【解析】寄存器不僅用于暫存數(shù)據(jù)，還直接參與指令執(zhí)行。例如累加器（ACC）用于算術(shù)邏輯運算，程序計數(shù)器（PC）存儲下一條指令地址，指令寄存器（IR）存放當(dāng)前執(zhí)行的指令。14.中斷處理過程中，CPU需先保護(hù)現(xiàn)場（如程序計數(shù)器值），再執(zhí)行中斷服務(wù)程序?！具x項】A.正確B.錯誤【參考答案】A.正確【解析】中斷響應(yīng)的標(biāo)準(zhǔn)流程為：①保護(hù)斷點（程序計數(shù)器值壓入堆棧）；②跳轉(zhuǎn)至中斷服務(wù)程序入口地址；③執(zhí)行中斷服務(wù)程序；④恢復(fù)現(xiàn)場并返回原程序。15.總線是用于連接計算機(jī)各功能部件的公共通信線路，地址總線的位數(shù)決定CPU可直接尋址的最大內(nèi)存空間。【選項】A.正確B.錯誤【參考答案】A.正確【解析】地址總線的位數(shù)n對應(yīng)尋址范圍為2^n個存儲單元。例如32位地址總線最大尋址空間為2^32=4GB，64位地址總線可尋址2^64字節(jié)，遠(yuǎn)大于當(dāng)前實際內(nèi)存容量。16.DMA（直接存儲器訪問）方式下，外設(shè)與內(nèi)存的數(shù)據(jù)交換不經(jīng)過CPU，而是由DMA控制器直接管理?！具x項】A.正確B.錯誤【參考答案】A.正確【解析】DMA通過獨立控制器接管總線控制權(quán)，直接在內(nèi)存與外設(shè)間傳輸數(shù)據(jù)，避免CPU介入，適用于高速大數(shù)據(jù)量傳輸（如磁盤I/O），顯著提升系統(tǒng)效率。17.若某計算機(jī)主存容量為64KB，其地址寄存器至少需要16位。【選項】A.正確B.錯誤【參考答案】A.正確【解析】計算方式：64KB=64×1024B=65,536B=2^16B，因此需要16位地址線