第7章時(shí)序邏輯電路分析與設(shè)計(jì)教學(xué)內(nèi)容7.0概述7.1時(shí)序邏輯電路的分析方法7.2計(jì)數(shù)器7.3寄存器和移位寄存器7.4環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器7.5時(shí)序邏輯電路的設(shè)計(jì)方法

教學(xué)要求一.重點(diǎn)掌握的內(nèi)容：（1）時(shí)序邏輯電路的概念及電路結(jié)構(gòu)特點(diǎn)；（2）同步時(shí)序電路的一般分析方法；（3）同步計(jì)數(shù)器的一般分析方法；（4）會(huì)用置零法和置數(shù)法構(gòu)成任意進(jìn)制計(jì)數(shù)器。（5）同步時(shí)序邏輯電路設(shè)計(jì)方法。二.一般掌握的內(nèi)容：（1）同步、異步的概念，電路現(xiàn)態(tài)、次態(tài)、有效狀態(tài)、無(wú)效狀態(tài)、有效循環(huán)、無(wú)效循環(huán)、自啟動(dòng)的概念，寄存的概念；7.0概述一、組合電路與時(shí)序電路的區(qū)別1.組合電路：電路的輸出只與電路的輸入有關(guān)，與電路的前一時(shí)刻的狀態(tài)無(wú)關(guān)。2.時(shí)序電路：電路在某一給定時(shí)刻的輸出取決于該時(shí)刻電路的輸入還取決于前一時(shí)刻電路的狀態(tài)由觸發(fā)器保存時(shí)序電路：組合電路+觸發(fā)器電路的狀態(tài)與時(shí)間順序有關(guān)時(shí)序電路在任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來(lái)的狀態(tài)有關(guān)。構(gòu)成時(shí)序邏輯電路的基本單元是觸發(fā)器。二、時(shí)序邏輯電路的分類：按動(dòng)作特點(diǎn)可分為同步時(shí)序邏輯電路異步時(shí)序邏輯電路所有觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生。觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生。按輸出特點(diǎn)可分為米利型時(shí)序邏輯電路穆?tīng)栃蜁r(shí)序邏輯電路輸出不僅取決于存儲(chǔ)電路的狀態(tài)，而且還決定于電路當(dāng)前的輸入。輸出僅決定于存儲(chǔ)電路的狀態(tài)，與電路當(dāng)前的輸入無(wú)關(guān)。電路圖時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程狀態(tài)方程狀態(tài)圖、狀態(tài)表時(shí)序圖15時(shí)序電路的分析步驟：47.1時(shí)序邏輯電路的分析方法2將驅(qū)動(dòng)方程代入特性方程判斷電路邏輯功能,檢查自啟動(dòng)3計(jì)算例7.1.1解:①寫(xiě)方程組驅(qū)動(dòng)方程同步時(shí)序電路，時(shí)鐘方程省去。輸出方程②求狀態(tài)方程將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程中得電路的狀態(tài)方程:③計(jì)算、列狀態(tài)轉(zhuǎn)換表畫(huà)狀態(tài)轉(zhuǎn)換圖000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y④作時(shí)序圖⑤說(shuō)明電路功能這是一個(gè)同步七進(jìn)制加法計(jì)數(shù)器，能自啟動(dòng)。000001001011001011011000幾個(gè)概念有效狀態(tài)：在時(shí)序電路中，凡是被利用了的狀態(tài)。有效循環(huán)：有效狀態(tài)構(gòu)成的循環(huán)。無(wú)效狀態(tài)：在時(shí)序電路中，凡是沒(méi)有被利用的狀態(tài)。無(wú)效循環(huán)：無(wú)效狀態(tài)若形成循環(huán)，則稱為無(wú)效循環(huán)。自啟動(dòng)：在CLK作用下，無(wú)效狀態(tài)能自動(dòng)地進(jìn)入到有效循環(huán)中，則稱電路能自啟動(dòng)，否則稱不能自啟動(dòng)。000001010011100101110111/0/0/0/0/0/0/1/1例7.1.2解:①寫(xiě)方程式驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程，得到電路的狀態(tài)方程輸出方程②求狀態(tài)方程輸入現(xiàn)態(tài)次態(tài)輸出AY000101011000001011110111100111100001110001000100③計(jì)算、列狀態(tài)轉(zhuǎn)換表輸入現(xiàn)態(tài)次態(tài)輸出AY000101011000001011111101100111100001110001100000畫(huà)狀態(tài)轉(zhuǎn)換圖電路狀態(tài)轉(zhuǎn)換方向00011011轉(zhuǎn)換條件0/0A/YQ2Q10/10/00/01/01/01/11/0④作時(shí)序圖⑤說(shuō)明電路功能A=0時(shí)是二位二進(jìn)制加法計(jì)數(shù)器；A=1時(shí)是二位二進(jìn)制減法計(jì)數(shù)器。0111100110017.2計(jì)數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。分類：按計(jì)數(shù)器中觸發(fā)器是否同時(shí)翻轉(zhuǎn)同步計(jì)數(shù)器異步計(jì)數(shù)器按計(jì)數(shù)器中的數(shù)字增減加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器按計(jì)數(shù)器容量二進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器······7.2.1異步計(jì)數(shù)器（Asynchronouscounters）1、異步二進(jìn)制計(jì)數(shù)器3位異步二進(jìn)制加法計(jì)數(shù)器觸發(fā)器為下降沿觸發(fā)，Q0接CLK1,Q1接CLK2。若上升沿觸發(fā)，則應(yīng)Q0′接CLK1,Q1′接CLK2。3位異步二進(jìn)制減法計(jì)數(shù)器觸發(fā)器為下降沿觸發(fā)，接CLK1,接CLK2。若上升沿觸發(fā)，則應(yīng)接CLK1,接CLK2。2、異步十進(jìn)制計(jì)數(shù)器異步二－五－十進(jìn)制計(jì)數(shù)器74LS290置0端置9端若計(jì)數(shù)脈沖由CLK0端輸入，輸出由Q0端引出，即得到二進(jìn)制計(jì)數(shù)器；若計(jì)數(shù)脈沖由CLK1端輸入，輸出由Q1～Q3引出，即是五進(jìn)制計(jì)數(shù)器；若將CLK1與Q0相連，同時(shí)以CLK0為輸入端，輸出由Q0~Q3引出，則得到8421碼十進(jìn)制計(jì)數(shù)器。74LS290功能表缺點(diǎn)：（1）工作頻率較低；（2）在電路狀態(tài)譯碼時(shí)存在競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象。異步計(jì)數(shù)器特點(diǎn)優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單n位二進(jìn)制同步加法計(jì)數(shù)器的電路連接規(guī)律：驅(qū)動(dòng)方程輸出方程7.2.2同步計(jì)數(shù)器（Synchronouscounters）4位二進(jìn)制同步加法計(jì)數(shù)器若計(jì)數(shù)脈沖頻率為f0，則Q0、Q1、Q2、Q3端輸出脈沖的頻率依次為f0的1/2、1/4、1/8、1/16。因此又稱為分頻器。4位集成二進(jìn)制同步加法計(jì)數(shù)器74LS161/163預(yù)置數(shù)控制端數(shù)據(jù)輸入端異步復(fù)位端工作狀態(tài)控制端進(jìn)位輸出(a)引腳排列圖4位同步二進(jìn)制計(jì)數(shù)器74161功能表74161具有異步清零和同步置數(shù)功能.4位同步二進(jìn)制計(jì)數(shù)器74163功能表74163具有同步清零和同步置數(shù)功能.74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。驅(qū)動(dòng)方程輸出方程n位二進(jìn)制同步減法計(jì)數(shù)器的連接規(guī)律：284頁(yè)圖6.3.154位集成二進(jìn)制同步可逆計(jì)數(shù)器74LS191預(yù)置數(shù)控制端使能端加／減控制端串行時(shí)鐘輸出4位同步二進(jìn)制可逆計(jì)數(shù)器74LS191功能表74LS191具有異步置數(shù)功能.111011101110001000100雙時(shí)鐘加/減計(jì)數(shù)器74LS19374LS193具有異步清零和異步置數(shù)功能.2、同步十進(jìn)制計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器:在同步二進(jìn)制加法計(jì)數(shù)器基礎(chǔ)上修改而來(lái).同步十進(jìn)制加法計(jì)數(shù)器74LS160與74LS161邏輯圖和功能表均相同,所不同的是74LS160是十進(jìn)制而74LS161是十六進(jìn)制。同步十進(jìn)制可逆計(jì)數(shù)器也有單時(shí)鐘和雙時(shí)鐘兩種結(jié)構(gòu)形式。屬于單時(shí)鐘的有74LS190等，屬于雙時(shí)鐘的有74LS192等。74LS190與74LS191邏輯圖和功能表均相同；74LS192與74LS193邏輯圖和功能表均相同。7.2.4任意進(jìn)制計(jì)數(shù)器的集成芯片連接（Connectionofmodule-Ncounterwithintegratedchips）利用現(xiàn)有的N進(jìn)制計(jì)數(shù)器構(gòu)成任意進(jìn)制（M）計(jì)數(shù)器時(shí)，如果M<N，則只需一片N進(jìn)制計(jì)數(shù)器；如果M>N，則要多片N進(jìn)制計(jì)數(shù)器。實(shí)現(xiàn)方法置零法（復(fù)位法）置數(shù)法（置位法）置零法：適用于有清零輸入端的集成計(jì)數(shù)器。原理是不管輸出處于哪一狀態(tài)，只要在清零輸入端加一有效電平電壓，輸出會(huì)立即從那個(gè)狀態(tài)回到0000狀態(tài)，清零信號(hào)消失后，計(jì)數(shù)器又可以從0000開(kāi)始重新計(jì)數(shù)。

置數(shù)法：適用于具有預(yù)置功能的集成計(jì)數(shù)器。對(duì)于具有預(yù)置數(shù)功能的計(jì)數(shù)器而言，在其計(jì)數(shù)過(guò)程中，可以將它輸出的任意一個(gè)狀態(tài)通過(guò)譯碼，產(chǎn)生一個(gè)預(yù)置數(shù)控制信號(hào)反饋至預(yù)置數(shù)控制端，在下一個(gè)CLK脈沖作用后，計(jì)數(shù)器會(huì)把預(yù)置數(shù)輸入端D0D1D2D3的狀態(tài)置入輸出端。預(yù)置數(shù)控制信號(hào)消失后，計(jì)數(shù)器就從被置入的狀態(tài)開(kāi)始重新計(jì)數(shù)。例6.3.2解：置零法74LS160具有異步清零功能Q3Q2Q1Q00000000100100011010001010110當(dāng)M<N時(shí)，一片N進(jìn)制計(jì)數(shù)器即可實(shí)現(xiàn)11CLK110

當(dāng)計(jì)數(shù)器記成Q3Q2Q1Q0＝0110時(shí)，與非門(mén)輸出低電平信號(hào)給端，將計(jì)數(shù)器置零。置零信號(hào)不是一個(gè)穩(wěn)定的狀態(tài),持續(xù)時(shí)間很短，有可能導(dǎo)致電路誤動(dòng)作。改進(jìn)電路置數(shù)法74LS160具有同步置數(shù)功能Q3Q2Q1Q000000001001000110100010111CLK110

LD′=0后，還要等下一個(gè)CLK信號(hào)到來(lái)時(shí)才置入數(shù)據(jù)，而這時(shí)LD′=0的信號(hào)以穩(wěn)定地建立了，提高了可靠性。例:用集成異步二—五—十進(jìn)制計(jì)數(shù)器74LS290接成六進(jìn)制計(jì)數(shù)器（模六）。（不用其他元件）。已知74LS290的邏輯示意圖和功能表。74LS290功能表Q3Q2Q1Q00000000100100011010001010110首先將74LS290接成8421BCD碼的十進(jìn)制計(jì)數(shù)器，即將CLK1與Q0相連，CLK0作為外部計(jì)數(shù)脈沖CLK。置零法構(gòu)成六進(jìn)制74LS290具有異步清零功能以下電路連接是否正確？警告:切不可將輸出端相互短路！！這樣接是正確的。置9法構(gòu)成六進(jìn)制Q3Q2Q1Q000000001001000110100100174LS290具有異步置9功能0101當(dāng)M>N時(shí)，需用多片N進(jìn)制計(jì)數(shù)器組合實(shí)現(xiàn)串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式、整體置數(shù)方式若M可分解為M=N1×N2(N1、N2均小于N），可采用連接方式有：若M為大于N的素?cái)?shù)，不可分解，則其連接方式只有：整體置零方式、整體置數(shù)方式串行進(jìn)位方式：以低位片的進(jìn)位信號(hào)作為高位片的時(shí)鐘輸入信號(hào)。并行進(jìn)位方式：以低位片的進(jìn)位信號(hào)作為高位片的工作狀態(tài)控制信號(hào)。整體置零方式：首先將兩片N進(jìn)制計(jì)數(shù)器按最簡(jiǎn)單的方式接成一個(gè)大于M進(jìn)制的計(jì)數(shù)器，然后在計(jì)數(shù)器記為M狀態(tài)時(shí)使RD′=0，將兩片計(jì)數(shù)器同時(shí)置零。整體置數(shù)方式：首先將兩片N進(jìn)制計(jì)數(shù)器按最簡(jiǎn)單的方式接成一個(gè)大于M進(jìn)制的計(jì)數(shù)器，然后在某一狀態(tài)下使LD′=0，將兩片計(jì)數(shù)器同時(shí)置數(shù)成適當(dāng)?shù)臓顟B(tài)，獲得M進(jìn)制計(jì)數(shù)器。例6.3.3

用兩片同步十進(jìn)制計(jì)數(shù)器接成百進(jìn)制計(jì)數(shù)器.解：①并行進(jìn)位方式②串行進(jìn)位方式例6.3.4

用兩片74LS160接成二十九進(jìn)制計(jì)數(shù)器.解：①整體置零方式②整體置數(shù)方式7.3寄存器和移位寄存器一、寄存器在數(shù)字電路中，用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來(lái)構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來(lái)構(gòu)成。同步觸發(fā)器構(gòu)成4位寄存器邊沿觸發(fā)器構(gòu)成（1）清零。，異步清零。即有：（2）送數(shù)。時(shí)，CLK上升沿送數(shù)。即有：（3）保持在、CLK上升沿以外時(shí)間，寄存器內(nèi)容將保持不變。二、移位寄存器單向移位寄存器0010010011110110101

經(jīng)過(guò)4個(gè)CLK信號(hào)以后，串行輸入的4位代碼全部移入寄存器中，同時(shí)在4個(gè)觸發(fā)器輸出端得到并行輸出代碼。

首先將4位數(shù)據(jù)并行置入移位寄存器的4個(gè)觸發(fā)器中，經(jīng)過(guò)4個(gè)CP,4位代碼將從串行輸出端依次輸出，實(shí)現(xiàn)數(shù)據(jù)的并行－串行轉(zhuǎn)換。單向移位寄存器具有以下主要特點(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CLK脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CLK脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CLK脈沖又可實(shí)現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個(gè)CLK脈沖后，寄存器便被清零。雙向移位寄存器2片74LS194A接成8位雙向移位寄存器Q0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194用雙向移位寄存器74LS194組成節(jié)日彩燈控制電路+5V+5VS1=0,S0=1右移控制+5V

CLK1秒Q=0時(shí)LED亮清0按鍵1k

二極管發(fā)光LEDQ0Q1Q2Q3

DIRD0D1D2D3DIL

RDS1S0CLK74LS194本節(jié)小結(jié)：寄存器是用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時(shí)序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來(lái)，以便隨時(shí)取用。寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。寄存器的應(yīng)用很廣，特別是移位寄存器，不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)成移位寄存器型計(jì)數(shù)器和順序脈沖發(fā)生器等電路。本節(jié)小結(jié)：7.4環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器7.4.1環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn):D0=Q31.D觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖:構(gòu)成四進(jìn)制計(jì)數(shù)器,不能自啟動(dòng).2.用74LS194構(gòu)成的環(huán)形計(jì)數(shù)器3.D觸發(fā)器構(gòu)成的自啟動(dòng)環(huán)形計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖：

n位移位寄存器構(gòu)成的環(huán)形計(jì)數(shù)器只有n個(gè)有效狀態(tài)，有2n-n個(gè)無(wú)效狀態(tài)。4.74LS194構(gòu)成的自啟動(dòng)環(huán)形計(jì)數(shù)器用74LS194構(gòu)成的自啟動(dòng)左移環(huán)形計(jì)數(shù)器的

狀態(tài)轉(zhuǎn)換圖

7.4.2扭環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn):1.D觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖：2.74LS194構(gòu)成的扭環(huán)形計(jì)數(shù)器3.D觸發(fā)器構(gòu)成的自啟動(dòng)扭環(huán)形計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖：

n位移位寄存器構(gòu)成的扭環(huán)形計(jì)數(shù)器有2n個(gè)有效狀態(tài)，有2n-2n個(gè)無(wú)效狀態(tài)。4.74LS194構(gòu)成的自啟動(dòng)扭環(huán)形計(jì)數(shù)器7.5時(shí)序邏輯電路的設(shè)計(jì)方法根據(jù)設(shè)計(jì)要求畫(huà)原始狀態(tài)圖最簡(jiǎn)狀態(tài)圖畫(huà)電路圖檢查電路能否自啟動(dòng)1246選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程5狀態(tài)分配3化簡(jiǎn)設(shè)計(jì)步驟:確定輸入、輸出變量及狀態(tài)數(shù)2n-1<M≤2n例：試用JK觸發(fā)器設(shè)計(jì)一個(gè)同步七進(jìn)制計(jì)數(shù)器。

需要三個(gè)觸發(fā)器。

Q2Q1Q0001000010011110100101解：（