數字電子技術第三高吉祥電子教案第九章第一頁，共89頁。（優(yōu)選）數字電子技術第三高吉祥電子教案第九章第二頁，共89頁。信號。模/數轉換器就是將這些模擬信號轉換成數字信號的器件。經過數字計算機分析處理后的結果，輸出的是數字信號，必須將這些數字信號轉換成模擬信號，才能送去控制執(zhí)行元件或者被人的感官所接受。數/模轉換器就是將數字信號轉換成模擬信號的器件。 本章主要介紹A/D、D/A變換的基本工作原理。第三頁，共89頁。9.1轉換系統(tǒng)

常見的數/模和模/數轉換系統(tǒng)有以下幾種。一、數字控制系統(tǒng) 以數控為例：首先對被加工件進行攝影、測繪，這個過程可以說由傳感器完成，然后進行量化，將具體的尺寸、形狀、加工順序…，均由數碼表示，這個過程叫A/D轉換成數字信息。第三步，將加工順序編寫成計算機可以識別的程序。例如進刀、退刀；前進、后退、左進、后第四頁，共89頁。退，用計算機進行分析處理。第四步，因執(zhí)行控制器一般只認模擬量，例如，左轉還是右轉，它主要取決于電感的極性(正電感、還是負電感？)速度大小是由電感或電流大小決定，運動方向和速度(例如是向前，還是退后，是向左進還是右退，進多少尺寸？退多少尺寸？)主要取決于執(zhí)行電機的型號、規(guī)格、機械安裝、機械傳動等。需要將數字量轉為模擬量(即D/A變換)。最后一步由執(zhí)行機構去完成各種操作。將被加工件生產出來。第五頁，共89頁。二、數據傳輸系統(tǒng) 目前在通信(例如移動數字電話)、遙控、遙測、數據廣播、數字電視等，需要進行遠距離傳送，采用數字信號比模擬信號抗干擾性強、保密性強。其系統(tǒng)方框圖如下：第六頁，共89頁。 舉例： 1.手機（移動電話）、對講機 2.數據廣播（遠程教育等）三、自動測試和測量設備 （以數字頻率計為例）第七頁，共89頁。9.2數模(D/A)轉換器一、基本原理 所謂D/A（數模）轉換器就是將離散的數字量轉換為連續(xù)變化模擬量的數模轉換器，又稱為D/A轉換器或DAC。 D/A轉換器可以看作是一個譯碼器，它是將輸入的二進制數字信號器(或稱編碼信號)轉換(翻譯)成模擬信號，并以電壓或電流形式輸出。第八頁，共89頁。 圖9-3表示了4位二進制代碼的數字信號經過D/A轉換器后的輸出模擬信號電壓的對應關系。每一個二進制代碼的編碼數字信號，都可以翻譯成一個相對應的十進制數值。 例如：(1010)2→(10)10，量化級到信息所能分解的最小量。 圖中為，要減少量化誤差，只要增加數字編碼信號的位數。第九頁，共89頁。圖9-3D/A轉換器輸出特性01511110000第十頁，共89頁。 例如：輸入二進制代碼為千位數碼，其輸出電壓可能的最小變化為等值輸出的1/1024。 下圖為一個n位D/A轉換器的方框圖。數字位模擬開關電阻網絡及求和放大器參考電流數字寄存器V0D0D1Dn-1數字輸入第十一頁，共89頁。二、D/A轉換器電路 目前使用的D/A轉換器，基本上有權電阻網絡型、T型電阻網絡型和權電流型三種。1.權電阻D/A轉換器 權電阻D/A轉換器電路如圖9-5所示。第十二頁，共89頁。 它由數字寄存器、模擬電子開關、電阻網絡、求和放大器和參考電流等幾部分組成。

寄存器： 在寄存器指令作用下，將輸入數字量定時地存入數字寄存器中，一直存放到下一個指令到來時為止。寄存器的輸出量Dn-1…D0用來控制模擬電子開關Sn-1…S0的狀態(tài)。第十三頁，共89頁。 模擬電子開關： 它受寄存器輸出D控制，每一個位Di控制相應的一個模擬開關Si。 當Di=1時，Si與參考電壓VREF與電阻網絡中相應的電阻Ri接通； 當Di=0時，Si將Ri接地。第十四頁，共89頁。 權電阻譯碼網絡： 對于n位二進制代碼，權電阻譯碼網絡由n個電阻組成(R0~Rn-1)。網絡中各支路的電阻值R0~Rn-1，接二進制位權大小或比例減少。對于Di對應的電阻支路ki=2n-1-ik。 顯然，當i=0，D0→k0=2n-1k。 當i=n-1時，Dn-1→Rn-1=2n-1-(n-1)k=20k 也就是說，二進制代碼的位權值越大，對應的權電阻就越小。第十五頁，共89頁。 運算放大器： 它是作為求和權電阻網絡的緩沖器，使輸出模擬電壓v0受負載變化的影響，而且可以改變Rf的大小來調節(jié)轉換系數。 下面定量分析一下輸出v0與輸入數字信號D之間的關系。第十六頁，共89頁。 當Di=1時，對應的Ri支路與參考電位VBEF接通，則該支路電流為： 當Di=0時，開關Si接地，則Ii=0。 因此，對于Di位產生的電流，寫成通式為：第十七頁，共89頁。 根據疊加原理，總的輸出電流為： 通過運放，輸出電壓v0為：第十八頁，共89頁。 例9-1：有一個4位D/A轉換器，輸入4位二進制碼D3D2D1D0=1101，基準電位VREF=8V，轉換比例系數為1，即2Rf/R=1。求輸出v0。 解：第十九頁，共89頁。 由于權電阻解碼網絡中電阻值的范圍(R~2n-1·R)的范圍很寬，這給保證輸出v0的精度帶來很大困難。為了解決這個問題，通常采用R~2RT型電阻解碼網絡的D/A轉換器。第二十頁，共89頁。2.R~2R倒T形電阻解碼網絡D/A轉換器 由圖9-6可見，當Di=1時，對應的電阻支路流過的電流，其中且Ii流向運放(-)端。

當Di=0時，但Ii流向運放(+)。即流向地。第二十一頁，共89頁。圖9-6倒T形電阻網絡D/A轉換器第二十二頁，共89頁。寫成通式：于是流向(-)端總電流為：輸出電壓為：第二十三頁，共89頁。 由于倒T形電阻網絡D/A轉換器中各支流的電流直接流入了運算放大器輸入端，它們之間不存在時間差，因而提高了工作速度并減少了動態(tài)過程中輸出端可能出現的尖峰脈沖。倒T形電阻網絡D/A轉換器是目前使用的D/A轉換器中速度較快的一種，也是用得較多的一種。第二十四頁，共89頁。3.權電流型D/A轉換器 在前面分析的R-2R倒T形電阻網絡DAC的過程中，將模擬開關當作理想開關，而沒有考慮它們的導電電阻和導通壓降。而實際上這些開關總有一定的導通電阻和壓降，且每個開關的情況又不完全相同，它們的存在無疑會引起轉換誤差，影響轉換精度。第二十五頁，共89頁。 解決這個問題的一種方法即采用圖9-7所示的權電流型DAC。在DAC中有一組恒流源，每個恒流源電流大小依次為前一個1/2，和輸入二進制數對應位的“權”成正比。由于采用了恒流源，每個支流的電流大小不再受開關內阻和壓降的影響，從而降低了對開關電路的要求。第二十六頁，共89頁。 恒流源電路經常使用圖9-7右側所示的電路結構形式。只要在電路工作時保證VB和VEE保持不變，則三極管集電極電流即可保持不變，不受開關內阻的影響。其電流大小近似為：第二十七頁，共89頁。圖9-7權電流型DAC第二十八頁，共89頁。 當輸入數字量的某位代碼為1時，對應的開關將恒流源接至運放的輸入端； 當代碼為0時，對應的恒流源接地。 故輸出電壓為：第二十九頁，共89頁。 另外，在相同的VB和VEE取值下，為了得到依次為1/2遞減的電流源，就需要一組不同阻值的電阻。為了減少電阻阻值的種類，在實用的權電流型DAC中經常利用倒T型電阻網絡的分流作用產生成一組恒流源。如圖9-9所示。 由圖可見，T3、T2、T1、T0和Tc的基極是接在一起的，只要這些三極管的發(fā)射結壓降VBE相等，則它們的發(fā)射極處于相同的電位。第三十頁，共89頁。圖9-9實用的權電流型DAC第三十一頁，共89頁。 在計算各支路的電流時，可以認為2R電阻的上端都接到了同一個電位上，因而流過每個2R電阻的電流自左至右依次減少了1/2。為保證所有三極管的發(fā)射結壓降相等，在發(fā)射結電流較大的三極管中按比例加大了發(fā)射結的面積，在圖中用增加發(fā)射極的數目來表示。圖中的恒流源IB0用來給TR、TC、T0~T3提供必要的基極偏置電流。第三十二頁，共89頁。 運算放大器A1、三極管TR、電阻RR、R組成了基準電流發(fā)生電路?；鶞孰娏鱅REF是由外加的基準電壓VREF和電阻RR決定。由于T3和TR具有相同的VBE，而發(fā)射極回路電阻相差一倍，所以它們的發(fā)射極電流也必然相差一倍。故有：將式(9-4)代入式(9-3)得:第三十三頁，共89頁。 對于輸入為n位二進制數碼的這種電路結構的D/A轉換器，輸出電壓的計算公式可寫成： 采用這種權電流型D/A轉換電路生產的單片集成DAC有DC0806、DAC0807、DAC0808。第三十四頁，共89頁。4.DAC的主要技術指標（一）分辨率 分辨率是指對輸出最小電壓的分辨能力。它是用輸入數碼只有最低有效位為1時的輸出電壓與輸入數碼為全1時輸出滿量程電壓之比來表示。 因此分辨率可表示為第三十五頁，共89頁。（二）轉換誤差 轉換誤差常用滿量程FSR的百分數來表示。例如，一個DAC的線形誤差為0.05%，就是說轉換誤差是滿量程輸出的萬分之五。 有時轉換誤差用最低有效位LSB的倍數來表示。例如，一個DAC的轉換誤差是LSB/2，則表示輸出電壓絕對誤差是最低有效位（LSB）為1時輸出電壓的1/2。第三十六頁，共89頁。 DAC的轉換誤差主要有失調誤差和滿值誤差。 失調誤差是指輸入數字量全為0時，模擬輸出值與理論輸出值的偏差。 滿值誤差又稱增益誤差，是指輸入數字量全為1時，實際輸出電壓不等于滿值的偏差。滿值誤差通過調整運放的反饋電阻加以消除。 DAC產生誤差的主要原因有：參考電壓VREF的波動、運放的零點漂移，電阻網絡中電阻阻值偏差等原因。第三十七頁，共89頁。（三）轉換速度 通常用建立時間tset來定量描述DAC的轉換速度。 tset定義：從輸入的數字量發(fā)生突變開始，直到輸出電壓進入與穩(wěn)定值相差±1/2LSB范圍以內這段時間，稱為建立時間tset。如圖9-10所示。 目前器件水平：高達0.1μs左右。第三十八頁，共89頁。圖9-10DAC的建立時間±1/2LSBtsettset第三十九頁，共89頁。例9-1：在下圖所示的倒T形電阻網絡中，VREF=-10。為保證VREF偏離標準值所引起的誤差小于1/2LSB，試計算VREF的相對穩(wěn)定度應取多少？第四十頁，共89頁。解： 首先計算對應于1/2LSB輸入的電壓是多少？當輸入代碼只有LSB=1而其余各位均為0（且令R=Rf）時，輸出電壓為：第四十一頁，共89頁。故與1/2LSB相對應的輸出電壓絕對值為：

然后再計算由于VREF變化△VREF所引起的輸出變化△V0，在n位輸入的DAC中，由△VREF引起的輸出電壓變化應為：第四十二頁，共89頁。 而且在輸入數字量最大時(所有各位全為1)，△V0最大。這時的輸出電壓絕對值為： 根據題意，∣△V0∣必須小于等于1/2LSB對應的輸出電壓，于是得到：第四十三頁，共89頁。故得到參考電壓相對穩(wěn)定度為：而允許參考電壓的變化量為：第四十四頁，共89頁。9.3A/D轉換器 所謂模數轉換就是上述數模轉換的逆過程，即將模擬電壓轉換成與之成比例的數字量。實現模數轉換的電路成為模數轉換器，又稱A/D轉換器或ADC。 在A/D變換過程中，輸入的模擬信號往往在時間上是連續(xù)的，而輸出是離散的數字量。所以進行轉換時必須在一系列選定的瞬間對輸入的模擬信號進行采樣，然后再將這些采樣值轉換為數字量。第四十五頁，共89頁。 因此，一般A/D轉換過程要經過四個步驟： 采樣保持量化編碼不過這些步驟有些是合并進行的。采樣 采樣(又稱取樣)是將一個連續(xù)變化的模擬量轉換成時間上連續(xù)(離散)的模擬量。或者說，采樣就是把一個時間上連續(xù)的模擬量一串脈沖，這些脈寬是等寬的，但其幅度取決于采樣的輸入的模擬量。如圖9-12所示。第四十六頁，共89頁。圖9-12采樣保持原理第四十七頁，共89頁。圖中：?i(t)——輸入模擬量 S(t)——采樣脈沖

?0*(t)——采樣輸出信號 因此，采樣電路實際上是一個受采樣脈沖控制的電子開關，在S(t)采樣脈沖寬度tw內，開關接通，此時輸出?0*(t)等于輸入?i(t)；而在(Ts-tw)的時間內，開關斷開，輸出?0*(t)為0。為了使采樣信號恢復成原信號，采樣周期應滿足采樣定理。第四十八頁，共89頁。 采樣定理：通常取?s=(3~5)?imax第四十九頁，共89頁。2.采樣保持電路 所謂采樣，即在一個微小時間內對模擬信號進行取樣，然后將此取樣的模擬信號保持一段時間，使A/D轉換器有充足的時間進行A/D轉換，這就是采樣。保持電路的作用。 圖9-13是取樣—保持電路的基本形式。圖中： T——N溝道增強型MOS管，作為模擬開關。

第五十頁，共89頁。圖9-13采樣保持實用電路第五十一頁，共89頁。 當取樣控制信號vL(S(t))為高電平時，T導通。輸入信號vi經RI、T向電容CH充電。若取RI=RF，并忽略運放的輸入電流，則充電后V0==VC=-VI。 當VL返回低電平以后，MOS管截止。由于CH上的電壓在一段時間內保持不變。所以v0也保持不變，取樣結果被保存下來。如CH上電流越小，運放輸入阻抗越大，v0保持時間越長。第五十二頁，共89頁。 下圖所示是單片集成取樣—保持電路LF398的電路原理圖及符號圖。

第五十三頁，共89頁。 當邏輯輸入VL為高電平1時，S閉合；VL為低電平0時，S斷開。 當S閉合時，A1和A2均工作在電壓跟隨器狀態(tài)，所以v0=v0′=vi，外接電容CH接在R2的引出端與地之間，故電容的電壓也等于vi； 當S斷開后，CH上的電壓不變，所以v0的數值仍然保留下來。 D1、D2是開關電路的保護電路。第五十四頁，共89頁。3.量化與編碼 從前面的采樣——保持電路的分析中得知,在采樣脈沖持續(xù)期tw內，v0=vi，在兩次采樣的間隔時間(Ts-tw)時間內，v0保持不變。(Ts-tw)這段時間供量化和編碼。 什么叫量化？在A/D轉化過程中，必須把采樣——保持的樣值電壓化成某個最小單位的整數倍。這個過程稱為量化。所取的最小單位稱量化單位，可以用△表示。第五十五頁，共89頁。 什么叫編碼？把量化的結果用代碼(一般是二進制碼)表示出來，稱為編碼。顯然，編碼輸出的數字信號最低有效位的1代表的數量大小就等于△。 由于模擬信號是連續(xù)的，那么它就不一定能被△整除，因此量化過程不可避免地會引入誤差，這種誤差稱為量化誤差。 通常在劃分量化等級時有兩種方法：如圖9-15所示。第五十六頁，共89頁。圖9-15劃分量化等級時的兩種方法第五十七頁，共89頁。圖中： 左邊量化方法：只舍不入法 量化單位：△=1/8V， 最大量化誤差：1/8V。

右邊量化方法：有舍有入法 量化單位：2/15V 最大量化誤差：1/2△=1/15V。

結論：采用有舍有入的方法比只舍不入法量化誤差要小。第五十八頁，共89頁。二、A/D轉換器電路 A/D轉換器可分為直接A/D轉換器和間接轉換器。所謂直接轉換器就是把輸入的模擬電壓直接轉換為輸出的數字量而不需要經過中間變量。 常用的電路有并聯比較型和反饋比較型兩種。第五十九頁，共89頁。直接A/D轉換器1.1并聯比較型A/D轉換器 圖9-16為并聯比較型A/D轉換器電路結構圖。它由電壓比較器、寄存器、代碼轉換器三部分組成。此圖沒有考慮取樣——保持電路，并假設取樣——保持已完成。第六十頁，共89頁。圖9-16并聯比較型A/D轉換器電路結構圖第六十一頁，共89頁。（1）電壓比較器： 它由電阻分壓器和電壓比較器組成。電阻分壓器由8個電阻構成，產生不同數值的參考電壓，作為量化刻度，分別送到各個比較器與取樣——保持的輸入模擬電壓vi進行比較。 當vi高于量化刻度時，比較器輸出為高電平；反之比較器輸出為低電平。（2）積存器 它由7個D觸發(fā)器組成，它在時鐘脈沖CP作用下，將比較的結果暫時寄存在寄存器中，供編碼用。第六十二頁，共89頁。（3）編碼網絡（代碼轉換器） 它的作用是將寄存器輸出信號編譯成相應的二進制代碼。編碼網絡的函數表達式為：第六十三頁，共89頁。小結： 優(yōu)點：轉換速度最快 缺點：所需硬件數目很多。如果需要的二進制代碼增加一倍，分壓電阻、電壓比較器、寄存器的硬件數目近似增加一倍。如輸出n位二進制代碼，需2n個電阻，(2n-1)個電壓比較器和D觸發(fā)器以及復雜的編碼網絡。 應用場合：適用于高速度、高精度要求的場合。第六十四頁，共89頁。1.2反饋型A/D轉換器 構思：取一個數字量加到D/A轉換器上，于是得到一個對應的輸出的模擬電壓。將這個模擬電壓與輸入的模擬電壓信號相比較。如果兩者不相等，則調整所取的數字量直到兩個模擬電壓相等為止，最后所取的數字量就是所求的轉換結果。 固所取的數字量的方法不同，反饋比較型A/D轉換器又可分為計數型和逐次漸進型兩種方案。第六十五頁，共89頁。A.計數型A/D轉換器 圖9-17是計數型A/D轉換器的原理框圖。它由比較器C、DAC、計數器、脈沖源、輸出寄存器、控制門G幾部分組成。 轉換前先用復位信號將計數器置0，而且轉換控制信號應停留在VL=0的狀態(tài)。這時門G被封鎖，計數器不工作。計數加給DAC的全0數字信號，所以v0=0。 如VI>0，則VI>V0，VB=1。第六十六頁，共89頁。 當VL=1時開始轉換。脈沖源的信號經門G加到計數器的CP端作加法計數，隨著計數的進行，DAC輸出的模擬信號也不斷增加。當V0=VI時，VB=0，將G封鎖，計數器停止計數。這時計數器中所存的數字就是所求的輸出數字信號。 優(yōu)點：電路非常簡單。 缺點：轉換時間太長，最長的轉換時間為（2n-1）×cp的周期。(n為二進制位數)第六十七頁，共89頁。圖9-17計數型A/D轉換器的原理框圖第六十八頁，共89頁。 為了提高速度，在上述基礎上出現了逐次漸進型A/D轉換器。不同在于輸入數字量的給出方式有所改變。B.逐次漸進ADC 如圖9-18所示。它有五部分組成(比較器、DAC、寄存器、控制邏輯及脈沖源)第六十九頁，共89頁。圖9-18逐次漸進型ADC原理框圖第七十頁，共89頁。 轉換前先將寄存器清0，所以加給DAC的數字量也是全0。轉換控制信號VL=1時開始轉換，時鐘脈沖首先將寄存器的最高位置成1，是寄存器的輸出為100...00。這個數字量被D/A轉換器轉換成相應的模擬電壓V0，并送到比較器與VI比較。 若V0

>VI，說明數字量取大了，應去掉最高位這個1。 若V0<VI，說明數字量取小了，應保留最高位這個1。第七十一頁，共89頁。 然后按同樣的方法將次高位置1，并比較V0與VI的大小，然后決定該次高位的1是否保留。這樣逐位比較下去，直到V0=VI為止。這時，寄存器里所存的數碼就是所求的輸出數字量。 完成一次轉換所需的時間=CP的周期×(n+2)。(這里包括清0的一次) 顯然，它比并行比較型A/D轉換器要慢，但比計數型A/D轉換器要快。 所以逐次漸進型A/D轉換器是目前集成A/D轉換器產品中用的最多的一種電路。第七十二頁，共89頁。2.間接A/D轉換器 目前出現的間接A/D轉換器大都分為電壓——時間型(V—T變換型)或電壓——頻率變換型(V—F變換型)兩類。 變換思想：在V—T變換型A/D轉換器中，首先將輸入的模擬電壓信號轉換成與之成正比例的時間寬度信號，然后在這個時間寬度內對固定已知頻率的時鐘脈寬計數，計數結果就是正比于輸入模擬電壓的數字量。第七十三頁，共89頁。 在V—F變換型A/D轉換器中，首先將輸入的模擬電壓信號轉換成與之成正比例的頻率信號，然后在一個已知的固定的時間間隔里對該頻率進行計數，所得到的計數結果就是正比于輸入模擬電壓的數字量。2.1雙積分型A/D轉換器（V—T型） 在V—T型A/D轉換器用得最多的是雙積分型A/D轉換器。圖9-19就是它的原理框圖。它包含積分器、比較器、控制邏輯、計數器及時鐘信號源幾個部分。第七十四頁，共89頁。圖9-19雙積分型A/D轉換器原理框圖第七十五頁，共89頁。 轉換開始前，使計數器清0，積分器電容C完全放電(即開關S2合上，電容C兩端電壓為0)。下面對照圖9-19(a)、(b)來討論電路的轉換過程：（1）0≤t＜T0，t=0時，開關S2斷開，S1將輸入信號vi=vi1接到積分器上，電容器C被恒流充電(設vi1在轉換過程中保持恒定，從而充電電流I=vi1/R為一個不變的值)，積分器的輸出電壓v0便開始以固定的斜率vi1/RC下降。在積分器開始積分的同時，過0比較器輸出vc=1，使控制門G開啟，計數脈沖CP便送入計數器，開始計數。第七十六頁，共89頁。（2）T0≤t＜T1，T0時刻，剛好第M個(2n個)CP脈沖到達，模M計數器完成了一個計數循環(huán)。最高位輸出1個進位脈沖(Qn=1)，而Qn-1~Q0位輸出全為0。Qn=1使S1轉換到與輸入信號vi極性相反的基準電流-VR上，因為-VR是一個恒定值，故積分器又以固定斜率VR/RC上升，而計數器又從0開始計數。 在0~T0時間內，輸入信號vi的平均值為：第七十七頁，共89頁。T0時刻積分器的輸出電壓v0(T0)為 由于T0=2n·Tcp(Tcp為時鐘cp的周期)，是模M計數器完成一次循環(huán)的時間，故將(1)式代入(2)式可得第七十八頁，共89頁。 可見，vi越大，在T0周期的平均值也越大，也即T0時的v0值也越大；故V01正比于輸入電壓的平均值。（3）t=T1，T1時刻，積分器的輸出達到過零(0+)狀態(tài)，過零比較器輸出vc=0，將控制門G關閉，計數器停止計數，由于t＞T0后積分器以VR/RC的斜率上升，其在T1時的輸出v0(T)=0即第七十九頁，共89頁?！? 可見，積分器的C放電時間(T1-T0)與積分器在T0時的輸出V01成正比。若從T0到T1所計到的脈沖數為N，則(T1-T0)=NTcp。 將(3)式代入(4)式，可得第八十頁，共89頁。 由此可見，時間間隔(T1-T0)內計數脈沖的個數N與輸入信號的平均值成正比。 若，則（4）t＞T1，T