第17章組合邏輯電路17.1概述17.2組合邏輯電路的分析和設(shè)計(jì)17.3常用組合邏輯電路17.4中規(guī)模集成組合邏輯電路的應(yīng)用17.5顯示譯碼器及顯示器習(xí)題17

1.組合邏輯電路的特點(diǎn)

根據(jù)邏輯功能的不同，可將數(shù)字電路分為組合邏輯電路和時(shí)序邏輯電路兩大類。其中組合邏輯電路不僅能獨(dú)立完成各種邏輯功能，而且也是時(shí)序電路的組成部分。17.1概述

圖17.1組合邏輯電路例子組合邏輯電路又稱為組合電路，是指在邏輯電路中，任何時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入狀態(tài)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。圖17.1所示為組合邏輯電路的例子。它有三個(gè)輸入變量A、B、C，兩個(gè)輸出變量Y、S。由圖可知，無(wú)論任何時(shí)刻，只要A、B和C的取值確定，Y和S的取值就隨之確定，與電路過(guò)去的工作狀態(tài)無(wú)關(guān)。

根據(jù)圖17.1所示，可以寫出該圖的邏輯功能表達(dá)式：

組合邏輯電路的特點(diǎn)是：電路結(jié)構(gòu)只能由邏輯門電路組成，沒有記憶單元，且只有從輸入到輸出的通路，沒有從輸出到輸入的回路。

2.邏輯功能的描述

對(duì)于任一多輸入、多輸出的組合邏輯電路，都可以用圖17.2所示的框圖表示。

圖17.2組合邏輯電路框圖圖中A1，A2，…，An表示輸入變量，Y1，Y2，…，Ym表示輸出變量。輸入和輸出之間的邏輯關(guān)系可以用一組邏輯函數(shù)表示：

組合邏輯電路的分析是指依據(jù)邏輯電路圖，找出輸入信號(hào)和輸出信號(hào)之間的邏輯關(guān)系，確定其邏輯功能。而組合邏輯電路的設(shè)計(jì)，是指依據(jù)給出的實(shí)際問題，求出能實(shí)現(xiàn)這一邏輯要求的最簡(jiǎn)邏輯電路。17.2組合邏輯電路的分析和設(shè)計(jì)17.2.1組合邏輯電路的分析

組合邏輯電路的分析方法一般是從電路的輸入到輸出逐級(jí)寫出邏輯函數(shù)式，得到表示輸出與輸入關(guān)系的邏輯函數(shù)式，然后利用公式化簡(jiǎn)法或卡諾圖化簡(jiǎn)法將得到的函數(shù)式化簡(jiǎn)或變換，以使邏輯關(guān)系簡(jiǎn)單明了。為了使電路的邏輯功能更加直觀，有時(shí)還可以把邏輯函數(shù)式轉(zhuǎn)換為真值表的形式。組合邏輯電路的一般分析步驟如下：

(1)由邏輯圖寫出輸出邏輯表達(dá)式；

(2)化簡(jiǎn)或變換輸出邏輯表達(dá)式；

(3)列真值表；

(4)說(shuō)明電路的邏輯功能。

圖17.3例17.1邏輯電路

【例17.1】分析圖17.3所示的邏輯電路的功能。

解

(1)寫輸出函數(shù)表達(dá)式：

化簡(jiǎn)輸出函數(shù)表達(dá)式：

(3)分析邏輯功能：根據(jù)化簡(jiǎn)后的表達(dá)式列出真值表(見表17.1)，從中可知該電路是比較器電路。

表17.1例17.1邏輯真值表

【例17.2】分析圖17.4所示邏輯電路的功能。

解(1)輸出函數(shù)

(2)列出邏輯函數(shù)的真值表，如表17.2所示。

(3)分析邏輯功能：A、B、C三個(gè)輸入變量有奇數(shù)個(gè)1時(shí)，輸出函數(shù)Y就為1，故該邏輯電路為判奇電路。

圖17.4例17.2邏輯電路

表17.2例17.2邏輯真值表17.2.2組合邏輯電路的設(shè)計(jì)

組合邏輯電路設(shè)計(jì)的方法是根據(jù)給出的實(shí)際邏輯問題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)邏輯電路。其步驟如下：

(1)依據(jù)實(shí)際問題的邏輯關(guān)系列出相應(yīng)的真值表；

(2)由真值表寫出輸出邏輯函數(shù)表達(dá)式；

(3)對(duì)輸出邏輯函數(shù)進(jìn)行化簡(jiǎn)；

(3)根據(jù)最簡(jiǎn)輸出邏輯函數(shù)式畫出邏輯圖。

【例17.3】設(shè)計(jì)一個(gè)A、B、C三人表決電路，當(dāng)提案表決時(shí)，若多數(shù)人同意，則提案通過(guò)，但同時(shí)A具有否決權(quán)。

解

(1)根據(jù)題意列出相應(yīng)的真值表見表17.3，其中同意用1表示，不同意用0表示，提案通過(guò)用1表示，提案否決用0表示。

(2)寫出輸出函數(shù)表達(dá)式，而后根據(jù)卡諾圖化簡(jiǎn)得出最簡(jiǎn)輸出邏輯表達(dá)式：

(3)根據(jù)輸出邏輯表達(dá)式，畫出邏輯圖，如圖17.5所示。表17.3例17.3邏輯真值表

圖17.5例17.3邏輯圖

圖17.6例17.4邏輯電路表17.4例17.4邏輯真值表【例17.4】分析圖17.6所示邏輯電路的邏輯功能。

解

(1)寫出邏輯函數(shù)表達(dá)式：

(2)化簡(jiǎn)邏輯函數(shù)表達(dá)式：

(3)列出相應(yīng)的真值表，如表17.4所示。

(4)分析邏輯功能：此電路的邏輯功能為一位二進(jìn)制加法器(半加器)。17.3.1編碼器

編碼是將具有特定意義的信息按一定的規(guī)律編成相應(yīng)進(jìn)制代碼的過(guò)程。執(zhí)行編碼功能的電路通稱為編碼器。編碼器的框圖如圖17.7所示，其輸入信號(hào)為被編信號(hào)，輸出為相應(yīng)進(jìn)制代碼。

根據(jù)被編碼信號(hào)的不同特點(diǎn)和要求，編碼器可分為二進(jìn)制編碼器、二—十進(jìn)制編碼器和優(yōu)先編碼器等。17.3編碼器和譯碼器

圖17.7編碼器框圖

1.二進(jìn)制編碼器

用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路稱為二進(jìn)制編碼器?，F(xiàn)以8線—3線編碼器為例說(shuō)明，如圖17.8所示。

8線—3線編碼器有I0~I7八個(gè)輸入端，且高電平有效，輸出是3位二進(jìn)制代碼Y0~Y2。輸入輸出所對(duì)應(yīng)的邏輯關(guān)系如表17.5所示。

圖17.8

8線—3線編碼器表17.5二進(jìn)制編碼器的邏輯關(guān)系

根據(jù)表17.5的值寫出對(duì)應(yīng)的邏輯表達(dá)式：

在任何時(shí)刻，編碼器只能對(duì)I0~I7中的一個(gè)變量進(jìn)行編碼，即一個(gè)輸入量為1，其余七個(gè)輸入量均為0。此時(shí)編碼器輸出一組數(shù)碼，表示對(duì)輸入端為“1”的輸入進(jìn)行編碼，得出下面的表達(dá)式：

或

根據(jù)上面的邏輯表達(dá)式，可以得出編碼器的“或門”或“與非門”電路，如圖17.9所示。

圖17.9

8線—3線編碼器電路(a)或式編碼器電路；(b)與非式編碼器電路

2.優(yōu)先編碼器

優(yōu)先編碼器克服了一般編碼器的局限性，它允許所有輸入端可以同時(shí)有信號(hào)，電路只對(duì)其中優(yōu)先級(jí)別最高的輸入信號(hào)進(jìn)行編碼，而不會(huì)對(duì)級(jí)別較低的信號(hào)編碼，輸入信號(hào)之間無(wú)約束條件。優(yōu)先編碼器的使用比較廣泛，常用的型號(hào)一般有：T341、T1148、T4148、74LS148等系列產(chǎn)品。圖17.10所示為74LS148優(yōu)先編碼器芯片引腳圖，真值表如表17.6所示。

圖17.10

74LS148優(yōu)先編碼器芯片引腳圖

表17.6

74LS148真值表

由表17.6可見，在，電路正常工作狀態(tài)下，允許ī0~ī7當(dāng)中同時(shí)有編碼信號(hào)的存在。ī7的優(yōu)先級(jí)別最高，ī0的優(yōu)先級(jí)別最低。為控制端，YS為片選信號(hào)輸入端，用于擴(kuò)展輸出端。根據(jù)真值表17.6可寫出輸出邏輯表達(dá)式：

當(dāng)時(shí)，ī0~ī7無(wú)信號(hào)輸出，YS＝1(一般擴(kuò)展與相連)。稱為擴(kuò)展輸出端，當(dāng)時(shí)，只要有輸出信號(hào)，就有。

3.二—十進(jìn)制編碼器

將十進(jìn)制的10個(gè)數(shù)字0～9編制成二進(jìn)制代碼的電路稱為二—十進(jìn)制編碼器，它是把10個(gè)輸入信號(hào)I0～I(xiàn)9分別編成對(duì)應(yīng)的BCD代碼的電路。由于對(duì)10個(gè)輸入信號(hào)進(jìn)行編碼，因此需要4位二進(jìn)制代碼表示，編碼器輸出為4位。圖17.11所示為二—十進(jìn)制編碼器的框圖。

常用的二—十進(jìn)制編碼器為8421BCD編碼器，有T340、T1147、T4147或是74LS147等型號(hào)。下面就以74LS147二—十進(jìn)制編碼器為例進(jìn)行說(shuō)明。圖17.12是74LS147芯片的引腳圖，其真值表如表17.7所示。

圖17.11二—十進(jìn)制編碼器框圖圖17.12

74LS147芯片引腳圖

表17.7

74LS147真值表

根據(jù)表17.7，可寫出74LS147二—十進(jìn)制編碼器輸出邏輯表達(dá)式：

17.3.2譯碼器

編碼是指將含有特定意義的信息編制成二進(jìn)制代碼。譯碼是指將表示特定信息的二進(jìn)制代碼翻譯出來(lái)，它是編碼的逆過(guò)程。實(shí)現(xiàn)譯碼功能的電路稱為譯碼器。譯碼器的輸入為二進(jìn)制代碼，輸出為與輸入代碼相對(duì)應(yīng)的特定信息，可以是脈沖，也可以是電平，根據(jù)需要而定。

將二進(jìn)制代碼翻譯成對(duì)應(yīng)的輸出信號(hào)的電路稱為二進(jìn)制譯碼器。圖17.13所示為二進(jìn)制譯碼器框圖。輸入信號(hào)是二進(jìn)制代碼，輸出則是一組高、低電平信號(hào)。每輸入一組不同的代碼，輸出端有一個(gè)與其相對(duì)應(yīng)的有效狀態(tài)，其余的輸出端保持無(wú)效狀態(tài)。

圖17.13二進(jìn)制譯碼器框圖為了保證輸入代碼和輸出端的對(duì)應(yīng)關(guān)系，若輸入是n位二進(jìn)制代碼，則譯碼器必然有2n個(gè)輸出端線。因此，2位二進(jìn)制譯碼器一般有四個(gè)輸出端，稱為2線－4線譯碼器；3位二進(jìn)制譯碼器有8個(gè)輸出端，又稱為3線－8線譯碼器。

1.2線－4線譯碼器

圖17.14所示為2線－4線譯碼器74LS139的芯片引腳圖，其真值表如表17.8所示。圖17.14

74LS139芯片引腳圖

表17.8

74LS139真值表根據(jù)真值表17.8，可寫出該譯碼器的輸出表達(dá)式：

2.3線－8線譯碼器

圖17.15所示為3線－8線譯碼器74LS138的芯片引腳圖，其真值表如表17.9所示。圖17.15

74LS138芯片引腳圖

表17.9

74LS138真值表

根據(jù)表17.9可寫出該譯碼器的輸出表達(dá)式及最小項(xiàng)表達(dá)式：

由上面的式子可知，Y0～Y7同時(shí)又是A2、A1、A0這三個(gè)變量的全部最小項(xiàng)的譯碼輸出，故又將這種譯碼器稱為最小項(xiàng)譯碼器。1G、2GA、2GB是選通端，只有當(dāng)1G＝1，2GA＝2GB＝0時(shí)，譯碼器才正常工作。－－——

————

——

【例17.5】用兩片3線－8線譯碼器74LS138構(gòu)成4線－16線譯碼器。

解根據(jù)題目要求，需要4個(gè)輸入端，16個(gè)輸出端，需用2片74LS138構(gòu)成，如圖17.16所示。

3.二—十進(jìn)制譯碼器

二—十進(jìn)制譯碼器的邏輯功能是將輸入的4位BCD碼譯成10個(gè)對(duì)應(yīng)的輸出信號(hào)，又稱為4線—10線譯碼器。圖17.17所示是74LS42(4線—10線)譯碼器芯片引腳圖，其真值表如表17.10所示。

圖17.16例17.5譯碼器電路圖17.17

74LS42譯碼器芯片引腳圖

表17.10

74LS42譯碼器真值表根據(jù)真值表17.10可寫出譯碼器的輸出表達(dá)式：

對(duì)于BCD代碼以外的偽碼(1010～1111)，輸出0～9為高電平，譯碼器將拒絕“翻譯”。因此，譯碼器不會(huì)出現(xiàn)錯(cuò)誤。

圖17.18數(shù)據(jù)選擇器

2.數(shù)據(jù)選擇器

在多路數(shù)據(jù)傳輸過(guò)程中，經(jīng)常需要將其中的一路信號(hào)挑選出來(lái)進(jìn)行傳輸，這時(shí)就要用到數(shù)據(jù)選擇器邏輯電路，如圖17.18所示。

數(shù)據(jù)選擇器實(shí)際上是一個(gè)多用開關(guān)，它能按需要從多個(gè)輸入信號(hào)中選出一個(gè)送到數(shù)據(jù)公共線上傳輸。如一個(gè)四選一的數(shù)據(jù)選擇器有2個(gè)輸入端，即22＝4種不同的組合，每一種組合可選擇對(duì)應(yīng)一路輸入數(shù)據(jù)輸出。同理，八選一數(shù)據(jù)選擇器有3個(gè)輸入端，有23＝8種組合，可以選取8路輸入數(shù)據(jù)輸出。

圖17.19所示為四選一數(shù)據(jù)選擇器74LS153芯片引腳圖，其中D0~D3是數(shù)據(jù)輸出端，A1、A0是選擇控制端，是選通工作端，Y是輸出端，真值表如表17.11所示。

根據(jù)圖17.19和真值表17.11可寫出輸出邏輯函數(shù)表達(dá)式：

當(dāng)S＝1時(shí)輸出Y＝0，數(shù)據(jù)選擇器不工作。當(dāng)S＝0時(shí)輸出Y＝Dn，數(shù)據(jù)選擇器工作，其輸出為

一般常用的還有八選一(74LS151)和雙四選一(74LS14539)選擇器。－－

圖17.19

74LS153芯片引腳圖

表17.11

74LS153數(shù)據(jù)選擇器真值表

圖17.20例17.6邏輯圖

【例17.6】用74LS14539四選一選擇器構(gòu)成一個(gè)八選一數(shù)據(jù)選擇器。

解

74LS14539數(shù)據(jù)選擇器包含兩組四選一電路，控制選通端可讓兩組電路交替工作，即實(shí)現(xiàn)八選一功能。邏輯圖如圖17.20所示。

17.4.1用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)

【例17.7】試用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)Y＝AB＋BC＋AC。

解由于函數(shù)Y中含有變量A、B、C，因而可選用八選一的數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)此功能。

函數(shù)Y的最小項(xiàng)表達(dá)式為17.4中規(guī)模集成組合邏輯電路74LS151的輸出表達(dá)式為

比較Y和Y'，最小項(xiàng)的對(duì)應(yīng)關(guān)系為Y＝Y(jié)'，則A＝A2，B＝A1，C＝A0，Y'中包含Y的最小項(xiàng)時(shí)，函數(shù)Dn＝1，未包含最小項(xiàng)時(shí)，Dn＝0，即

D0＝D1＝D2＝D4＝0

D3＝D5＝D6＝D7＝1

根據(jù)上面分析的結(jié)果，畫出電路連線圖，如圖17.21所示。圖17.21例17.7電路連線圖

【例17.8】試用數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)4位奇偶校驗(yàn)器，要求4位二進(jìn)制數(shù)中含有奇數(shù)個(gè)1時(shí)，輸出為1，否則為0。

解

(1)根據(jù)題意，列出相應(yīng)的真值表，見表17.12，求出邏輯函數(shù)的表達(dá)式。

由真值表求出邏輯函數(shù)的表達(dá)式：

表17.12例17.8邏輯真值表

因函數(shù)中包含4個(gè)變量，故選用八選一電路，可用雙四選一74LS14539來(lái)實(shí)現(xiàn)：

Y與Y′的比較結(jié)果為

A2＝A；A1＝B；A0＝C；D10＝D；D11＝D；D12＝D

D13＝D；D20＝D；D21＝D；D22＝D；D23＝D

畫出電路連線圖，如圖17.22所示。－－－

圖17.22例17.8電路連線圖17.4.2用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)

由于二進(jìn)制譯碼器的輸出為輸入變量的最小項(xiàng)，即一個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)，而任何一個(gè)邏輯函數(shù)都可以變換為最小項(xiàng)之和的標(biāo)準(zhǔn)形式，因此，用譯碼器可以實(shí)現(xiàn)單個(gè)輸出或多個(gè)輸出的組合邏輯函數(shù)。

【例17.9】試用譯碼器實(shí)現(xiàn)邏輯函數(shù)：

解將邏輯函數(shù)變?yōu)樽钚№?xiàng)標(biāo)準(zhǔn)式：

圖17.23例17.9連線圖由于變量數(shù)為3個(gè)(A、B、C)，因而選用3線－8線譯碼器，其輸出表達(dá)式為

比較后得到：

畫出相應(yīng)的連線圖，如圖17.23所示。

表17.13例17.10真值表

【例17.10】試用譯碼器和門電路構(gòu)成1個(gè)一位全加器。

解

(1)根據(jù)題意，列出一位全加器的真值表。設(shè)在第i位的2個(gè)二進(jìn)數(shù)相加，被加數(shù)為Ai，加數(shù)為Bi，相鄰低的進(jìn)位為Ci－1，本位的和為Si，向高位的進(jìn)位為Ci，由此列出全加器的真值表，如表17.13所示。

(2)根據(jù)真值表寫出輸出邏輯函數(shù)：

將上式變?yōu)榕c非式：

圖17.24例17.10連線圖

(3)由于有3個(gè)輸入變量，2個(gè)輸出變量，故選用3線－8線譯碼器74LS138。令A(yù)2＝Ai，A1＝Bi，A0＝Ci－1，則與74LS138輸出表達(dá)式比較后得出相應(yīng)表達(dá)式：

(4)畫出連線圖，如圖17.24所示。

在數(shù)字系統(tǒng)中，將數(shù)字或運(yùn)行的結(jié)果顯示出來(lái)的電路稱為顯示電路。顯示電路一般由顯示譯碼器和顯示器兩部分組成。顯示譯碼器主要由譯碼器和驅(qū)動(dòng)電路組成，通常被集成在一片芯片中。其輸入一般為二—十進(jìn)制的BCD碼，其輸出信號(hào)用于驅(qū)動(dòng)顯示器件，使顯示器件顯示出十進(jìn)制數(shù)字。顯示器件也稱為數(shù)碼顯示器，或者稱為數(shù)碼管，常見的為七段數(shù)碼顯示器。17.5顯示譯碼器及顯示器17.5.1七段數(shù)碼顯示器

常見的七段數(shù)碼顯示器有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)。這里主要介紹LED顯示器，如圖17.25所示。

七段數(shù)碼顯示器利用不同字段的組合來(lái)分別顯示0～9十個(gè)數(shù)字，每個(gè)字段均由發(fā)光二極管組成。根據(jù)七段數(shù)碼顯示器內(nèi)部發(fā)光二極管不同的連接方式，七段數(shù)碼顯示器可分共陽(yáng)極和共陰極兩種結(jié)構(gòu)，如圖17.26所示，R為限流電阻。

圖17.25七段數(shù)碼顯示器

圖17.26七段數(shù)碼顯示器的連接方式(a)共陽(yáng)極；(b)共陰極半導(dǎo)體數(shù)碼顯示器的優(yōu)點(diǎn)是工作電壓低，體積小，壽命長(zhǎng)，工作可靠，響應(yīng)速度快，亮度較高；其缺點(diǎn)是工作電流較大，一般每個(gè)字段需10mA左右。17.5.2顯示譯碼器

半導(dǎo)體數(shù)碼顯示器和液晶顯示器都可以用TTL、COMS集成電路直接驅(qū)動(dòng)。為此，就需要顯示譯碼器將BCD碼譯成數(shù)碼顯示器所需要的驅(qū)動(dòng)信號(hào)，以便使數(shù)碼顯示器用十進(jìn)制數(shù)字顯示出BCD碼所表示的數(shù)值。

如果用A1、A2、A3、A4表示顯示譯碼器輸入的BCD代碼，用Ya～Yg表示輸出的7位二進(jìn)制代碼，并規(guī)定用“1”表示字段亮狀態(tài)，用“0”表示字段滅狀態(tài)，則根據(jù)顯示字形的要求可得到真值表17.14。

表17.14顯示譯碼器真值表

顯示譯碼器電路如圖17.27所示，七段譯碼器74LS14537與七段顯示器相連，可以直接驅(qū)動(dòng)七段顯示器。

圖中BI實(shí)現(xiàn)消隱功能。當(dāng)BI＝0時(shí)，Ya～Y