第1章緒論1.1

EDA技術(shù)及其發(fā)展1.2

EDA技術(shù)的主要內(nèi)容1.3

EDA開發(fā)工具1.4

EDA工程設(shè)計(jì)流程1.5

EDA技術(shù)的應(yīng)用現(xiàn)狀及發(fā)展趨勢1.1EDA技術(shù)及其發(fā)展

1.1.1EDA技術(shù)的發(fā)展歷程

隨著計(jì)算機(jī)技術(shù)、集成電路新工藝、電子系統(tǒng)設(shè)計(jì)方法的不斷發(fā)展，EDA技術(shù)的發(fā)展經(jīng)歷了三個(gè)階段：20世紀(jì)70年代的計(jì)算機(jī)輔助設(shè)計(jì)(ComputerAssistDesign，CAD)階段、80年代的計(jì)算機(jī)輔助工程設(shè)計(jì)(ComputerAssistEngineeringDesign，CAE)階段和90年代以后的電子設(shè)計(jì)自動化(EDA)階段。

20世紀(jì)70年代，隨著中小規(guī)模集成電路的出現(xiàn)，設(shè)計(jì)者大量使用不同型號的標(biāo)準(zhǔn)集成電路芯片，并將器件焊接在印制電路板(PrintedCircuitBoard，PCB)上進(jìn)行調(diào)試。這時(shí)，傳統(tǒng)的手工布線已無法滿足復(fù)雜電子系統(tǒng)的要求，更不能滿足工作效率的要求。EDA技術(shù)發(fā)展初期，PCB布線工具受計(jì)算機(jī)性能的限制，能支持的設(shè)計(jì)工作有限且性能較差、效率較低。

20世紀(jì)80年代，大規(guī)模集成電路如存儲器、微處理器以及可編程邏輯器件(PAL、GAL)等相繼出現(xiàn)，可用少數(shù)幾種通用的標(biāo)準(zhǔn)芯片實(shí)現(xiàn)電子系統(tǒng)。80年代初期，EDA工具主要以邏輯模擬、定時(shí)分析、故障仿真、自動布線為核心。到了80年代后期，它已經(jīng)可以進(jìn)行設(shè)計(jì)描述、綜合與優(yōu)化，重點(diǎn)解決電路設(shè)計(jì)沒有完成之前的功能驗(yàn)證等問題。

20世紀(jì)90年代，隨著可編程邏輯器件的出現(xiàn)和發(fā)展，設(shè)計(jì)師逐步從使用硬件轉(zhuǎn)向設(shè)計(jì)硬件，從單個(gè)電子產(chǎn)品的開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品的開發(fā)。這時(shí)的EDA工具是以系統(tǒng)級設(shè)計(jì)為核心，包括系統(tǒng)行為級描述和結(jié)構(gòu)級綜合、系統(tǒng)仿真與測試驗(yàn)證、系統(tǒng)劃分與指標(biāo)分配、系統(tǒng)決策與文件生成等一整套的電子系統(tǒng)設(shè)計(jì)自動化工具。它的主要特點(diǎn)：一是不僅具有電子系統(tǒng)設(shè)計(jì)能力，而且具有獨(dú)立于工藝和廠家的系統(tǒng)級設(shè)計(jì)能力，具有高級抽象的設(shè)計(jì)構(gòu)思手段；二是可以代替設(shè)計(jì)師完成設(shè)計(jì)前期的許多高層次設(shè)計(jì)，如可將用戶要求轉(zhuǎn)換為設(shè)計(jì)技術(shù)規(guī)范，有效地處理可用的設(shè)計(jì)資源與理想的設(shè)計(jì)目標(biāo)之間的矛盾，按具體的硬件、軟件算法分解設(shè)計(jì)等；三是設(shè)計(jì)師可以在不熟悉各種半導(dǎo)體工藝的情況下，利用EDA工具，通過一些簡單的標(biāo)準(zhǔn)化設(shè)計(jì)過程，高效、快速、方便地完成電子系統(tǒng)的設(shè)計(jì)。隨著可編程器件(包括可編程邏輯器件、可編程模擬器件和可編程數(shù)?；旌掀骷?品種的不斷增加和功能的不斷完善，隨著基于EDA技術(shù)的片上系統(tǒng)SoC(SystemonChip)設(shè)計(jì)技術(shù)的發(fā)展以及軟、硬核庫的建立，電子系統(tǒng)的設(shè)計(jì)不再是電子工程師的專利，廣大技術(shù)人員(包括大量的非電子專業(yè)人員)將更多地利用EDA技術(shù)自己設(shè)計(jì)電子電路和產(chǎn)品。1.1.2EDA技術(shù)的基本特征

1．“自頂向下”的設(shè)計(jì)方法

EDA設(shè)計(jì)是一種“自頂向下”的全新設(shè)計(jì)方法，這種設(shè)計(jì)方法首先從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，并在方框圖一級進(jìn)行仿真、糾錯(cuò)。其次，用硬件描述語言對高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級進(jìn)行仿真。然后，用綜合優(yōu)化工具生成具體門電路的網(wǎng)表文件，其對應(yīng)的物理實(shí)現(xiàn)級可以是印制電路板或?qū)Ｓ眉呻娐贰?/p>

2．設(shè)計(jì)用硬件描述語言

硬件描述語言(HDL，HardwareDescriptionLanguage)是一種用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言，利用它，可以用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式。與傳統(tǒng)的門級描述方式相比，硬件描述語言更適合大規(guī)模系統(tǒng)的設(shè)計(jì)。例如一個(gè)32位的加法器，利用圖形輸入軟件需要輸入500至1000個(gè)門，而利用VHDL語言只需要書寫一行“A=B+C”即可。

3.具有邏輯綜合和優(yōu)化的功能

邏輯綜合功能是指將較高層次的抽象描述轉(zhuǎn)化到較低級別抽象描述的一種方法，即根據(jù)芯片制造商提供的基本電路單元庫，將硬件描述語言描述的電路轉(zhuǎn)換為電路網(wǎng)表或者是一組邏輯方程。優(yōu)化功能是指根據(jù)布爾方程功能等效的原則，利用邏輯綜合生成的結(jié)果，采用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，然后根據(jù)制定的目標(biāo)將其映射成新的網(wǎng)表或者一組邏輯方程。優(yōu)化的作用是將電路設(shè)計(jì)的時(shí)延縮短到最小和有效利用資源。幾乎所有的EDA綜合工具都可以利用約束條件對電路進(jìn)行優(yōu)化。

4.采用開放性和標(biāo)準(zhǔn)化的軟件架構(gòu)

件架構(gòu)是指一種軟件平臺結(jié)構(gòu)，是一套配置和使用EDA軟件包的規(guī)范。其主要功能是為EDA工具提供相應(yīng)的操作環(huán)境。架構(gòu)的關(guān)鍵在于提供與硬件平臺無關(guān)的圖形用戶界面、工具之間的通信、設(shè)計(jì)數(shù)據(jù)和設(shè)計(jì)流程的管理，另外，架構(gòu)還包括各種與數(shù)據(jù)庫相關(guān)的服務(wù)。

EDA系統(tǒng)只有建立了一個(gè)符合標(biāo)準(zhǔn)的開放式架構(gòu)，才可以接納其他廠家的EDA工具，從而形成軟件工具之間的無縫連接。目前主要的EDA系統(tǒng)都建立了框架結(jié)構(gòu)，如Cadence公司的DesignFramework，Mentor公司的FalconFramework，而且這些框架結(jié)構(gòu)都遵守國際CFI組織制定的統(tǒng)一技術(shù)標(biāo)準(zhǔn)。架構(gòu)能將來自不同EDA廠商的工具軟件進(jìn)行優(yōu)化組合，集成在一個(gè)易于管理的統(tǒng)一的環(huán)境之下，而且還支持任務(wù)之間、設(shè)計(jì)師之間以及整個(gè)產(chǎn)品開發(fā)過程中的信息傳輸與共享，是并行工程和自頂向下設(shè)計(jì)方法的實(shí)現(xiàn)基礎(chǔ)。

1.2EDA技術(shù)的主要內(nèi)容

1.2.1大規(guī)模可編程邏輯器件

可編程邏輯器件通常分為兩類，即現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯陣列(CPLD)。目前，國際上生產(chǎn)大規(guī)模可編程邏輯器件的主流公司有：Xilinx公司(主要是FPGA)，生產(chǎn)的產(chǎn)品型號有XC2000/3000/4000等；Altera公司(主要是CPLD)，生產(chǎn)的產(chǎn)品型號有FLEX6000/8000/10K等；Lattice公司(主要是ISP_PLD)，生產(chǎn)的產(chǎn)品型號有ispLSI1000/2000/3000/6000等。1.2.2硬件描述語言

目前，最具有代表性的硬件描述語言是美國國防部開發(fā)的和Verilog公司開發(fā)的Verilog_HDL。其中VHDL1987年被列為IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，它的高級描述功能強(qiáng)大，非常適合于大型電子系統(tǒng)的描述；Verilog_HDL1995年被列為IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語言，支持的EDA工具較多，綜合過程較VHDL簡單，但高級描述功能不如VHDL，更適合于硬件細(xì)節(jié)的描述。1.2.3軟件開發(fā)系統(tǒng)

近年來，許多生產(chǎn)可編程邏輯器件的公司都相繼推出了開發(fā)自己公司器件的EDA工具，如Altera、Lattice、Xilinx、Actel、AMD等公司都有自己的EDA工具。這些工具的運(yùn)行環(huán)境是PC機(jī)、Windows操作系統(tǒng)。目前較主流的開發(fā)工具有：Altera公司的MAX+Plus和QuartusⅡ，Lattice公司的ispDesignEXPERT，Xilinx公司的Foundation等。這些工具能針對自己公司器件的工藝特點(diǎn)做出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合于產(chǎn)品開發(fā)單位使用。此外，一些專門的EDA軟件公司(較著名的有Cadence、Mentor、Graphic、Viewlogic、Synopsys等)獨(dú)立于器件制造廠商推出的EDA系統(tǒng)具有較好的標(biāo)準(zhǔn)化和兼容性，也比較注意追求技術(shù)上的先進(jìn)性，且對運(yùn)行環(huán)境要求較高，一般要求工作站和UNIX操作系統(tǒng)，因此這些工具比較適合于進(jìn)行學(xué)術(shù)性基礎(chǔ)研究的單位使用。1.2.4硬件實(shí)驗(yàn)箱

目前，國內(nèi)廠商開發(fā)和銷售的EDA實(shí)驗(yàn)開發(fā)工具雖品牌眾多，但它們的作用和構(gòu)成基本相同。EDA實(shí)驗(yàn)開發(fā)工具的主要作用有：①提供芯片下載電路；②提供實(shí)驗(yàn)開發(fā)的外圍資源；③硬件驗(yàn)證。它們的基本構(gòu)成有以下幾個(gè)部分：

(1)可下載實(shí)驗(yàn)主芯片適配器，其周邊硬件與各廠家適配板相互獨(dú)立，支持Altera、Lattice、Xilinx、AMD等廠家的產(chǎn)品，可選用的適配板封裝形式靈活多樣，支持任意門數(shù)的CPLD和FPGA器件。

(2)掃描驅(qū)動類接口，包括與LED燈、聲響提示、LED數(shù)碼顯示器、LCD液晶顯示器等的接口。

(3)通用數(shù)字式接口，如按鍵開關(guān)、標(biāo)準(zhǔn)PS2鍵盤、鼠標(biāo)

接口、RS232接口、標(biāo)準(zhǔn)VGA接口、MCS-51單片機(jī)接口和插座等。

(4)模擬器件及接口，包括數(shù)/模轉(zhuǎn)換器、音頻功率放大器和內(nèi)置揚(yáng)聲器、可調(diào)電位器、揚(yáng)聲器等。

(5)存儲器，如EEPROM、Flash等。

(6)基本信號發(fā)生模塊，如時(shí)鐘脈沖、高低電平等的發(fā)生模塊。

(7)模擬可編程器件部分。

(8)其他，如數(shù)字時(shí)鐘源(1Hz～10MHz可調(diào))、支持JTAG方式的下載編程接口、可擴(kuò)展單元(面包板)、電源等。

(9)監(jiān)控程序模塊，提供電路重新軟配置等功能。

1.3EDA開發(fā)工具

根據(jù)EDA技術(shù)的功能要求，EDA工具應(yīng)包含以下五個(gè)基本模塊。

(1)設(shè)計(jì)輸入編輯器：接受包括硬件描述語言、原理圖等在內(nèi)的多種形式的設(shè)計(jì)輸入。

(2)綜合器：對設(shè)計(jì)輸入文件進(jìn)行邏輯化簡、綜合、優(yōu)化和適配，最后生成編程用的網(wǎng)表文件。

(3)仿真器：將設(shè)計(jì)描述轉(zhuǎn)換成一個(gè)與之對應(yīng)的軟件模型，供設(shè)計(jì)者在計(jì)算機(jī)上對其設(shè)計(jì)進(jìn)行仿真和定時(shí)分析。其目的是檢驗(yàn)設(shè)計(jì)描述的邏輯功能是否正確，同時(shí)測試目標(biāo)器件在最差情況下的時(shí)間關(guān)系等。

(4)適配器：將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中，產(chǎn)生最終的下載文件。

(5)下載器：?將適配后產(chǎn)生的下載文件下載到相應(yīng)CPLD或FPGA等可編程邏輯器件中，使其成為一個(gè)具有設(shè)定功能的專用集成芯片。

本書介紹的MAX+PlusⅡ和QuartusⅡ這兩個(gè)工具軟件是將上述功能合為一體的集成軟件。它們是Altera公司先后推出的兩個(gè)EDA工具軟件。

MAX+PlusⅡ是一個(gè)早期的軟件，它的特點(diǎn)是系統(tǒng)規(guī)模適中，在性能較弱的PC機(jī)上也能很好地運(yùn)行，可適配的是一些早期的PLD芯片系列。該軟件適合受條件限制的個(gè)人和實(shí)驗(yàn)室在初期進(jìn)行EDA技術(shù)學(xué)習(xí)和設(shè)計(jì)時(shí)使用。QuartusⅡ是Altera公司開發(fā)的一款繼MAX+PlusⅡ之后的功能更強(qiáng)大的集成化的EDA工具軟件，它不僅具有MAX+PlusⅡ的全部功能，?而且能夠適配更多的PLD芯片系列，功能更強(qiáng)大。

1.4EDA工程設(shè)計(jì)流程

EDA的工程設(shè)計(jì)流程包括設(shè)計(jì)準(zhǔn)備、設(shè)計(jì)輸入、設(shè)計(jì)處理和器件編程四個(gè)步驟，以及相應(yīng)的功能仿真、時(shí)序仿真和器件測試三個(gè)設(shè)計(jì)驗(yàn)證過程。EDA工程設(shè)計(jì)流程如圖1-1所示。圖1-1EDA工程設(shè)計(jì)流程1.4.1設(shè)計(jì)準(zhǔn)備

根據(jù)設(shè)計(jì)任務(wù)要求，設(shè)計(jì)準(zhǔn)備階段需要完成行為分析和

結(jié)構(gòu)設(shè)計(jì)兩部分工作，即在頂層進(jìn)行功能劃分，確定系統(tǒng)結(jié)構(gòu)方案。1.4.2設(shè)計(jì)輸入

(1)原理圖輸入方式：利用EDA開發(fā)軟件提供的元件庫、各種符號和連線以及根據(jù)需要自己創(chuàng)建的元件畫出原理圖，形成原理圖輸入文件。所畫原理圖與傳統(tǒng)的器件連接方式相似，直觀、方便，容易被人接受和掌握。但是，當(dāng)系統(tǒng)較復(fù)雜時(shí)，原理圖輸入方式效率較低，而且修改、移植和交流困難，一般適用于簡單電路的設(shè)計(jì)。

(2)硬件描述語言輸入方式：用開發(fā)軟件支持的硬件描述語言編寫源程序文本的方式來描述設(shè)計(jì)。硬件描述語言輸入

方式支持邏輯方程、真值表、狀態(tài)圖等邏輯描述方式，且源文件便于修改、移植、交流和復(fù)用，是當(dāng)前非常流行的一種輸入方式。

(3)混合輸入方式：同時(shí)用原理圖和硬件描述語言程序文本進(jìn)行系統(tǒng)邏輯功能的描述。例如，在頂層用原理圖描述，對部分功能模塊和自己創(chuàng)建的元件用硬件描述語言描述。

(4)圖形輸入方式：有些開發(fā)軟件可以根據(jù)輸入的波形圖，或標(biāo)有時(shí)鐘信號名、狀態(tài)轉(zhuǎn)換條件、狀態(tài)機(jī)類型等要素的狀態(tài)圖自動生成邏輯關(guān)系或VHDL程序。1.4.3設(shè)計(jì)處理

(1)語法檢查和設(shè)計(jì)規(guī)則檢查。設(shè)計(jì)輸入完成后，對源文件進(jìn)行編譯，先檢查語法，如原理圖有無漏線、信號有無雙重來源、文本輸入文件中的關(guān)鍵字有無錯(cuò)等；然后進(jìn)行設(shè)計(jì)規(guī)則檢查，檢查總的設(shè)計(jì)有無超出器件資源等，并給出編譯報(bào)告，指明違反規(guī)則的情況。

(2)邏輯化簡、優(yōu)化和綜合?；喫羞壿嫹匠毯陀脩糇越ǖ暮?，通過優(yōu)化使設(shè)計(jì)占用的資源最少。綜合的目的是將多個(gè)模塊設(shè)計(jì)文件合并成一個(gè)網(wǎng)表文件，并使層次化設(shè)計(jì)平面化。

(3)適配和分割。確定優(yōu)化后的邏輯能否與器件中的宏單元和I/O單元適配，然后將設(shè)計(jì)分割為多個(gè)便于適配的邏輯小塊，映射到器件相應(yīng)的宏單元中。

(4)布局和布線。布局和布線工作由開發(fā)軟件自動完成，它能以最優(yōu)的方式對邏輯器件布局，并準(zhǔn)確地實(shí)現(xiàn)信號的互連。布線后，軟件會自動生成布線報(bào)告，提供設(shè)計(jì)中各部分資源的使用情況等信息。

(5)生成編程數(shù)據(jù)文件。設(shè)計(jì)處理的最后一步是產(chǎn)生一個(gè)用于器件編程的數(shù)據(jù)文件。對于CPLD，產(chǎn)生熔絲圖文件，即JEDEC文件(簡稱JED文件)；對于FPGA，產(chǎn)生位流數(shù)據(jù)文件(BitstreamGeneration)。1.4.4設(shè)計(jì)檢驗(yàn)

設(shè)計(jì)檢驗(yàn)包括功能仿真和時(shí)序仿真，這兩項(xiàng)工作是在設(shè)計(jì)處理過程中同時(shí)進(jìn)行的。

仿真前需用硬件描述語言編寫測試向量文件。功能仿真只是對源文件描述的邏輯功能進(jìn)行模擬，沒有信號延時(shí)信息。功能仿真結(jié)束后，會給出報(bào)告文件和輸入輸出波形，通過對仿真波形的觀察分析，可以檢驗(yàn)和改善設(shè)計(jì)。如果發(fā)現(xiàn)錯(cuò)誤，需要返回設(shè)計(jì)輸入，修改源文件。時(shí)序仿真是在選定了具體器件并完成了布局布線之后進(jìn)行的，仿真模型中包含信號延時(shí)的信息，也稱為實(shí)時(shí)仿真。時(shí)序仿真的結(jié)果基本與器件實(shí)際工作情況相同。由于不同器件的內(nèi)部延時(shí)不一樣，不同的布局布線方案對延時(shí)的影響也不同，因此，在下載前進(jìn)行時(shí)序仿真是必要的。1.4.5器件編程

器件編程將編程數(shù)據(jù)下載到具體的可編程器件中，使該器件成為具有設(shè)計(jì)方案確定的邏輯功能的集成電路。對于CPLD，是將JED文件“下載”到CPLD中；對于FPGA，則是將位流數(shù)據(jù)文件“配置”到FPGA中。具有在系統(tǒng)編程特性的器件無需專用的編程器，用下載電纜通過計(jì)算機(jī)即可完成對器件的編程操作。1.5EDA技術(shù)的應(yīng)用現(xiàn)狀及發(fā)展趨勢

1.5.1EDA技術(shù)的應(yīng)用現(xiàn)狀

EDA技術(shù)發(fā)展迅猛，應(yīng)用領(lǐng)域廣泛，在電子、通信、航空航天、機(jī)械、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域都有EDA的應(yīng)用。目前，EDA技術(shù)已在產(chǎn)品設(shè)計(jì)與制造、教學(xué)和科研部門廣泛使用，發(fā)揮著巨大的作用。在教學(xué)方面，高校電子類專業(yè)的實(shí)踐教學(xué)中，幾乎所有高校的理工科(特別是電子信息)都開設(shè)了EDA課程，主要是讓學(xué)生了解EDA的基本原理和基本概念，掌握描述系統(tǒng)邏輯的方法，使用CPLD/FPGA器件進(jìn)行電子電路課程的模擬仿真實(shí)驗(yàn)，并在畢業(yè)設(shè)計(jì)中從事簡單電子系統(tǒng)的設(shè)計(jì)。這樣可大大提高學(xué)生的實(shí)踐動手能力、創(chuàng)新能力和計(jì)算機(jī)應(yīng)用能力，為今后工作打下基礎(chǔ)。在科研和新產(chǎn)品開發(fā)中，CPLD/FPGA可直接應(yīng)用于小批量產(chǎn)品的芯片或作為大批量產(chǎn)品的芯片前期開發(fā)。在傳統(tǒng)機(jī)電產(chǎn)品的升級換代和技術(shù)改造中，CPLD/FPGA的應(yīng)用可提高傳統(tǒng)產(chǎn)品的性能，縮小體積，提高技術(shù)含量和產(chǎn)品的附加值。在這些應(yīng)用中主要利用電路仿真工具(EWB或PSPICE、VLOL等)進(jìn)行電路設(shè)計(jì)與仿真，并將CPLD/FPGA器件的開發(fā)應(yīng)用到儀器設(shè)備中。例如在CDMA無線通信系統(tǒng)中，所有移動手機(jī)和無線基站都工作在相同的頻譜，為區(qū)別不同的呼叫，每個(gè)手機(jī)有一個(gè)唯一的碼序列，CDMA基站必須能判別不同的碼序列才能分辨出不同的傳呼進(jìn)程。這一判別是通過匹配濾波器的輸出實(shí)現(xiàn)的。FPGA能提供良好的濾波器設(shè)計(jì)，而且能完成DSP高級數(shù)據(jù)處理功能，因而FPGA在現(xiàn)代通信領(lǐng)域獲得了廣泛應(yīng)用。在產(chǎn)品設(shè)計(jì)與制造方面，從高性能的微處理器、數(shù)字信號處理器，一直到彩電、音響和電子玩具電路等，EDA技術(shù)不單應(yīng)用于前期的計(jì)算機(jī)模擬仿真、產(chǎn)品調(diào)試，而且也在電子設(shè)備的研制與生產(chǎn)、電路板的焊接等方面有著重要的作用。可以說EDA技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)域不可缺少的技術(shù)支持。1.5.2EDA技術(shù)的發(fā)展趨勢

電子技術(shù)將全方位納入EDA領(lǐng)域，EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容，突出表現(xiàn)在以下幾個(gè)方面：①使電子設(shè)計(jì)成果以自主知識產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能；②基于EDA工具的ASIC設(shè)計(jì)標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及IP核模塊；③軟硬件IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、?技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn)；④SoC高效低成本設(shè)計(jì)技術(shù)逐漸成熟。面對當(dāng)今飛速發(fā)展的電子產(chǎn)品市場，設(shè)計(jì)師需要更加實(shí)用、快捷的EDA工具，使用統(tǒng)一的集成化設(shè)計(jì)環(huán)境，改變傳統(tǒng)的設(shè)計(jì)思想，將精力集中到設(shè)計(jì)構(gòu)思、方案比較和優(yōu)化設(shè)計(jì)等方面，需要以最快的速度開發(fā)出性能優(yōu)良、質(zhì)量一流的電子產(chǎn)品，這對EDA提出了更高的要求。未來的EDA技術(shù)將在功能仿真、時(shí)序分析、集成電路測試、高速印刷電路板設(shè)計(jì)及開發(fā)操作平臺的擴(kuò)展等方面取得新的突破，向著功能強(qiáng)大、簡單易學(xué)、使用方便的方向發(fā)展。

1．可編程邏輯器件發(fā)展趨勢

過去的幾年里，可編程器件市場的增長主要來自大容量的可編程邏輯器件CPLD和FPGA，其未來的發(fā)展趨勢如下：

(1)向高密度、高速度、寬頻帶方向發(fā)展。隨著電子系統(tǒng)復(fù)雜度的提高，高密度、高速度和寬頻帶的可編程邏輯產(chǎn)品已成為主流器件。這些高密度、大容量的可編程邏輯器件的出現(xiàn)，給現(xiàn)代電子系統(tǒng)(復(fù)雜系統(tǒng))的設(shè)計(jì)與實(shí)現(xiàn)帶來了巨大的

幫助。

(2)向在系統(tǒng)可編程方向發(fā)展。在系統(tǒng)可編程是指程序(或算法)在植入用戶系統(tǒng)后仍具有改變其內(nèi)部功能的能力。采用在系統(tǒng)可編程技術(shù)，可以像對待軟件那樣通過編程來配置系統(tǒng)內(nèi)部的功能，從而在電子系統(tǒng)中引入“軟硬件”的全新概念。它不僅使電子系統(tǒng)的設(shè)計(jì)和產(chǎn)品性能的改進(jìn)和擴(kuò)充變得十分簡便，還使新一代電子系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性，為許多復(fù)雜信號的處理和信息加工的實(shí)現(xiàn)提供了新的思路和方法。

(3)向混合可編程技術(shù)方向發(fā)展?？删幊踢壿嬈骷殡娮赢a(chǎn)品的開發(fā)帶來了極大的方便，它的廣泛應(yīng)用使得電子系統(tǒng)的構(gòu)成和設(shè)計(jì)方法均發(fā)生了很大的變化。1999年11月，Lattice公司推出了在系統(tǒng)可編程模擬電路，為EDA技術(shù)的應(yīng)用開拓了更廣闊的前景。它允許設(shè)計(jì)者使用開發(fā)軟件在計(jì)算機(jī)中設(shè)計(jì)、修改模擬電路，進(jìn)行電路特性仿真，最后通過編程電纜將設(shè)計(jì)方案下載至芯片中。

2.開發(fā)工具的發(fā)展趨勢

開發(fā)工具的發(fā)展趨勢如下：

(1)具有混合信號處理能力。20世紀(jì)90年代以來，美國Cadence、Synopsys等公司開發(fā)的EDA工具已經(jīng)具有了數(shù)?；旌显O(shè)計(jì)能力，這些EDA開發(fā)工具能夠完成含有模/數(shù)變換、數(shù)/模變換、數(shù)字信號處理、專用集成電路宏單元和各種壓控振蕩器在內(nèi)的混合系統(tǒng)設(shè)計(jì)。

(2)高效的仿真工具。電子系統(tǒng)的仿真過程分為設(shè)計(jì)前期的系統(tǒng)級仿真和設(shè)計(jì)過程中的電路級仿真。要提高仿真的效率，一方面要建立合理的仿真算法；另一方面要更好地解決系統(tǒng)級仿真中系統(tǒng)模型的建模和電路級仿真中電路模型的建模問題。在未來的EDA技術(shù)中，仿真工具將有較大的發(fā)展空間。

(3)理想的邏輯綜合和優(yōu)化工具。邏輯綜合功能是將高層次系統(tǒng)行為設(shè)計(jì)自動翻譯成門級邏輯電路描述，做到了實(shí)現(xiàn)與工藝的獨(dú)立；優(yōu)化則是對于上述綜合生成的電路網(wǎng)表，根據(jù)邏輯方程功能等效的原則，用更少、更快的綜合結(jié)果替代一些復(fù)雜的邏輯電路單元，根據(jù)指定目標(biāo)庫映射成新的網(wǎng)表。

3.系統(tǒng)描述方式的發(fā)展趨勢

(1)描述方式簡便化。20世紀(jì)90年代，一些EDA公司相繼推出了一批圖形化的設(shè)計(jì)輸入工具。這些輸入工具允許設(shè)計(jì)師用他們最方便且熟悉的設(shè)計(jì)方式(如框圖、狀態(tài)圖、真值表和邏輯方程等)建立設(shè)計(jì)文件，然后由EDA工具自動生成綜合所需的硬件描述語言文件。圖形化的描述方式具有簡單直觀、容易掌握的優(yōu)點(diǎn)，是未來主要的發(fā)展趨勢。

(2)描述方式高效化和統(tǒng)一化。?C/C++?語言是軟件工程師在開發(fā)商業(yè)軟件時(shí)的標(biāo)準(zhǔn)語言，也是使用最為廣泛的高級語言。許多公司已經(jīng)嘗試在C語言的基礎(chǔ)上設(shè)計(jì)下一代硬件描述語言。隨著算法描述抽象層次的提高，使用C/C++?語言設(shè)計(jì)系統(tǒng)的優(yōu)勢將更加明顯，設(shè)計(jì)者可以快速簡潔地構(gòu)建功能函數(shù)，通過標(biāo)準(zhǔn)庫和函數(shù)調(diào)用技術(shù)，創(chuàng)建更龐大、更復(fù)雜和更高速的系統(tǒng)。但是目前C/C++?語言描述方式與硬件描述語言之間還有一段距離，還有待于更多的EDA軟件廠家和可編程邏輯器件公司的支持。1.5.3SoPC技術(shù)

1.?SoPC技術(shù)的含義

SoPC(SystemonProgrammableChip)技術(shù)是SoC(SystemonChip)技術(shù)和EDA技術(shù)結(jié)合的產(chǎn)物。它可以將處理器、存儲器、I/O接口、硬件協(xié)處理器和普通的用戶邏輯等系統(tǒng)設(shè)計(jì)需要的功能模塊都集成到一個(gè)FPGA芯片里，構(gòu)建一個(gè)可編程的片上系統(tǒng)。它還具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級，具備系統(tǒng)可編程等功能，是一種優(yōu)秀的嵌入式系統(tǒng)設(shè)計(jì)技術(shù)。

2.?SoPC的技術(shù)內(nèi)容

SoPC技術(shù)涵蓋了嵌入式系統(tǒng)設(shè)計(jì)技術(shù)的全部內(nèi)容，除了以處理器和實(shí)時(shí)多任務(wù)操作系統(tǒng)(RTOS)為中心的軟件設(shè)計(jì)技術(shù)、以PCB和信號完整性分析為