verilog筆試題及答案總結(jié)_第1頁
verilog筆試題及答案總結(jié)_第2頁
verilog筆試題及答案總結(jié)_第3頁
verilog筆試題及答案總結(jié)_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

verilog筆試題及答案總結(jié)

單項(xiàng)選擇題(每題2分,共10題)1.以下哪個(gè)是Verilog中的關(guān)鍵字?A.moduleB.functionC.always2.賦值語句“a=b+c;”中,“=”是?A.阻塞賦值B.非阻塞賦值3.狀態(tài)機(jī)一般用什么描述?A.case語句B.if語句4.時(shí)鐘信號(hào)通常用什么類型定義?A.regB.wire5.組合邏輯電路一般由什么構(gòu)成?A.always塊B.assign語句6.以下哪種是Verilog中的循環(huán)語句?A.forB.while7.模塊端口聲明時(shí),input端口方向用?A.inB.input8.一個(gè)4位二進(jìn)制數(shù)能表示的最大十進(jìn)制數(shù)是?A.15B.169.邏輯與運(yùn)算“1&0”結(jié)果是?A.0B.110.以下哪個(gè)可用于描述時(shí)序邏輯?A.initial塊B.always@(posedgeclk)塊答案:1.A2.A3.A4.A5.B6.A7.B8.A9.A10.B多項(xiàng)選擇題(每題2分,共10題)1.以下屬于Verilog數(shù)據(jù)類型的有?A.integerB.realC.time2.哪些語句可用于描述組合邏輯?A.assignB.always@()C.initial3.狀態(tài)機(jī)的編碼方式有?A.順序編碼B.格雷碼編碼C.獨(dú)熱碼編碼4.以下哪些是Verilog中的運(yùn)算符?A.!B.&&C.<<5.模塊實(shí)例化時(shí)需要哪些?A.模塊名B.端口連接關(guān)系C.參數(shù)傳遞6.用于定義常量的有?A.parameterB.defineC.const7.能產(chǎn)生時(shí)鐘信號(hào)的有?A.initial塊B.always塊C.assign語句8.以下哪些屬于時(shí)序邏輯描述?A.always@(posedgeclk)B.always@(negedgeclk)C.always@()9.一個(gè)模塊可以有哪些端口?A.inputB.outputC.inout10.可用于仿真測(cè)試的有?A.initial塊B.always塊C.initial和always結(jié)合答案:1.ABC2.AB3.ABC4.ABC5.ABC6.A7.B8.AB9.ABC10.ABC判斷題(每題2分,共10題)1.Verilog中所有語句都必須在模塊內(nèi)。()2.非阻塞賦值在時(shí)鐘上升沿同時(shí)生效。()3.assign語句只能用于組合邏輯。()4.reg類型變量可以存儲(chǔ)組合邏輯輸出。()5.狀態(tài)機(jī)只能用case語句描述。()6.模塊端口可以沒有方向聲明。()7.邏輯或運(yùn)算“1|0”結(jié)果是1。()8.initial塊只能用于初始化。()9.一個(gè)模塊只能有一個(gè)input端口。()10.仿真時(shí)可以改變模塊參數(shù)值。()答案:1.√2.×3.√4.×5.×6.×7.√8.×9.×10.√簡(jiǎn)答題(總4題,每題5分)1.簡(jiǎn)述阻塞賦值和非阻塞賦值的區(qū)別。阻塞賦值順序執(zhí)行,賦值語句執(zhí)行完才執(zhí)行下一條;非阻塞賦值同時(shí)計(jì)算,下條語句可并發(fā)執(zhí)行。2.如何描述一個(gè)簡(jiǎn)單的4選1多路復(fù)用器?用case語句,根據(jù)選擇信號(hào)選擇輸入信號(hào)輸出。3.怎樣定義一個(gè)帶參數(shù)的模塊?在模塊聲明時(shí)用parameter定義參數(shù),使用時(shí)可傳不同值。4.說明always塊中敏感信號(hào)列表的作用。確定何時(shí)觸發(fā)always塊內(nèi)語句執(zhí)行,如@(posedgeclk)在時(shí)鐘上升沿觸發(fā)。討論題(總4題,每題5分)1.討論狀態(tài)機(jī)編碼方式的優(yōu)缺點(diǎn)。順序編碼簡(jiǎn)單直觀,但狀態(tài)轉(zhuǎn)換可能產(chǎn)生毛刺;格雷碼編碼相鄰狀態(tài)只有一位變化,可減少毛刺,但譯碼復(fù)雜;獨(dú)熱碼編碼速度快,狀態(tài)判斷簡(jiǎn)單,但資源消耗大。2.談?wù)勅绾蝺?yōu)化Verilog代碼以提高仿真速度。減少不必要邏輯,合理使用流水線技術(shù),避免復(fù)雜嵌套邏輯,優(yōu)化敏感信號(hào)列表。3.說說組合邏輯和時(shí)序邏輯在電路中的作用及區(qū)別。組合邏輯實(shí)現(xiàn)無記憶功能的邏輯運(yùn)算;時(shí)序邏輯存儲(chǔ)狀態(tài)并依時(shí)鐘變化。區(qū)別在

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論