1.41FPGA技術(shù)特點(diǎn)及編程工藝概述1.1FPGA概述FPGA是現(xiàn)場(chǎng)可編程門陣列（FieldProgramableGateArray）的簡(jiǎn)稱，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路出現(xiàn)的，這樣既解決了定制電路的不足，又克服了原有可編程器件門電路門數(shù)有限的缺點(diǎn)。FPGA具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍廣等特點(diǎn)。兼容了PLD和通用門陣列等其他可編程邏輯器件的優(yōu)點(diǎn)，它不僅可實(shí)現(xiàn)較大規(guī)模的電路，而且編程也很靈活。與門陣列等其它ASIC相比，它又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等諸多優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型研究設(shè)計(jì)和產(chǎn)品大量生產(chǎn)之中。幾乎所有的應(yīng)用門陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用FPGA。1.1.1FPGA的特點(diǎn)目前FPGA主要生產(chǎn)廠商有Altera、Xilinx、Actel和Lattice四家公司，F(xiàn)PGA的主要特點(diǎn)有：一．FPGA提供足夠大的有效邏輯容量密度，不僅大大減少印刷電路板的空間，大大降低系統(tǒng)功耗，同時(shí)也大大提高了系統(tǒng)設(shè)計(jì)的工藝可實(shí)現(xiàn)性和產(chǎn)品的可取性。二．FPGA采用高速CHMOS工藝，它的功耗低，可以與CMOS、TTL電平兼容，便于與其他定制電路器件和其他的開(kāi)發(fā)板進(jìn)行聯(lián)合產(chǎn)品開(kāi)發(fā)。三．FPGA容量大，包含非常多的邏輯單元、內(nèi)嵌存儲(chǔ)器和其他一些高級(jí)特性，如鎖相環(huán)、LVDS等。適合一些較復(fù)雜的時(shí)序邏輯的應(yīng)用，如嵌入式CPU、數(shù)據(jù)處理等。它現(xiàn)場(chǎng)可編程，還可以配合單片機(jī)或DSP工作。四．FPGA有豐富的觸發(fā)器和I/O引腳，這樣能方便用戶進(jìn)行產(chǎn)品研發(fā)。1.1.2FPGA的基本結(jié)構(gòu)FPGA有掩膜可編程門陣列的通用結(jié)構(gòu)，它由邏輯塊排成陣列，并由可編程的互連資源連接這些邏輯塊來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。FPGA一般是由三種可編程電路和一個(gè)存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器SRAM組成。這三種可編程電路分別是：可編程邏輯模塊（ConfigurableLogicBlock,CLB）、輸入/輸出模塊(I/OBlock,IOB)和互連資源(interconnectResource,IR)三個(gè)部分。FPGA的基本結(jié)構(gòu)如下圖1.1所示。圖1.1FPGA的基本結(jié)構(gòu)1.可編程邏輯塊（CLB）可編程邏輯塊是FPGA的主要組成部分。圖1.2所示為可編程邏輯塊基本結(jié)構(gòu)框圖，它主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。G、F和H是可編程邏輯塊中3個(gè)邏輯函數(shù)發(fā)生器，它們相應(yīng)的輸出是G’、F’和H’。G的四個(gè)輸入變量分別為G1、G2、G3和G4；F的四個(gè)輸入變量分別為F1、F2、F3和F4。G和F這兩個(gè)邏輯函數(shù)發(fā)生器完全是獨(dú)立的，都可以實(shí)現(xiàn)4個(gè)輸入變量的任意組合邏輯函數(shù)。邏輯函數(shù)發(fā)生器H有3個(gè)輸入信號(hào)，即輸入信號(hào)G’、F’和H’,邏輯函數(shù)發(fā)生器H能實(shí)現(xiàn)3個(gè)輸入變量的各種組合函數(shù)。G、F和H這三個(gè)函數(shù)發(fā)生器結(jié)合起來(lái)可實(shí)現(xiàn)多達(dá)九個(gè)變量的邏輯函數(shù)，可編程邏輯塊有許多不同規(guī)格的數(shù)據(jù)選擇器（2選1、4選1等），我們通過(guò)對(duì)可編程邏輯塊內(nèi)部的數(shù)據(jù)選擇器編程，邏輯函數(shù)發(fā)生器G、F和H的輸出可以連接到可編程邏輯塊內(nèi)部觸發(fā)器，或者可以直接連接到可編程邏輯塊輸出端X或Y，并用來(lái)選擇觸發(fā)器激勵(lì)輸入信號(hào)、時(shí)鐘使能信號(hào)、時(shí)鐘有效邊沿以及輸出信號(hào)。這些選擇器的地址控制信號(hào)均由編程信息提供，從而實(shí)現(xiàn)所需要的電路結(jié)構(gòu)。圖1.2可編程邏輯塊的基本結(jié)構(gòu)框圖可編程邏輯塊中邏輯函數(shù)發(fā)生器F和G均為查找表結(jié)構(gòu)，其工作原理類似于ROM。F和G的輸入等效于ROM的地址碼，通過(guò)查找ROM中的地址表可以得到相應(yīng)的組合邏輯函數(shù)輸出。另外，邏輯函數(shù)發(fā)生器F和G還可以作為器件內(nèi)高速RAM或小的可讀/寫存儲(chǔ)器使用，它由信號(hào)變換電路控制。1.輸入/輸出模塊（IOB）輸入/輸出模塊提供了器件引腳和內(nèi)部邏輯陣列之間的連接。它主要由輸入觸發(fā)器、輸入緩沖器、輸出觸發(fā)器/鎖存器和輸出緩沖器組成。每個(gè)輸入/輸出模塊控制一個(gè)引腳，它們可以被配置為輸入、輸出或雙向輸入輸出功能。當(dāng)輸入/輸出模塊控制的引腳被定義為輸入時(shí)，通過(guò)該引腳的輸入信號(hào)先送入輸入緩沖器。緩沖器的輸出分成兩路：一路可以直接送入到MUX,另一路經(jīng)過(guò)延時(shí)幾納秒（或者不延時(shí)）送到輸入電路D觸發(fā)器，再送到數(shù)據(jù)選擇器。通過(guò)編程給數(shù)據(jù)選擇器不同的控制信息。當(dāng)輸入/輸出模塊控制的引腳被定義為輸出時(shí)，可編程邏輯塊的輸出信號(hào)也可以有兩條輸入途經(jīng)：一條是直接經(jīng)MUX送至輸出緩沖器，另一條是先存入輸出通路D觸發(fā)器，再送至輸出緩沖器。輸入/輸出模塊輸出端配有兩只MOS管，它們的柵極均可編程，使MOS管導(dǎo)通或截止，分別經(jīng)上拉電阻或下拉電阻接通VCC、地線或者不接通，可以改善輸出波形和負(fù)載能力。3.可編程互連資源（IR）可編程互連資源將FPGA內(nèi)部的可編程邏輯塊和可編程邏輯塊之間、可編程邏輯塊和輸入/輸出模塊之間連接起來(lái)，構(gòu)成各種具有復(fù)雜功能的系統(tǒng)。可編程互連資源主要由許多金屬線段構(gòu)成，這些線段帶有可編程開(kāi)關(guān)，通過(guò)自動(dòng)布局布線實(shí)現(xiàn)各種電路的連接?？删幊袒ミB資源基本結(jié)構(gòu)如圖1.3所示。圖1.3可編程互連資源的基本結(jié)構(gòu)片內(nèi)連線按照相對(duì)長(zhǎng)度分為單長(zhǎng)度線、雙長(zhǎng)度線和長(zhǎng)線3種。（1）單長(zhǎng)度線連接結(jié)構(gòu)：可編程邏輯塊輸入和輸出分別連接至相鄰的單線長(zhǎng)度，進(jìn)而可以與開(kāi)關(guān)矩陣相連接。通過(guò)編程，可控開(kāi)關(guān)矩陣將某個(gè)可編程邏輯塊與其他可編程邏輯塊或輸入/輸出模塊連接在一起。（2）雙長(zhǎng)度線連接結(jié)構(gòu)：雙長(zhǎng)度金屬線段的長(zhǎng)度是單長(zhǎng)度線金屬線段的兩倍，要穿過(guò)兩個(gè)可編程邏輯塊之后，這些金屬線段才與可編程的開(kāi)關(guān)矩陣相連。因此，通過(guò)雙長(zhǎng)度線可使兩個(gè)相隔（非相鄰）的可編程邏輯塊連接起來(lái)。（3）長(zhǎng)線連接結(jié)構(gòu)：由長(zhǎng)線網(wǎng)構(gòu)成的金屬網(wǎng)絡(luò)，布滿了陣列的全部長(zhǎng)和寬，這些每條長(zhǎng)線中間有可編程開(kāi)關(guān)，使長(zhǎng)線分成兩條獨(dú)立的連接通路，每條連線只有陣列的寬度或高度的一半?？删幊踢壿媺K的輸入可以由鄰近的任一長(zhǎng)線驅(qū)動(dòng)，輸出可以通過(guò)三態(tài)緩沖器驅(qū)動(dòng)長(zhǎng)線。單長(zhǎng)度線和雙長(zhǎng)度線提供了相鄰可編程邏輯塊之間的快速互連資源和復(fù)雜互連的靈活性，輸出信號(hào)每通過(guò)一個(gè)可編程開(kāi)關(guān)矩陣，就增加一次延時(shí)。因此，F(xiàn)PGA內(nèi)部延時(shí)與器件結(jié)構(gòu)和邏輯布線等有關(guān)，它的信號(hào)傳輸延時(shí)不可確定。長(zhǎng)線不經(jīng)過(guò)可編程開(kāi)關(guān)矩陣，信號(hào)延遲時(shí)間小。1.2FPGA的編程工藝FPGA的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定。工作時(shí)這些配置數(shù)據(jù)存放在片內(nèi)SRAM或熔絲圖上?；赟RAM的FPGA器件，在工作前需要從芯片外部加載數(shù)據(jù)，配置數(shù)據(jù)可以存儲(chǔ)在片外的EPROM或者其他存儲(chǔ)體上。用戶可以控制加載過(guò)程，在現(xiàn)場(chǎng)修改器件的邏輯功能，所謂現(xiàn)場(chǎng)編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)，F(xiàn)PGA將EPROM中的數(shù)據(jù)讀入片內(nèi)編程RAM，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成空白，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能反復(fù)使用。FPGA的編程無(wú)需專業(yè)的FPGA編程器，只需通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM就可。這樣同一片F(xiàn)PGA，不同的