ICS31.080

CCSL40/49

團(tuán)體標(biāo)準(zhǔn)

T/CASAS037—202X（征求意見(jiàn)稿）

碳化硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管

（SiCMOSFET）柵電荷測(cè)試方法

Gatechargetestmethodforsiliconcarbidemetal-oxide-

semiconductorfield-effect-transistor（SiCMOSFET）

（征求意見(jiàn)稿）

在提交反饋意見(jiàn)時(shí)，請(qǐng)將您知道的相關(guān)專(zhuān)利連同支持性文件一并附上。

XXXX-XX-XX發(fā)布XXXX-XX-XX實(shí)施

第三代半導(dǎo)體產(chǎn)業(yè)技術(shù)創(chuàng)新戰(zhàn)略聯(lián)盟發(fā)布

T/CASAS037—202X（征求意見(jiàn)稿）

引言

碳化硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(SiCMOSFET)具有阻斷電壓高、工作頻率高、耐高溫能力

強(qiáng)、導(dǎo)通電阻低和開(kāi)關(guān)損耗小等特點(diǎn)，廣泛應(yīng)用于高頻、高壓功率系統(tǒng)中。隨著電力電子技術(shù)的不斷發(fā)

展，越來(lái)越多的領(lǐng)域如新能源汽車(chē)、航天、航空、石油勘探、核能、通信等，迫切需要能夠在髙溫、高

頻等極端環(huán)境下工作的電子器件。柵極電荷是評(píng)價(jià)器件特性的關(guān)鍵參數(shù)。特別是對(duì)于開(kāi)關(guān)和驅(qū)動(dòng)器

QG

損耗估計(jì)，準(zhǔn)確測(cè)試提取器件柵源電荷，柵源電荷，柵漏電荷以及完整開(kāi)關(guān)過(guò)程所需的柵

QGSQGS.thQGD

極總電荷，對(duì)器件性能評(píng)估以及外圍電路設(shè)計(jì)具有重要意義。

QG.TOT

SiC功率MOSFET的柵極電荷特性與傳統(tǒng)的硅功率MOSFET不同。最明顯的一點(diǎn)是沒(méi)有真正的米勒平臺(tái)。

SiCMOSFET通常為短溝道，實(shí)際在DIBL（漏致勢(shì)壘降低）效應(yīng)作用下測(cè)試得到的米勒平臺(tái)傾斜，導(dǎo)致現(xiàn)

有的柵電荷提取方法難以有效提取該器件的柵漏電荷。此外，由于SiCMOSFET在工況下大多采用負(fù)

QGD

壓關(guān)斷，并且存在柵氧界面態(tài)問(wèn)題，因此會(huì)觀察到明顯的閾值漂移。這一問(wèn)題引起了開(kāi)啟和關(guān)斷過(guò)程中

柵電荷曲線(xiàn)的回滯現(xiàn)象。因此，有必要明確測(cè)量和提取過(guò)程的關(guān)斷柵極電壓，并區(qū)分器件開(kāi)啟過(guò)程

QG

和關(guān)斷過(guò)程中測(cè)試得到的柵電荷。本文件提供了、、和等柵電荷定義，并給出了適

QGS.thQGSQGDQG.TOT

用于SiCMOSFET器件的柵電荷測(cè)試及數(shù)據(jù)處理方法。

III

T/CASAS037—202X（征求意見(jiàn)稿）

碳化硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（SiCMOSFET）柵電荷測(cè)試

方法

1范圍

本文件描述了碳化硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（SiCMOSFET）的柵電荷測(cè)試方法，包括：測(cè)

試原理、測(cè)試電路、測(cè)試條件以及數(shù)據(jù)處理方法。

本文件僅適用于增強(qiáng)型N溝道垂直SiCMOSFET器件特性表征及可靠性測(cè)試等工作場(chǎng)景，可用于以下

測(cè)試目標(biāo)器件：

a）增強(qiáng)型N溝道垂直SiCMOSFET分立器件晶圓級(jí)及封裝級(jí)產(chǎn)品；

b）含增強(qiáng)型N溝道垂直SiCMOSFET器件的功率模塊。

2規(guī)范性引用文件

下列文件中的內(nèi)容通過(guò)文中的規(guī)范性引用而構(gòu)成本文件必不可少的條款。其中，注日期的引用文件，

僅該日期對(duì)應(yīng)的版本適用于本文件；不注日期的引用文件，其最新版本（包括所有的修改單）適用于本

文件。

GB/T4586半導(dǎo)體器件分立器件第8部分場(chǎng)效應(yīng)晶體管

T/CASAS006—2020碳化硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管通用技術(shù)規(guī)范

3術(shù)語(yǔ)和定義

下列術(shù)語(yǔ)和定義適用于本文件。

漏致勢(shì)壘降低效應(yīng)drain-inducedbarrierlowering

DIBL

對(duì)于溝道長(zhǎng)度較小的場(chǎng)效應(yīng)晶體管（FET）器件，漏源電壓VDS增大導(dǎo)致源極端勢(shì)壘高度降低，并引

起閾值電壓降低的效應(yīng)。

米勒平臺(tái)millerplateau

MOSFET器件在開(kāi)啟或關(guān)斷階段由于柵漏電容充/放電引起的柵極電壓平臺(tái)區(qū)間。

米勒斜坡millerramp

在短溝道MOSFET器件柵漏電容充/放電階段，由于DIBL效應(yīng)引起柵極電壓不穩(wěn)定，導(dǎo)致原本的米勒

平臺(tái)階段發(fā)生傾斜。

閾值柵源電荷thresholdgatecharge

/

QGS.th（ON）QGS.th（OFF）

器件開(kāi)啟階段柵極電壓從額定柵極關(guān)斷電壓上升到閾值電壓所需的電荷量/器件關(guān)斷階段柵極電壓

從閾值電壓下降到額定柵極關(guān)斷電壓所需的電荷量。

1

T/CASAS037—202X（征求意見(jiàn)稿）

柵源電荷gate-sourcecharge

/

QGS(ON)QGS(OFF)

器件開(kāi)啟階段柵極電壓從額定柵極關(guān)斷電壓上升到米勒斜坡開(kāi)始處電壓所需的電荷量/器件關(guān)斷階

段柵極電壓從米勒斜坡末端電壓下降到額定柵極關(guān)斷電壓到所需的電荷量。

柵漏電荷gatedraincharge

/

QGD(ON)QGD(OFF)

器件開(kāi)啟階段漏源電壓變化階段積累的電荷量，即米勒斜坡階段積累的電荷量/器件關(guān)斷階段漏源

電壓變化階段釋放的電荷量，即米勒斜坡階段釋放的電荷量。

柵極總電荷totalgatecharge

/

QG,TOT(ON)QG,TOT(OFF)

器件開(kāi)啟階段柵極電壓從額定關(guān)斷柵極電壓上升到額定導(dǎo)通柵極電壓所需的電荷總量/器件關(guān)斷階

段柵極電壓從額定導(dǎo)通柵極電壓下降到額定關(guān)斷柵極電壓所需的電荷總量。

額定關(guān)斷柵極電壓ratedgatevoltageinoff-state

VOFF

器件關(guān)斷狀態(tài)額定柵極電壓。

額定導(dǎo)通柵極電壓ratedgatevoltageinON-state

VON

器件導(dǎo)通狀態(tài)額定柵極電壓。

柵極電流gatecurrent

IG

測(cè)試過(guò)程功率回路電源提供電壓。

漏極電壓drainvoltage

VDD

被測(cè)器件關(guān)斷狀態(tài)下的漏極電壓。

漏源電流drain-sourcecurrent

IDS

器件流經(jīng)漏極與源極間的電流。

續(xù)流二極管free-wheelingdiode

FWD

電力電子器件應(yīng)用場(chǎng)景中反并聯(lián)于負(fù)載電感兩側(cè)的二極管器件。當(dāng)回路關(guān)斷時(shí)，電流進(jìn)入二極管-

電感回路存續(xù)。

反向恢復(fù)電荷reverserecoverycharge

2

T/CASAS037—202X（征求意見(jiàn)稿）

QRR

續(xù)流二極管從導(dǎo)通到阻斷狀態(tài)轉(zhuǎn)變過(guò)程中，需要釋放的存儲(chǔ)電荷。

4測(cè)試原理

柵電荷測(cè)試基本原理

負(fù)載

IDS

D

IGGDUT

VDD

RGS

VGS

VGG

或IG

電壓源電流源

圖1柵電荷測(cè)試原理圖

如圖1所示為SiCMOSFET柵電荷測(cè)試原理圖，測(cè)試電路由被測(cè)器件（DUT）、柵驅(qū)動(dòng)、負(fù)載和母線(xiàn)電

源組成。其中柵驅(qū)動(dòng)可選電壓源或電流源，在開(kāi)、關(guān)過(guò)程中對(duì)被測(cè)器件的柵電容進(jìn)行充電、放電，并同

步監(jiān)測(cè)柵極電壓。母線(xiàn)電源提供漏極電壓VDD以及流經(jīng)器件的漏源電流IDS。為在柵電荷測(cè)試過(guò)程中盡可

能模擬器件實(shí)際工作條件，在功率回路中添加阻性或感性負(fù)載，推薦使用由續(xù)流二極管與電感并聯(lián)組成

的感性負(fù)載。

開(kāi)關(guān)過(guò)程中SiCMOSFET器件柵極電壓VG隨時(shí)間變化如圖2所示。在開(kāi)啟階段，由于柵極電容柵驅(qū)動(dòng)

充電，柵極電壓VG在開(kāi)啟階段隨時(shí)間上升。其中上升階段分別對(duì)應(yīng)于柵源電荷QGS、柵漏電荷QGD以及

柵極總電荷量QG,TOT的測(cè)量階段。關(guān)斷階段可以視為開(kāi)啟階段的逆過(guò)程。

開(kāi)啟階段關(guān)斷階段

VG

t

圖2器件開(kāi)關(guān)階段柵壓VG隨時(shí)間t變化曲線(xiàn)

通過(guò)計(jì)算將測(cè)試中時(shí)間坐標(biāo)軸轉(zhuǎn)換為電荷量坐標(biāo)軸，可以獲得如圖3所示的柵電荷測(cè)試曲線(xiàn)。將開(kāi)

啟階段柵電荷曲線(xiàn)與關(guān)斷階段柵電荷曲線(xiàn)疊加，可以觀察到明顯的米勒斜坡以及斜坡回滯現(xiàn)象。

3

T/CASAS037—202X（征求意見(jiàn)稿）

VGMiller斜坡

VON

Miller斜坡

回滯

Vth

VOFFQG=IG*t

圖3器件柵電荷測(cè)試曲線(xiàn)

感性負(fù)載（雙脈沖）電路測(cè)試原理

柵極電荷曲線(xiàn)的測(cè)量可以采用不同的方法。其中常用于器件動(dòng)態(tài)特性提取的感性負(fù)載雙脈沖測(cè)試

更接近器件實(shí)際工作條件，也反映了器件最真實(shí)的柵電荷特性，因此在柵電荷測(cè)試中建議采用雙脈沖測(cè)

試。如圖4所示為感性負(fù)載（雙脈沖）測(cè)試電路圖，其中被測(cè)器件處于測(cè)試電路中的下管位置。被測(cè)器

件的關(guān)斷狀態(tài)柵電荷QG(OFF)和開(kāi)啟狀態(tài)柵電荷QG(ON)分別在第一個(gè)脈沖的下降階段和第二個(gè)脈沖的上

升階段測(cè)量，如圖5所示。此外，負(fù)載由上管的續(xù)流二極管（FWD）和電感（L）并聯(lián)組成，模擬器件關(guān)

斷時(shí)的續(xù)流狀態(tài)。所采用并聯(lián)續(xù)流二極管存儲(chǔ)電荷QRR應(yīng)盡可能小以避免對(duì)柵極電荷測(cè)量產(chǎn)生影響，因

此推薦使用SiC肖特基二極管。此外為模擬實(shí)際工況，也可以采用被測(cè)器件體二極管作為續(xù)流二極管。

電源部分為保證功率回路瞬時(shí)功率要求，使用電壓源向母線(xiàn)電容（C）充電后向功率回路放電。

FWDL

IDS

DCVDD

IGGDUT

S

柵驅(qū)動(dòng)

VGS

圖4感性負(fù)載柵電荷測(cè)試電路圖

4

T/CASAS037—202X（征求意見(jiàn)稿）

QG(OFF)QG(ON)

提取提取

VG

t

圖5柵電荷測(cè)試雙脈沖柵壓波形

阻性負(fù)載（單脈沖）電路測(cè)試原理

單脈沖測(cè)試同樣適用于SiCMOSFET器件柵電荷提取。如圖6所示為阻性負(fù)載（單脈沖）測(cè)試電路圖，

其中被測(cè)器件處于測(cè)試電路中的下管位置。被測(cè)器件的開(kāi)啟狀態(tài)柵電荷QG(ON)和關(guān)斷狀態(tài)柵電荷QG(OFF)

分別在脈沖的上升階段和下降階段測(cè)量，如圖7所示。此外，回路負(fù)載為阻性，在保證電流IDS滿(mǎn)足測(cè)試

要求前提下，負(fù)載可選用阻值適當(dāng)?shù)暮愣娮杌蚪o定電流條件下電阻值相當(dāng)?shù)钠骷?/p>

此外，器件開(kāi)關(guān)過(guò)程中的高壓大電流條件可以通過(guò)使用高壓小電流以及低壓大電流測(cè)試條件結(jié)合

獲取，其中高壓小電流測(cè)試條件與器件關(guān)斷狀態(tài)相近，低壓大電流與器件開(kāi)啟狀態(tài)相近，將兩曲線(xiàn)結(jié)合

拼接即獲得了器件從開(kāi)啟到關(guān)斷或從關(guān)斷到開(kāi)啟全過(guò)程器件狀態(tài)。

IDS

DVDD

IGGDUT

S

柵驅(qū)動(dòng)

VGS

圖6阻性負(fù)載柵電荷測(cè)試電路圖

QG(ON)QG(OFF)

提取提取

VG

t

圖7柵電荷測(cè)試雙脈沖柵壓波形

5

T/CASAS037—202X（征求意見(jiàn)稿）

小電流

大電流

IDSIDS

DD

IGIG低壓

GDUT高壓GDUT

SS

柵驅(qū)動(dòng)?xùn)膨?qū)動(dòng)

VGSVGS

圖8(a)高壓小電流與(b)低壓大電流阻性負(fù)載測(cè)試電路

5測(cè)試條件

對(duì)于上述測(cè)試過(guò)程，測(cè)試環(huán)境應(yīng)提供以下環(huán)境及電學(xué)參數(shù)：

a)測(cè)試環(huán)境溫度要求為25℃±2℃；

b)測(cè)試環(huán)境相對(duì)濕度不超過(guò)65%。

6測(cè)試流程

感性負(fù)載（雙脈沖）測(cè)試流程

a)根據(jù)SiCMOSFET分立器件或模塊的封裝形式，選擇合適的探針臺(tái)或測(cè)試夾具；

b)按照?qǐng)D4所示連接測(cè)試電路，并設(shè)置相關(guān)測(cè)試參數(shù)；

1)負(fù)載電感L；

2)額定關(guān)斷柵極電壓VOFF；

3)額定導(dǎo)通柵極電壓VON；

4)被測(cè)器件漏極電壓VDD；

5)被測(cè)器件漏源電流IDS。

c)使用電壓源向母線(xiàn)電容充電，當(dāng)電容電壓穩(wěn)定在VDD后，當(dāng)電容電壓穩(wěn)定在VDD后，柵極驅(qū)動(dòng)

以雙脈沖波形對(duì)待測(cè)器件柵極進(jìn)行充放電，其中第一段脈沖寬度應(yīng)滿(mǎn)足器件漏源電流達(dá)到給

定IDS。同時(shí)記錄第一段柵極脈沖關(guān)斷階段以及第二段柵極脈沖開(kāi)啟階段的柵壓以及柵極電流；

d)結(jié)束測(cè)試，輸出第一次脈沖中柵壓下降階段波形以及第二次脈沖中柵壓上升階段波形。

阻性負(fù)載（單脈沖）測(cè)試流程

a)根據(jù)SiCMOSFET分立器件或模塊的封裝形式，選擇合適的探針臺(tái)或測(cè)試夾具；

b)按照?qǐng)D8(a)所示連接高壓小電流條件測(cè)試電路，并設(shè)置相關(guān)測(cè)試參數(shù)；

1)負(fù)載電阻R；

2)額定關(guān)斷柵極電壓VOFF；

3)額定導(dǎo)通柵極電壓VON；

4)被測(cè)器件漏極電壓VDD。

c)通過(guò)柵極驅(qū)動(dòng)以單脈沖波形向柵電容充放電，同時(shí)記錄脈沖上升階段以及下降階段的柵壓波

形變化以及柵極電流。

6

T/CASAS037—202X（征求意見(jiàn)稿）

d)按照?qǐng)D8(b)所示連接低壓大電流條件測(cè)試電路，并設(shè)置相關(guān)測(cè)試參數(shù)；

1)負(fù)載電阻R；

2)額定關(guān)斷柵極電壓VOFF；

3)額定導(dǎo)通柵極電壓VON；

4)被測(cè)器件漏源電流IDS。

e)通過(guò)柵極驅(qū)動(dòng)以單脈沖波形向柵電容充放電，同時(shí)記錄脈沖上升階段以及下降階段的柵壓波

形變化以及柵極電流。

7測(cè)試數(shù)據(jù)處理

感謝負(fù)載(雙脈沖)測(cè)試數(shù)據(jù)處理

測(cè)試得到的開(kāi)啟、關(guān)斷柵電荷曲線(xiàn)示意如圖9所示。其中曲線(xiàn)橫坐標(biāo)為測(cè)試時(shí)間，需要使用公式1將

坐標(biāo)軸換算為該段時(shí)間內(nèi)電荷變化量。

=()d·······································································(1)

????

????G∫0????G????????

將曲線(xiàn)在額定關(guān)斷柵極電壓V到米勒斜坡初始電壓階段映射到柵極電荷坐標(biāo)軸，取該段作

GS,OFFQG

為柵源電荷；其中額定關(guān)斷柵極電壓V到閾值電壓V部分柵電荷為閾值柵電荷V。Q采

QGSGS,OFFthGS,thG,TOT

用同樣方法提取，并分別以額定關(guān)斷柵極電壓VGS,OFF以及額定導(dǎo)通柵極電壓VGS,ON作為QG,TOT提取的起

點(diǎn)與終點(diǎn)。對(duì)于的提取，由于SiCMOSFET器件存在明顯的DIBL效應(yīng)，需要將米勒斜坡轉(zhuǎn)化為米勒平

QGD

臺(tái)再進(jìn)行提取。具體方法為將測(cè)量得到的曲線(xiàn)（c）段反向延伸。然后，將直線(xiàn)（a）段和直線(xiàn)（b）

QG

段之間的轉(zhuǎn)折點(diǎn)與曲線(xiàn)（c）段反向延長(zhǎng)線(xiàn)水平連接，將交叉點(diǎn)之間的輔助線(xiàn)（d）的長(zhǎng)度映射到QG坐標(biāo)

軸上，并作為提取的區(qū)間。

QGD

用以上方法分別對(duì)開(kāi)啟柵電荷曲線(xiàn)以及關(guān)斷柵電荷曲線(xiàn)進(jìn)行柵電荷Q、、以及Q提

GS,thQGSQGDG,TOT

取，并最終獲得開(kāi)啟和關(guān)斷狀態(tài)兩組柵電荷參數(shù)。由于柵電荷曲線(xiàn)存在回滯，開(kāi)啟和關(guān)斷階段測(cè)試獲得

的Q、、存在明顯區(qū)別，應(yīng)分別記錄為Q、、、Q以及、

GS,thQGSQGDGS,th(ON)QGS(ON)QGD(ON)G,TOT(ON)QGS(OFF)

Q、和Q。

GS,th(OFF)QGD(OFF)G,TOT(OFF)

VG(c)

Von

(b)

(d)延長(zhǎng)線(xiàn)

(a)

Vth

VOFF

QG

QGS,th

QGSQGD

QG,TOT

圖9柵電荷曲線(xiàn)示意

應(yīng)記錄的數(shù)據(jù)至少包含以下幾方面：

a)被測(cè)器件閾值電壓Vth；

b)被測(cè)器件額定關(guān)斷柵極電壓VOFF、額定導(dǎo)通柵極電壓VON；

c)被測(cè)器件漏源電流IDS；

7

T/CASAS037—202X（征求意見(jiàn)稿）

d)測(cè)試電路母線(xiàn)電壓VDD；

e)測(cè)試過(guò)程環(huán)境溫度T；

f)柵電荷Q、、、、Q、、Q、Q。

GS,th(ON)QGS(ON)QGD(ON)QGS(OFF)GS,th(OFF)QGD(OFF)G,TOT(ON)G,TOT(OFF)

阻性負(fù)載（單脈沖）測(cè)試數(shù)據(jù)處理

使用公式1將測(cè)試曲線(xiàn)橫軸換算為相應(yīng)電荷量，如圖10所示分別將高壓小電流條件下測(cè)試獲得曲線(xiàn)

(a)以及低壓大電流條件下測(cè)試獲得曲線(xiàn)(b)繪制在一起，并拼接獲得最終柵電荷曲線(xiàn)(c)。具體方法為

a)以曲線(xiàn)(a)首段起點(diǎn)與斜率繪制曲線(xiàn)(c)首段，并延長(zhǎng)至曲線(xiàn)(b)第二段（米勒斜坡）處；

b)以曲線(xiàn)(b)第二段高度與斜率繪制曲線(xiàn)(c)第二段，并延長(zhǎng)至與曲線(xiàn)(a)第三段相交；

c)以曲線(xiàn)(c)與曲線(xiàn)(a)交點(diǎn)作為起點(diǎn)，以曲線(xiàn)(b)第三段斜率繪制曲線(xiàn)(c)第三段。

依照7.1所述方法對(duì)所得柵電荷曲線(xiàn)(c)再次處理，并分別提取柵電荷

高壓大電流柵電荷測(cè)試曲線(xiàn)

低壓小電流柵電荷測(cè)試曲線(xiàn)

VG

拼接獲得柵電荷曲線(xiàn)

(b)

(c)

(a)

QG

圖10阻性負(fù)載（單脈沖）柵電荷曲線(xiàn)拼接示意

8測(cè)試報(bào)告

試驗(yàn)報(bào)告至少應(yīng)給出以下幾方面的內(nèi)容：

a)測(cè)試對(duì)象；

b)所使用的標(biāo)準(zhǔn)；

c)所使用的方法；

d)測(cè)試條件；

e)測(cè)試結(jié)果；

f)測(cè)試日期。

8

T/CASAS037—202X（征求意見(jiàn)稿）

A

A

附錄A

（資料性）

SiCMOSFET器件柵電荷測(cè)試記錄表

A.1SiCMOSFET器件柵電荷測(cè)試記錄表

測(cè)試記錄表如圖A.1。

表A.1柵電荷測(cè)試記錄表示例

產(chǎn)品名稱(chēng)

組別

型號(hào)規(guī)格

檢測(cè)項(xiàng)目環(huán)境條件

型號(hào)：

測(cè)試儀器表計(jì)量有效期

編號(hào)：

檢測(cè)依據(jù)

樣品數(shù)量

標(biāo)準(zhǔn)條款

器件閾值電壓Vth：

額定關(guān)斷柵極電壓VOFF：額定導(dǎo)通柵極電壓VON：

柵極電流I：

測(cè)試條件及

技術(shù)要求????

漏極電壓VDD：

漏源電流IDS：

測(cè)試結(jié)果：

開(kāi)關(guān)階段