二、判斷題：判斷下列說法與否對(duì)的，并闡明理由。

1.只有定點(diǎn)數(shù)運(yùn)算才也許溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出。（X）

2.間接尋址是指指令中間接給出操作數(shù)地址。（V）

3.程序計(jì)數(shù)器日勺位數(shù)取決于指令字長，指令寄存器的位數(shù)取決于機(jī)器字長。（X）

4.半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶。（X）

5.DMA傳送方式時(shí)，DMA控制器每傳送一種數(shù)據(jù)就竊取一一個(gè)指令周期。（X）

1.兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位都是1時(shí)有也許產(chǎn)生溢出。（X）

2.相對(duì)尋址方式中，操作數(shù)的有效地址等于程序計(jì)數(shù)器內(nèi)容與偏移量之和。（V）

3.指令是程序設(shè)計(jì)人員與計(jì)算機(jī)系統(tǒng)溝通的媒介；微指令是計(jì)算機(jī)指令和硬件電路建立聯(lián)

絡(luò)的媒介。（V）

4.半導(dǎo)體ROM是非易失性的，斷電后仍然能保持記憶。（V）

5.在統(tǒng)一編址方式下，CPU訪問I/（）端口時(shí)必須使用專用的I/（）指令。（X）

I.ASCII編碼是一種中文字符編碼；X

2.一般采用補(bǔ)碼運(yùn)算的二進(jìn)制減法器，來實(shí)現(xiàn)定點(diǎn)二進(jìn)制數(shù)加減法的運(yùn)算；X

3.在浮點(diǎn)數(shù)表達(dá)法中，階碼的位數(shù)越多，能體現(xiàn)日勺數(shù)值精度越高；X

4.只有定點(diǎn)數(shù)運(yùn)算才也許溢出，浮點(diǎn)數(shù)運(yùn)算不會(huì)產(chǎn)生溢出。X

1.變址尋址需要在指令中提供一種寄存器編號(hào)和一種數(shù)值。V

2.計(jì)算機(jī)的指令越多，功能越強(qiáng)越好。X

3.程序計(jì)數(shù)器PC重要用于處理指令的執(zhí)行次序。V

4.微程序控制器日勺運(yùn)行速度一般要比硬連線控制器更快。X

1.CPU訪問存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定日勺，存儲(chǔ)器容量越大，訪問存儲(chǔ)器所需的

時(shí)間越長。X

2.引入虛擬存儲(chǔ)系統(tǒng)的目的，是為了加緊外存的存取速度。X

3.按主機(jī)與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口。V

4.DMA控制器通過中斷向CPU發(fā)DMA祈求信號(hào)。V

一、填空題（把對(duì)時(shí)的答案寫進(jìn)括號(hào)內(nèi)。每空1分，共30分）

1.計(jì)算機(jī)系統(tǒng)由硬件系統(tǒng)和軟件系統(tǒng)構(gòu)成，計(jì)算機(jī)硬件由（運(yùn)算器）、（控制器）、（存儲(chǔ)

器）、輸入設(shè)備和輸出設(shè)洛等五部分構(gòu)成。

2.運(yùn)算器是計(jì)算機(jī)遂行數(shù)據(jù)處理的部件，重要具有算術(shù)運(yùn)算和（邏輯運(yùn)算州勺處理功能。

運(yùn)算器重要由一算術(shù)邏輯單元（ALU）、（累加器）、（多種通用寄存器）和若干控制電路構(gòu)成。

3.執(zhí)行一條指令，要通過（讀取指令），（分析指令）和（執(zhí)行指令）所規(guī)定的處理功能三個(gè)

階段完畢，控制器還要保證能按程序中設(shè)定的指令運(yùn)行次序，自動(dòng)地持續(xù)執(zhí)行指令序列。

1.主頻是計(jì)算機(jī)的一種重要指標(biāo)，它日勺單位是（MH2）；運(yùn)算速度曰勺單位是MIPS,

也就是（每秒百萬指令數(shù)）。

2.十進(jìn)制到二進(jìn)制的轉(zhuǎn)換，一般要辨別數(shù)口勺（整數(shù)）部分和（小數(shù)）部分，

并分別

按（除2取余數(shù)）和（乘2取整數(shù)）部分兩種不一樣的措施來完畢。

3.尋址方式要處理的問題是怎樣在指令巾表達(dá)一種操作數(shù)"勺地址，怎樣用這種表達(dá)得

到操作數(shù)、或怎樣計(jì)算出操作數(shù)的地址。表達(dá)在指令中的操作數(shù)地址一般被稱為（形式地

址）；用這種形式地址并結(jié)合某些規(guī)則，可以計(jì)算由操作數(shù)在存儲(chǔ)器中的存儲(chǔ)單元地址,

這地址被稱為數(shù)據(jù)的i物理（有效）地址）-

4.三級(jí)不一樣的存儲(chǔ)器，是用讀寫速度不一樣、存儲(chǔ)容量不一樣、運(yùn)行原理不一樣、

管理使用措施也不盡相似的不一樣存儲(chǔ)器介質(zhì)實(shí)現(xiàn)歐I。高速緩沖存儲(chǔ)器使用（靜態(tài)存儲(chǔ)

器芯片）實(shí)現(xiàn)，上存儲(chǔ)器使用（動(dòng)態(tài)存儲(chǔ)器芯片）實(shí)現(xiàn)，而虛擬存

儲(chǔ)器則使用（迅速磁盤設(shè)備）上H勺一片存儲(chǔ)區(qū)。

5.在計(jì)算機(jī)主機(jī)和I/O設(shè)備之間，可以采用不一建H勺控制方式進(jìn)行數(shù)據(jù)傳送。一般

分為如下五種方式，即（程序直接控制方式）、（程序中斷傳送方式）、（直接存儲(chǔ)

器存取方式）、（I/O通道控制方式）和（外圍處理機(jī)方式）。

1.計(jì)算機(jī)字長一般指的是（總線寬度），所謂n比特的CPU,其中的n是指（數(shù)

據(jù)總線寬度）。

2.任何進(jìn)位計(jì)數(shù)制都包括兩個(gè)基本要素，即（基數(shù)）和（位權(quán)）。在8進(jìn)制計(jì)

數(shù)中，基數(shù)為（8）,第i位上口勺位權(quán)是（8i）。

3.目前流行的計(jì)算機(jī)系統(tǒng)中，廣泛采用由三種運(yùn)行原理不一樣、性能差異很大的存儲(chǔ)

介質(zhì)，來分別構(gòu)建（高速緩沖存儲(chǔ)器）、（主存儲(chǔ)器）和（虛擬存儲(chǔ)器），再

將它們構(gòu)成通過計(jì)算機(jī)硬軟件統(tǒng)一管理與調(diào)度的三級(jí)構(gòu)造日勺存儲(chǔ)器系統(tǒng)。

4.計(jì)算機(jī)輸入輸出子系統(tǒng)，一般由（計(jì)算機(jī)總線）、（輸入輸出接口）和（輸

入輸出設(shè)備）等3個(gè)層次的邏輯部件和設(shè)備共同構(gòu)成，（計(jì)算機(jī)總線）用于連接計(jì)

算機(jī)的各個(gè)部件為一體，構(gòu)成完整U勺整機(jī)系統(tǒng)，在這些部件之間實(shí)現(xiàn)信息的互相溝通與傳送。

5.可以從不一樣的角度對(duì)打印機(jī)進(jìn)行分類。從（印字方式）II勺角度來分，可以把

打印機(jī)提成擊打式和非擊打式，擊打式打印機(jī)又被分為（點(diǎn)陣式）和（活字式）兩

器的內(nèi)容也同步（左移）一位。接下來開始求下一位商。

（4）用此措施計(jì)算，假如成果不溢出，商的I符號(hào)和數(shù)值位是用相似口勺措施計(jì)算出來日勺，嚴(yán)

格他說，此時(shí)求出口勺商是（反）碼表達(dá)口勺成果，對(duì)正的商，也就是補(bǔ)碼表達(dá)，對(duì)負(fù)

的商，應(yīng)當(dāng)再在最低位（加1）后才是真正口勺補(bǔ)碼表達(dá)的商；為了簡(jiǎn)樸，也可乂不

去辨別商的符號(hào)，商的J最低位不再通過計(jì)算得到，而是恒置為（1）。

5.在計(jì)算機(jī)系統(tǒng)中，地址總線的位數(shù)決定了內(nèi)存儲(chǔ)器（最大時(shí)可尋址）空間，數(shù)據(jù)總

線的位數(shù)與它的工作頻率的乘積（正比于）該總線最大的輸入/輸出能力。

6.使用陣列磁盤可以比較輕易地增長磁盤系統(tǒng)的（存儲(chǔ)容量），提窗磁盤系統(tǒng)的讀寫速度,

能以便地實(shí)現(xiàn)磁盤系統(tǒng)的（容錯(cuò)）功能。

一、選擇題（每題3分，共30分）

1.下列數(shù)中最小時(shí)數(shù)是（C）.

A.（101001）2：B.（52）8

C.（00101（X）1）BCDD.（233）16

2.1946年研制成功的第一臺(tái)計(jì)算機(jī)稱為一一，1949年研制成功日勺第一臺(tái)程序內(nèi)存

的計(jì)算機(jī)稱為。（B）

A.EDVAC,MARK!BENIAC,EDSAC

C.ENIAC,MARKID.ENIAC,UNIVACI

3.馮.諾依曼機(jī)工作方式的基本特點(diǎn)是（A）。

A多指令流單數(shù)據(jù)流

B按地址訪問并次序執(zhí)行指令

C堆棧操作

D存儲(chǔ)器按內(nèi)部選擇地址

4.兩個(gè)補(bǔ)碼數(shù)相加，只有在最高位相似時(shí)會(huì)有也許產(chǎn)生溢出，在最高位不一樣步（C）。

A有也許產(chǎn)生溢出B會(huì)產(chǎn)生溢出

C一定不會(huì)產(chǎn)生溢出D不一定會(huì)產(chǎn)生溢出

5.在指令的尋址方式中，寄存器尋址，操作數(shù)在（AB）中，指令中的操作數(shù)是（）。

A通用寄存器B,寄存器編號(hào)

C內(nèi)存單元D.操作數(shù)I向地址

E.操作數(shù)地址的地址F.操作數(shù)自身

G.指令

6.有關(guān)操作數(shù)H勺來源和去處，表述不對(duì)時(shí)的是（D）。

A第一種來源和去處是CPU寄存器

B第二個(gè)來源和去處是外設(shè)中的寄存器

C第三個(gè)來源和去處是內(nèi)存中的存貯器

D.第四個(gè)來源和去處是外存貯器

7.對(duì)磁盤進(jìn)行格式化，在一種記錄面上要將磁盤劃分為若干一一，在這基礎(chǔ)上，又要

將一一劃分為若干一一。［A）

A.磁道，磁道，扇區(qū)B.扇區(qū)，扇區(qū)，磁道

C扇區(qū)，磁道，扇區(qū)D.磁道，扇區(qū)，磁道

8.在采用DMA方式的JI/O系統(tǒng)中，其基本思想是在（B）之間建立直接的I數(shù)據(jù)通

路。

A.CPU與外圍設(shè)備B主存與外圍設(shè)備

C外設(shè)與外設(shè)D.CPU與主存

1.馮?諾依曼機(jī)工作方式U勺基本特點(diǎn)是(B)o

A,多指令流單數(shù)據(jù)流B.按地址訪問并次序執(zhí)行指令

C.堆棧操作D.存儲(chǔ)器按內(nèi)部選擇地址

2.計(jì)算機(jī)系統(tǒng)中日勺存儲(chǔ)器系統(tǒng)是指一一，沒有外部存儲(chǔ)器H勺計(jì)算機(jī)監(jiān)控程序可以存

放在中。(D)

A.RAM,CPUB.ROM,RAM

C.主存儲(chǔ)器，RAM和ROMD.主存儲(chǔ)器和外存儲(chǔ)器，ROM

3.某機(jī)字長16位，采用定點(diǎn)小數(shù)表達(dá)，符號(hào)位為1位，尾數(shù)為15位，則可表達(dá)的最

大正小數(shù)為一一，最小負(fù)小數(shù)為一一。(C)

A.+(216—1),—(1—2-15)B.+(215—1),—(1—2-16)

C,+(1—215),—(1—2-15)D.+(215—1),—(1—215)

4.在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是(C)。

A.運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或借位

B.參與運(yùn)算時(shí)操作數(shù)超過了機(jī)器的表達(dá)范圍

C.運(yùn)算日勺成果H勺操作數(shù)超山了機(jī)器的表達(dá)范圍

D,寄存器日勺位數(shù)太少，不得不舍棄最低有效位

5.間接尋址是指(D)。

A,指令中直接給出操作數(shù)地址

B.指令中直接給出操作數(shù)

C.指令中間接給出操作數(shù)

D.指令中間接給出操作數(shù)地址

6.輸入輸出指令的功能是(C)。

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D.變化程序執(zhí)行的次序

7.某計(jì)算機(jī)的字長是8位，它的存儲(chǔ)容量是64KB,若按字編址，那么它的尋址范圍應(yīng)當(dāng)

是(B)。

A.0—128KB.0—64K

C,0—32KD.0—16K

8.若主存每個(gè)存儲(chǔ)單元為16位，貝4(B)o

A.其地址線也為16位

B.其地址線與16無關(guān)

C.其地址線為“位

D.其地址線與16有關(guān)

9.在計(jì)算機(jī)I/O系統(tǒng)中，在用DMA方式傳送數(shù)據(jù)時(shí)，DMA控制器應(yīng)控制(D),

A.地址總線B.數(shù)據(jù)總線

C.控制總線D,以上都是

lo.在計(jì)算機(jī)總線構(gòu)造的單機(jī)系統(tǒng)中，三總線構(gòu)造的計(jì)算機(jī)的總線系統(tǒng)由(B)構(gòu)成，

A.系統(tǒng)總線、內(nèi)存總線和1/()總線

B.數(shù)據(jù)總線、地址總線和控制總線

C.內(nèi)部總線，系統(tǒng)總線和I/O總線

D,ISA總線、VESA總線和PCI總線

1.完整的計(jì)算機(jī)系統(tǒng)應(yīng)當(dāng)包括(D)。

A.運(yùn)算器、存儲(chǔ)器和控制器

B.外部設(shè)備和主機(jī)

C,主機(jī)和實(shí)用程序

D.配套日勺硬件設(shè)備和軟件系統(tǒng)

2.迄今為止，計(jì)算機(jī)中日勺所有信息仍以二進(jìn)制方式表達(dá)口勺原因是一一，計(jì)算機(jī)硬件

能直接執(zhí)行的只有一一。(C)

A.節(jié)省元件，符號(hào)語言B.運(yùn)算速度快，機(jī)器語言和匯編語言

C.物理器件性能所致，機(jī)器語言D.信息處理以便，匯編語言

3.下列數(shù)中最小的數(shù)是(C)。

A.(1010010)2B.(512)8

C.(OOIOIOOO)BCDD.(235)16

4.定點(diǎn)數(shù)補(bǔ)碼加法具有兩個(gè)特點(diǎn)：一是符號(hào)位(B)：二是相加后最高位上的進(jìn)位要

舍去。

A.與數(shù)值位分別進(jìn)行運(yùn)算

B.與數(shù)值位一起參與運(yùn)算

C.耍舍去

D.表達(dá)溢出

5.長度相似但格式不一樣的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾數(shù)長,

其他規(guī)定均相似，則它們可表達(dá)H勺數(shù)H勺范圍和精度為（B）。

A.兩者可表達(dá)的數(shù)內(nèi)范圍和精度相似

B.前者可表達(dá)時(shí)數(shù)的范圍大但精度低

C.后者可表達(dá)時(shí)數(shù)的范圍大且精度高

D.前者可表達(dá)時(shí)數(shù)的范闈大且精度高

6.立即尋址是指（B）。

A.指令中直接給出操作數(shù)地址

B.指令中直接給出操作數(shù)

C.指令中間接給出操作數(shù)

D.指令中間接給出操作數(shù)地址

7.在控制器中，必須有一種部件，能提供指令在內(nèi)存中口勺地址，服務(wù)于讀取指令，并接受

下條將被執(zhí)行的指令的地址，這個(gè)部件是（C）。

A.IPB.IR

C.PCD.AR

8.某計(jì)算機(jī)H勺字長是16位，它口勺存儲(chǔ)容量是64KB,若按字編址，那么它的尋址范圍應(yīng)當(dāng)

是（B）o

A.0—64KB.0—32K

C.0—64KBD.0—32KB

9.在采用DMA方式的I/O系統(tǒng)中，其基本思想是在（B）之間建立直接H勺數(shù)據(jù)通路。

A.CPU與外圍設(shè)備

B.主存與外圍設(shè)備

C.外設(shè)與外設(shè)

D.CPU與主存

10.在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉（C）標(biāo)志，以防止本次中斷服

務(wù)結(jié)束前同級(jí)日勺其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。

A.中斷容許B.中斷祈求

C.中斷屏蔽D.中斷響應(yīng)

1.某機(jī)字長32位?采用定點(diǎn)整數(shù)表示，符號(hào)位為1位,尾數(shù)為31位,則可表示的被大正整

數(shù)為?觸小負(fù)整數(shù)為?（）

A.B.—

C.+（2M-1）.-（2W-1）D,4

答案：A

2.在定點(diǎn)二進(jìn)制運(yùn)算器中，加法運(yùn)算一般通過（D）來實(shí)現(xiàn)。

A.原碼運(yùn)算的二進(jìn)制加法器B.反碼運(yùn)算的二進(jìn)制加法器

C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器

3.定點(diǎn)數(shù)補(bǔ)碼加法具有兩個(gè)特點(diǎn)：一是符號(hào)位與數(shù)值位一起參與運(yùn)算；二是相加后最

高位上的進(jìn)位（C）。

A.與數(shù)值位分別進(jìn)行運(yùn)算B.與數(shù)值位一起參與運(yùn)算

C.耍舍去D.表達(dá)溢出

4.長度相似但格式不一樣的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾

數(shù)長，其他規(guī)定均相似，則它們可表達(dá)時(shí)數(shù)的范圍和精度為（C）o

A.兩者可表達(dá)時(shí)數(shù)的范圍和精度相似B.前者可表達(dá)時(shí)數(shù)的范圍大且精度高

C.后者可表達(dá)時(shí)數(shù)的范圍小但精度高D.前者可表達(dá)的數(shù)的范圍小且精度而

5.直接尋址是指（A）＜

A.指令中直接給出操作數(shù)地址

B.指令中直接給出操作數(shù)

C.指令中間接給出操作數(shù)

D.指令中間接給出操作數(shù)地址

6.堆棧尋址艮I原則是（B）。

A.隨意進(jìn)出B.后進(jìn)先出

C.先進(jìn)先出D.后進(jìn)后出

7.構(gòu)成硬連線控制器口勺重要部件有（B）。

A.PC、IPB.PC、IR

C.IR、IPDoAR、IP

8.微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B）。

A.每一條機(jī)器指令由一條微指令來執(zhí)行

B.每一條機(jī)器指令由一段用微指令編成日勺微程序來解釋執(zhí)行

C.一段機(jī)器指令構(gòu)成的程序可由一條微指令來執(zhí)行，

D.一條微指令由若干條機(jī)器指令構(gòu)成

9.若主存每個(gè)存儲(chǔ)單元存8位數(shù)據(jù)，則（B）。

A.其地址線也為8位B.其地址線與8無關(guān)

C.其地址線為16位D.其地址線與8有關(guān)

10.CPU通過指令訪問Cache所用的程序地址叫做：A）。

A.邏輯地址B.物理地址

C.虛擬地址D,真實(shí)地址

11.在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠（A）來辨別的I。

A.不一樣H勺地址和指令代碼B.不一樣H勺數(shù)據(jù)和指令代碼

C.不一樣口勺數(shù)據(jù)和地址D.不一樣口勺地址，

12,在采用DMA方式高速傳播數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是通過計(jì)算機(jī)的（D）傳播依J。

A.控制總線B.專為DMA設(shè)日勺數(shù)據(jù)總線

C.地址總線D.數(shù)據(jù)總線

】?下列數(shù)中最小的數(shù)是()..

A.(1010010)：B(00101000)^

Q<512),D.(235)”

2.某機(jī)字長】6位.采用定點(diǎn)整數(shù)表示.符號(hào)位為1位?尾數(shù)為15位,則可表示的垃大正整

數(shù)為,最小負(fù)整數(shù)為?<)

A?+《2”-1).一⑵$一1)B.+<2,$-1),-(2,1-1)

G+(2l,-l),-(2,$-l)D.+《2'；一】),一(1一2”)

3.運(yùn)算器雖由許多部件組成?但核心部分是()?

A.數(shù)據(jù)總線a算術(shù)邏機(jī)運(yùn)算單元

G多路開關(guān)D.累加寄存器

4.在定點(diǎn)運(yùn)算器中,無論采用雙符號(hào)位還是采用爾符號(hào)位，部必須要布溢出判斷電路?它

一般用《)來實(shí)現(xiàn).

A.與非門B或非門

C.異或門D.與或非門

5.立即尋址是指《)?

A.指令中直接給出操作數(shù)地址a指令中N接給出操作教

C指令中間接給出操作數(shù)D.指令中間接給出掾作數(shù)地址

1~5答案：BABCB

6.輸入輸出指令的功能足(C)o

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送

D.變化程序執(zhí)行的次序

7.微程序控制器中，機(jī)器指令與微指令的關(guān)系是(D)“

A.一段機(jī)器指令陶成的程序可由一條微指令來執(zhí)行

B.一條微指令由若二條機(jī)器指令構(gòu)成

C.每一條機(jī)器指令由一條微指令來執(zhí)行

D.每一條機(jī)器指令由一段用微指令編成H勺微程序來解釋執(zhí)行

8.相對(duì)指令流水線方案和多指令周期方案，單指令周期方案的資源運(yùn)用率和性能價(jià)格

比（A）。

A.最低B.居中

C.最高D.都差無多

9.某一RAM芯片，其容量為1024X8位，除電源端和接地端外，連同片選和讀/寫信

號(hào)該芯片引出腳H勺最小數(shù)目應(yīng)為（B）。

A.23B.20

C.17D.19

10.在主存和CPU之間增長Cache日勺目的是（C）。

A.擴(kuò)大主存的容量

B.增長CPU中通用寄存器日勺數(shù)量

C.處理CPU和主存之間口勺速度匹配

D.替代CPU中口勺寄存器工作

11.計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（B）之間的交接界面。

A.CPU與存儲(chǔ)器B.主機(jī)與外圍設(shè)備

C.存儲(chǔ)器與外圍設(shè)備D.CPU與系統(tǒng)總線

12.在采用DMA方式:的I/O系統(tǒng)中，其基本思想是在（B）之間建立直接的數(shù)據(jù)通

路。

A.CPU與外圍設(shè)備B.主存與外圍設(shè)備

C.外設(shè)與外設(shè)D.CPU與主存

一、選擇題：

1.機(jī)器數(shù)中，零的表達(dá)形式是唯一的。

A.原碼B.補(bǔ)碼C.移碼D.反碼

答案：B

2.某計(jì)算機(jī)字長16位，采用補(bǔ)碼定點(diǎn)小數(shù)表達(dá)，符號(hào)位為1位，數(shù)值位為15位，則

可表達(dá)的最大正小數(shù)為,最小負(fù)小數(shù)為，

A.B.

C.D.

答案：C

3.加法器采用并行進(jìn)位R勺目的是。

A.提高加法器的速度B.迅速傳遞進(jìn)位信號(hào)

C.優(yōu)化加法器構(gòu)造D.增強(qiáng)加法器功能

答案：B

4.構(gòu)成一種運(yùn)算器需要多種部件，但下面所列不是構(gòu)成運(yùn)算器的部件。

A.狀態(tài)寄存器B.數(shù)據(jù)總線

C.ALUD.地址寄存器

答案：D

一、選擇題：

I.計(jì)算機(jī)硬件能直接識(shí)別和運(yùn)行的只能是程序。

A.機(jī)器語言B.匯編語言C.高級(jí)語言D.VHDL

答：A

2.指令中用到的數(shù)據(jù)可以來自（可多選）。

A.通用寄存器B.微程序存儲(chǔ)器C.輸入輸出接口D.指令寄存器

E.內(nèi)存單元F.磁盤

答：A>C、E

3.匯編語言要通過_____的翻譯才能在計(jì)算機(jī)中執(zhí)行。

A.編譯程序B.數(shù)據(jù)庫管理程序C.匯編程序D.文字處理程序

答：C

4.在設(shè)計(jì)指令操作碼時(shí)要做到（可多選）。

A.能區(qū)別一套指令系統(tǒng)中口勺所有指令

B.能表明操作數(shù)的地址

C.長度隨意確定

D.長度合適規(guī)范統(tǒng)一

答：A>B、D

5.控制器的功能是。

A.向計(jì)算機(jī)各部件提供控制信號(hào)B.執(zhí)行語言翻譯

C.支持匯編程序D.完畢數(shù)據(jù)運(yùn)算

答：A

6.從資源運(yùn)用率和性能價(jià)格比考慮，指令流水線方案，多指令周期方案，

單指令周期方案。

A.最佳B.次之C.最不可取D.都差不多

答：A、B、C

一、選擇題：

I.下列部件（設(shè)備）中，存取速度最快的是O

答：C

A.光盤存儲(chǔ)器B.CPU的寄存器C.軟盤存儲(chǔ)器D.硬盤存儲(chǔ)器

2.某SRAM芯片，其容量為1KX8位，加.上電源端和接地端，該芯片引出線的至少數(shù)目應(yīng)

為。

答：D

A.23B.25C.50D.20

3.在主存和CPU之間增長Cache的目的是，

A.擴(kuò)大主存的容量

B.增長CPU中通用寄存器的數(shù)量

C.處理CPU和主存之間的速度匹配

D.替代CPU中的寄存器工作

答：C

4.在獨(dú)立編址方式下，存儲(chǔ)單元和I/O設(shè)備是靠來辨別的。

A.不一樣的地址和指令代碼B.不一樣的數(shù)據(jù)和指令代碼

C.不一樣的數(shù)據(jù)和地址D.不一樣的地址

答：A

5.伴隨CPU速度的不停提高，程序查詢方式很少彼采用的原因是o

A.硬件構(gòu)造復(fù)雜B.硬件構(gòu)造簡(jiǎn)樸

C.CPU與外設(shè)串行工作D.CPU與外設(shè)并行工作

答：D

6.在采用DMA方式的I/O系統(tǒng)中，其基本思想是在一之間建立直接的數(shù)據(jù)通路。

A.CPU與外設(shè)B.主存與外設(shè)

C.CPU與主存D.外設(shè)與外設(shè)

答：B

1.在做脫機(jī)運(yùn)算器試驗(yàn)時(shí)，送到運(yùn)算器芯片日勺控制信號(hào)是通過（）提供日勺，外部送到運(yùn)算

器芯片的數(shù)據(jù)信號(hào)是通過（）提供H勺，并通過（）查看運(yùn)算器口勺運(yùn)算成果（運(yùn)算日勺值和特

性標(biāo)志位狀態(tài)）。FDB

A.計(jì)算機(jī)日勺控制器B.發(fā)光二極管指示燈亮滅狀態(tài)

C.顯示屏屏幕上口勺內(nèi)容D.手撥數(shù)據(jù)開關(guān)

E.運(yùn)算器累加器中的內(nèi)容F.微型開關(guān)

2.在組合邏輯H勺控制器中，節(jié)拍發(fā)生器（TIMING）H勺作用在于指明指令的執(zhí)行（）,

它是一種經(jīng)典"勺（）邏輯電路，從一種節(jié)拍狀態(tài)變到下一種節(jié)拍狀態(tài)時(shí)，同步翻轉(zhuǎn)"勺觸

發(fā)器數(shù)目以盡量口勺（）為好。LBH

A.快B.時(shí)序C.多D.組合

E.數(shù)據(jù)F.控制G.類型H.少

1.次序J.狀態(tài)K.過程L,環(huán)節(jié)

3.在計(jì)算機(jī)硬件系統(tǒng)中，在指令的操作數(shù)字段中所示的內(nèi)存地址被稱為（），用它計(jì)算出

來時(shí)送到內(nèi)存用以訪問一種存儲(chǔ)器單元的地址被稱為（）；在講解虛擬存儲(chǔ)器時(shí)，程序的指

令中使用的是存儲(chǔ)器的（），通過地址變換后得到H勺可以用以訪問一種存儲(chǔ)器單元的地址被

稱為（）；CAFE

A.有效地址B.內(nèi)存地址C.形式地址D.文獻(xiàn)地址

E.物理地址F.邏輯地址G.虛擬地址H.指令地址

I.指令地址J.CACHE地址

三、簡(jiǎn)答題（50分）

1.簡(jiǎn)述計(jì)算機(jī)運(yùn)算器部勺重要功能。（?分）

答：運(yùn)算器部件是計(jì)算機(jī)五大功能部件中口勺數(shù)據(jù)加工部件。運(yùn)算器的J首要功能是完畢對(duì)

數(shù)據(jù)的算術(shù)和邏輯運(yùn)算，由其內(nèi)部的ALU承擔(dān)。運(yùn)算器的第二項(xiàng)功能是暫存將參與運(yùn)算日勺

數(shù)據(jù)和中間成果，由其內(nèi)部日勺一組寄存器承擔(dān)。此外，運(yùn)算器一般還作為處理機(jī)內(nèi)部傳送數(shù)

據(jù)的重要通路。

2.一條指令一般由哪些部分構(gòu)成?簡(jiǎn)述各部分H勺功能。（8分）

答：一般狀況下，一條指令要由操作碼和操作數(shù)地址兩部分內(nèi)容構(gòu)成。其中第一部分是

指令的操作碼，它確定了本條指令是執(zhí)行算術(shù)、邏輯、讀寫等多種操作中的哪一種功能，計(jì)

算機(jī)為每條指令分派了一種確定的操作碼。第二部分是指令的操作數(shù)地址，用于給出被操作

的信息（指令或數(shù)據(jù)用勺地址，包括參與運(yùn)算時(shí)一或多種操作數(shù)所在H勺地址，運(yùn)算成果的保

留地址，程序日勺轉(zhuǎn)移地址、被調(diào)用口勺子程序的人口地址等。

3.什么是高速緩沖存儲(chǔ)器?在計(jì)算機(jī)系統(tǒng)中它是怎樣發(fā)揮作用的?（7分）

答：高速緩沖存儲(chǔ)器，是一種相對(duì)于主存來說容量很小、速度特快、用靜態(tài)存儲(chǔ)器器件

實(shí)現(xiàn)的存儲(chǔ)器系統(tǒng)。它的作用在于緩和主存速度慢、跟不上CPU瀆寫速度規(guī)定的矛盾。它

的實(shí)現(xiàn)原理是，把CPU近來最也許用到的少許信息（數(shù)據(jù)或指令）從主存復(fù)制到CACHE中，

當(dāng)CPU下次再用這些信息時(shí),，它就不必訪問慢速H勺主存，而直接從迅速的CACHE中得到,

從而提高了得到這些信息的速度，使CPU有更高的運(yùn)行效率。

4.解釋術(shù)語：總線周期。（7分）

答：總線周期?般指的是通過總線完畢?次內(nèi)存讀寫操作或完畢?次輸入輸出設(shè)備日勺讀

寫操作所必需日勺時(shí)間。根據(jù)詳細(xì)的操作性質(zhì)，可以把一種總線周期辨別為內(nèi)存讀周期、內(nèi)存

寫周期、I/O讀周期和I/O寫周期等4種類型。

I.1.按你自己的理解用想像的計(jì)算機(jī)的硬件（應(yīng)有中斷功能）構(gòu)成，寫出完畢下面給定

的指令格式II勺指令的執(zhí)行流程；（18分）

（1）累加器內(nèi)容完畢“乒或”運(yùn)算

“異或”指令的指令格式

操作碼DRSR

（2）把一種內(nèi)存單元中的內(nèi)容讀到所選擇歐）一種累加器中。

操作碼DRSR

答案：（I）執(zhí)行流程:

a.程序計(jì)數(shù)器的內(nèi)容一地址寄存器

b.讀內(nèi)存，讀出的指令一指令寄存器

c.DR/、J內(nèi)容異或SR『、J內(nèi)容，成果一DR

d.檢杳有無中斷祈求，有，則進(jìn)行對(duì)應(yīng)處理；無，則轉(zhuǎn)入下一條指令的執(zhí)行過程。

（2）執(zhí)行流程：

a.程序計(jì)數(shù)器的內(nèi)容~地址寄存器

b.讀內(nèi)存，讀出的指令一指令寄存器

c.SR的內(nèi)容一地址寄存器（寄存器間接尋址方式）

d.讀內(nèi)存，讀出的數(shù)據(jù)一DR

e.檢查有無中斷祈求，有，則進(jìn)行對(duì)應(yīng)處理；無，則轉(zhuǎn)入下一條指令日勺執(zhí)行過程

2.2.回答中斷處理功能在計(jì)算機(jī)系統(tǒng)中的重要作用，至少說出5點(diǎn)。（15分）

參照答案（任意選答5個(gè)）

（1）一種重要的輸入輸出方式

（2）便件故障報(bào)警處理

（3）支持多道程序運(yùn)行

（4）支持實(shí)時(shí)處理功能

（5）支持人機(jī)交互的重要手段

（6）支持計(jì)算機(jī)之間高速通訊和網(wǎng)絡(luò)功能

（刀支持建立多任務(wù)系統(tǒng)和多處理機(jī)系統(tǒng)

3.3.在計(jì)算機(jī)系統(tǒng)中，使用直接存儲(chǔ)器訪問H勺目的是什么？在采用總線周期“挪用”方

式把外圍設(shè)備傳送來日勺一種數(shù)據(jù)寫進(jìn)內(nèi)存儲(chǔ)器的一種單元的J期間，CPU也許處在何種運(yùn)行

方式？對(duì)采用直接存儲(chǔ)器訪問口勺外圍設(shè)備，要給出中斷祈求功能嗎？為何？（17分）

答案：（1）既要提高高速外圍設(shè)備與計(jì)算機(jī)主機(jī)（內(nèi)存儲(chǔ)器）之間傳送數(shù)據(jù)H勺速度，又要減

少數(shù)據(jù)人出對(duì)CPU的時(shí)間開銷；（5分）

（2）在采用總線周期“挪用”方式把外圍設(shè)備傳送來的一種數(shù)據(jù)寫進(jìn)內(nèi)存儲(chǔ)器的一種單元

的期間，CPU也許處在等待使用總線的狀態(tài)（與DMA競(jìng)爭(zhēng)使用總線并且未獲得總線使用

權(quán)），或正在正常執(zhí)行程序（未碰到與DMA競(jìng)爭(zhēng)使用總線的狀況）；（6分）

（3）對(duì)采用直接存儲(chǔ)器訪問的外圍設(shè)備，也要給出中斷祈求功能，由于?次數(shù)據(jù)傳送也許

要多次（每次傳送一批數(shù)據(jù)）啟動(dòng)DMA傳送過程才能完畢，每傳送完畢一批數(shù)據(jù)，DMA

卡要送中斷祈求信號(hào)給CPU。

1.簡(jiǎn)述計(jì)算機(jī)運(yùn)算器部件的重要功能。

答案：運(yùn)算器部件是計(jì)算機(jī)五大功能部件中的數(shù)據(jù)加工部件。運(yùn)算器口勺首要功能是完畢對(duì)數(shù)

據(jù)的算術(shù)和邏輯運(yùn)算，由其內(nèi)部的ALu承擔(dān)。運(yùn)算器的第二項(xiàng)功能是暫存將參與運(yùn)算的數(shù)

據(jù)和中間成果，由其內(nèi)部II勺一組寄存器承擔(dān)。此外，運(yùn)算器一般還作為處理機(jī)內(nèi)部傳送數(shù)據(jù)

的重要通路。

2.在教學(xué)計(jì)算機(jī)H勺總線設(shè)計(jì)中，提到并實(shí)現(xiàn)了內(nèi)部總線和外部總線，這指的I是什么含

義？他們是怎樣連接起來啊?怎樣控制兩者之間的通斷以及數(shù)據(jù)傳送的方向？

答案：在教學(xué)計(jì)算機(jī)口勺總線設(shè)計(jì)中，cPu一側(cè)使用的數(shù)據(jù)總線被稱為內(nèi)部總線，在內(nèi)存儲(chǔ)器

和I/O接口一側(cè)使用的數(shù)據(jù)總線被稱為外部總線，他們通過雙向三態(tài)門電路實(shí)現(xiàn)互相連接,

而雙向三態(tài)門電路自身就有i種選擇接通或斷開兩個(gè)方向的數(shù)據(jù)信息日勺控制信號(hào)，尚有另一

種選擇數(shù)據(jù)傳送方向的控制信號(hào)，只要按照運(yùn)行規(guī)定對(duì)的地提供出這2個(gè)控制信號(hào)即可。

1.簡(jiǎn)述奇偶校驗(yàn)碼和海明校驗(yàn)碼的實(shí)現(xiàn)原理。

答；奇偶校驗(yàn)碼原理；一般是為一種字節(jié)補(bǔ)充一種二進(jìn)制位，稱為校驗(yàn)位，通過設(shè)置校驗(yàn)位

的值為0或1□勺方式，使字節(jié)自身的8位和該校驗(yàn)位具有1值的位數(shù)一定為奇數(shù)或偶數(shù)。在

接受方，檢查接受到的碼字與否還滿足取值為1日勺總的位數(shù)的奇偶關(guān)系，來決定數(shù)據(jù)與否出

錯(cuò)。

海明校驗(yàn)碼原理：星在k個(gè)數(shù)據(jù)位才外加上r個(gè)校驗(yàn)位，從而形成一種k+r位的新的J碼字，

使新的碼字及I碼距比較均勻地拉大。把數(shù)據(jù)日勺每一種二進(jìn)制位分派在幾種不一樣的偶校驗(yàn)位

的組合中，當(dāng)某一位出現(xiàn)錯(cuò)誤，就會(huì)引起有關(guān)的幾種校驗(yàn)位H勺值發(fā)生變化，這不僅可以發(fā)現(xiàn)

錯(cuò)誤，還可以指出哪一位出錯(cuò)，為深入糾錯(cuò)提供了根據(jù)。

2.簡(jiǎn)述教材中給出的MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和構(gòu)成。

答：MIPS計(jì)算機(jī)的運(yùn)算器部件的功能和構(gòu)成：運(yùn)算器的首要功能是完畢對(duì)數(shù)據(jù)的算術(shù)和邏

輯運(yùn)算，由其內(nèi)部的一種被稱之為算術(shù)與邏輯運(yùn)算部件（英文縮寫為ALU）承擔(dān)；運(yùn)算器U勺第

二項(xiàng)功能，是暫存將參與運(yùn)算的數(shù)據(jù)和中間成果，由其內(nèi)部的一組寄存器承擔(dān)：為了用硬件

線路完畢乘除指令運(yùn)算，運(yùn)算器內(nèi)一般尚有一種能自行左右移位的專用寄存器，通稱乘商寄

存器。這些部件通過幾組多路選通器電路實(shí)現(xiàn)互相連接和數(shù)據(jù)傳送；運(yùn)算器要與計(jì)算機(jī)其他

幾種功能部件連接在一起協(xié)同運(yùn)行，還必須有接受外部數(shù)據(jù)輸入和送出運(yùn)算成果日勺邏輯電

路。

3.浮點(diǎn)運(yùn)算器由哪兒部分構(gòu)成？

答：處理浮點(diǎn)數(shù)指數(shù)部分H勺部件、處理尾數(shù)的部件、加速移位操作H勺移位寄存器線路以及寄

存器堆等構(gòu)成。

4.假定X=0.0110011*2",Y=0.1101定1*2/°(此處臥J數(shù)均為二進(jìn)制)，在不使用

隱藏位的狀況下，回答問題：

(1)浮點(diǎn)數(shù)階碼用4位移碼、尾數(shù)用8位原碼表達(dá)(含符號(hào)位)，寫出該浮點(diǎn)數(shù)能表達(dá)的J

絕對(duì)值最大、最小的(正數(shù)和負(fù)數(shù))數(shù)值；

解答：絕對(duì)值最大：111101111111、111111111111；

絕對(duì)值最?。?00100000000、000110000000

(2)寫出X、Y的浮點(diǎn)數(shù)表達(dá)。

[X]泳=101100110011[Y]j?=011001101101

(3)計(jì)算X+Y

A：求階差：|AE|=|1011-01101=0101

B：對(duì)階：Y變?yōu)?0110000001101101

C：尾數(shù)相加：00011001100000+(X)000001101101=(X)011011001101

D：規(guī)格化：左規(guī)：尾數(shù)為011011001101,階碼為1010

F：舍入處理：采用0舍1入法處理，則有001101100+1=001101101

E：不溢出

因此，X+Y最終浮點(diǎn)數(shù)格式的成果:101001101101,BP0.1101101*21°

1.一條指令一般由哪兩個(gè)部分構(gòu)成？指令的操作碼一般有哪幾種組織方式？各自應(yīng)用在什

么場(chǎng)所？各自日勺優(yōu)缺陷是什么？

答：一條指令一般由操作碼和操作數(shù)兩個(gè)部分構(gòu)成。

指令的操作碼一般有定長的操作碼、變長臥J操作碼兩種組織方式。

定長操作碼的組織方式應(yīng)用在目前多數(shù)的計(jì)算機(jī)中；變長的操作碼組織方式一般用在小型及

以上的計(jì)算機(jī)當(dāng)中。（注：存疑）

定長操作碼的組織方式對(duì)于簡(jiǎn)化計(jì)算機(jī)硬件設(shè)計(jì)，提高指令譯碼和識(shí)別速度有利。

變長的操作碼組織方式可以在比較短的指令字中，既能表達(dá)出比較多"勺指令條數(shù)，又能盡量

滿足給出對(duì)應(yīng)的操作數(shù)地址的規(guī)定。

2.怎樣在指令中表達(dá)操作數(shù)的地址？一般使用哪些基本尋址方式？

答：是通過尋址方式來表達(dá)操作數(shù)日勺地址。

一般使用口勺基本尋址方式有：立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋址、

變址尋址、相對(duì)尋址、間接尋址、堆棧尋址等。

3.為讀寫輸入/輸出設(shè)備，一般有哪幾種常用的尋址方式用以指定被讀寫設(shè)備？

答：為讀寫輸入/輸出設(shè)備，一般有兩種常用的編址方式用以指定被讀寫設(shè)備，一是I/O端

口與主存儲(chǔ)器統(tǒng)一的編制方式，另一種是I/O端口與主存儲(chǔ)器彼此獨(dú)立H勺編制方式。（存疑,

此答案回答的是編碼方式，而非尋址方式一!）

4.簡(jiǎn)述計(jì)算機(jī)中控制器的功能和基本構(gòu)成，微程序的控制器和硬連線的控制器在構(gòu)成和運(yùn)

行原理方面有何相似和不一-樣之處？

答：控制器重要由下面4個(gè)部分構(gòu)成：

（1）程序計(jì)數(shù)器（PC）,是用于提供指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，

能執(zhí)行內(nèi)容增量和接受新的指令地址，用于給出卜一條將要執(zhí)行的指令日勺地址。

（2）指令寄存器（IR）,是用于接受并保留從內(nèi)存儲(chǔ)器讀出來的指令內(nèi)容的部件，在

執(zhí)行本條指令的整個(gè)過程中，為系統(tǒng)運(yùn)行提供指令自身的重要信息。

（3）指令執(zhí)行的環(huán)節(jié)標(biāo)識(shí)線路，用于標(biāo)識(shí)出每條指令H勺各個(gè)執(zhí)行環(huán)節(jié)的相對(duì)次序關(guān)系，

保證每一條指令按設(shè)定的環(huán)節(jié)序列依次執(zhí)行。

（4）所有控制信號(hào)的產(chǎn)生部件，它根據(jù)指令操作脩、指令H勺執(zhí)行環(huán)節(jié)（時(shí)刻），也許

尚有叫此外II勺條件信號(hào)，來形成或提供出H前執(zhí)行環(huán)節(jié)計(jì)算機(jī)各個(gè)部件要用到的控制信號(hào)。

計(jì)算機(jī)整機(jī)各硬件系統(tǒng)，正是在這些信號(hào)控制下協(xié)同運(yùn)行，執(zhí)行指令，產(chǎn)生預(yù)期的執(zhí)行成果。

由于上述后兩個(gè)部分的詳細(xì)構(gòu)成與運(yùn)行原理不一樣,控制器被分為硬連線控制器和微程

序控制器兩大類。

微程序的控制器和組合邏輯的控制器是計(jì)算機(jī)中兩種不一樣類型的控制器。

共同點(diǎn)：①基本功能都是提供計(jì)算機(jī)各個(gè)部件協(xié)同運(yùn)行所需要日勺控制信號(hào)；②構(gòu)成部分

均有程序計(jì)數(shù)器PC,指令寄存器IR；③都提成幾種執(zhí)行環(huán)節(jié)完畢每一條指令的詳細(xì)功能。

不一樣點(diǎn)：重要表目前處理指令執(zhí)行環(huán)節(jié)的措施，提供控制信號(hào)的方案不一樣樣。微程

序的控制器是通過微指令地址的銜接辨別指令執(zhí)行環(huán)節(jié),應(yīng)提供H勺控制信號(hào)從控制存儲(chǔ)器中

讀出，并通過一種微指令寄存器送到被控制部件。組合邏輯控制器是用節(jié)拍發(fā)生器指明指令

執(zhí)行環(huán)節(jié)，用組合邏輯電路直接給出應(yīng)提供的控制信號(hào)。

微程序的控制器的長處是設(shè)計(jì)與實(shí)現(xiàn)簡(jiǎn)樸些，易用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的控制器，理

論上可實(shí)現(xiàn)動(dòng)態(tài)微程序設(shè)計(jì)，缺陷是運(yùn)行速度要慢某些。

組合邏輯控制器的長處是運(yùn)行速度明顯地快，缺陷是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜些，但伴隨EDA

工具的成熟，該缺陷已得到很大緩和。

5.控制器的設(shè)計(jì)和該計(jì)算機(jī)日勺指令系統(tǒng)是什么關(guān)系？

答：控制器日勺日勺基本功能，是根據(jù)目前正在執(zhí)行的指令，和它所處日勺執(zhí)行環(huán)節(jié)，形成并提供

在這一時(shí)刻整機(jī)各部件要用到的控制信號(hào)。因此，控制器的設(shè)計(jì)和該計(jì)算機(jī)的指令系統(tǒng)是一

一對(duì)應(yīng)的關(guān)系，也就是控制器口勺設(shè)計(jì)應(yīng)根據(jù)指令口勺規(guī)定來進(jìn)行，尤其是要分析每條指令H勺執(zhí)

行環(huán)節(jié)，產(chǎn)生每個(gè)環(huán)節(jié)所需要的控制信號(hào)。

6.指令采用次序方式、流水線方式執(zhí)行的重要差異是什么？各有什么長處和缺陷？

次序方式是，在一條指令完全執(zhí)行結(jié)束后，再開始執(zhí)行下一條指令。長處是控制器設(shè)計(jì)簡(jiǎn)樸,

輕易實(shí)現(xiàn)，；缺陷是速度比較慢。

指令流水線方式是提高計(jì)算機(jī)硬件性能的重要技術(shù)和有效措施，在成本增長不多的狀況下很

明顯地提高了計(jì)算機(jī)的性能。追求的目的是力爭(zhēng)在每一種指令執(zhí)行環(huán)節(jié)中完畢一條指令H勺執(zhí)

行過程。實(shí)現(xiàn)思緒是把一條指令日勺幾項(xiàng)功能劃分到不一樣依J執(zhí)行部件去完畢，在時(shí)間上又容

許這幾種部件可以同步運(yùn)行。缺陷是控制器設(shè)計(jì)復(fù)雜，比較不輕易實(shí)現(xiàn)，；突出的長處是速

度明顯提高。

1.在三級(jí)存儲(chǔ)體系中，主存、外存和高速緩存各有什么作用？各有什么特點(diǎn)？

答：多級(jí)存儲(chǔ)器系統(tǒng)，是用繞讀寫速度尚可、存儲(chǔ)容量適中日勺主存儲(chǔ)器來組織和運(yùn)行的，并

由高速緩沖存儲(chǔ)器緩和主存讀寫速度慢、不能滿足CPU運(yùn)行速度需要的矛盾；用虛擬存儲(chǔ)

器更大的存儲(chǔ)空間，處理主存容量小、存不下規(guī)模更大日勺程序與更多數(shù)據(jù)的難題，從而到達(dá)

使整個(gè)存儲(chǔ)器系統(tǒng)有更高的讀寫速度、盡量大H勺存儲(chǔ)容量、相對(duì)較低的制造與運(yùn)行成本。高

速緩沖存儲(chǔ)器H勺問題是容量很小，虛擬存儲(chǔ)器的問題是讀寫速太慢。追求整個(gè)存儲(chǔ)器系統(tǒng)有

更高的性能/價(jià)格比的關(guān)鍵思緒，在于使用中充足發(fā)揮三級(jí)存儲(chǔ)器各自的優(yōu)勢(shì)，盡量避開其

短處。

2.什么是隨機(jī)存取方式？哪些存儲(chǔ)器采用隨機(jī)存取方式？

答：RAM,即隨機(jī)存儲(chǔ)器，可以看作是由許多基本的存儲(chǔ)單元組合起來構(gòu)成H勺大規(guī)模集成電

路。靜態(tài)隨機(jī)存儲(chǔ)器（RAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）可采用隨機(jī)存取方式。

3.什么是虛擬存儲(chǔ)器？它能處理什么問題？為何？

答:虛擬存儲(chǔ)器屬于主存一外存層次，由存儲(chǔ)器管理硬件和操作系統(tǒng)中存儲(chǔ)器管理軟件支持,

借助于硬磁盤等輔助存儲(chǔ)器，并以透明方式提供應(yīng)顧客的計(jì)算機(jī)系統(tǒng)具有輔存的容量，靠近

主存的速度，單位容量日勺成本和輔存差不多的I存儲(chǔ)器。重要用來緩和內(nèi)存局限性日J(rèn)問題。由

于系統(tǒng)會(huì)使用一部分硬盤空間來補(bǔ)充內(nèi)存。

4.什么是串行接口和并行接口？簡(jiǎn)述它們的數(shù)據(jù)傳播方式和合用場(chǎng)所。

答：串行接口只需要一對(duì)信號(hào)線來傳播數(shù)據(jù)，重要用于傳播速度不高、傳播距離較長的場(chǎng)所。

并行接口傳播按字或字節(jié)處理數(shù)據(jù)，傳播速率較低，實(shí)用于傳播速度較高的設(shè)備，如捫卬機(jī)

等。

5.CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？

答：CPU在每次執(zhí)行中斷服務(wù)程序前完畢：關(guān)中斷；保留斷點(diǎn)和被停下來的程序的現(xiàn)為信

息；鑒別中斷源，轉(zhuǎn)中斷,服務(wù)程序的入口地址；執(zhí)行開中斷指令。CPU在每次執(zhí)行中斷服

務(wù)程序后完畢：關(guān)中斷，準(zhǔn)備返回主程序；恢復(fù)現(xiàn)場(chǎng)信息，恢復(fù)斷點(diǎn)；執(zhí)行開中斷；返回主

程序。

6.總線口勺信息傳播有哪匚種方式？詳細(xì)闡明幾種方式的特點(diǎn)。

答：總線的傳播方式有：串行傳送、并行傳送、復(fù)用傳送和數(shù)據(jù)包傳送。

I.簡(jiǎn)述浮點(diǎn)運(yùn)算器的作用，它由哪兒部分構(gòu)成?（?分）

答：浮點(diǎn)運(yùn)算器是重要用于對(duì)計(jì)算機(jī)內(nèi)的浮點(diǎn)數(shù)進(jìn)行運(yùn)算的部件。浮點(diǎn)數(shù).一般由階碼

和尾數(shù)兩部分構(gòu)成，階碼是整數(shù)形式的，尾數(shù)是定點(diǎn)小數(shù)形式的。這兩部分執(zhí)行的操作不盡

相似。因此，浮點(diǎn)運(yùn)算器總是由處理階碼和處理尾數(shù)H勺這樣兩部分邏輯線路構(gòu)成。

2.計(jì)算機(jī)指令中要用到的操作數(shù)一般可以來自哪些部件?（?分）

答：操作數(shù)的來源一是CPU內(nèi)部的通用寄存器，二是外圍設(shè)備（接口）中U勺一種寄存器,

三是內(nèi)存儲(chǔ)器的一種存儲(chǔ)單元。

3.Cache,有哪3種基本映像方式，直接映像方式II勺重要優(yōu)缺陷是什么?（7分）

答：Cache,存儲(chǔ)器一般使用3種映像方式，它們是全相聯(lián)映像方式、直接映像方式、

組相聯(lián)映像方式。

直接映像是簡(jiǎn)樸的地址映像，地址變換速度較快，且碰到?jīng)_突替代時(shí)，只要將所在FI勺塊

替代出來。不需要替代算法，硬件實(shí)現(xiàn)更輕易，但它H勺命中率略低。

4.簡(jiǎn)述總線的串行傳送、并行傳送、復(fù)用傳送和數(shù)據(jù)包傳送四種基本信息傳播方式的

特點(diǎn)。（8分）

答：串行傳送方式是1\位字長的數(shù)據(jù)通過一條通信信號(hào)線一位一位地傳送：

并行傳送方式是字長n位的數(shù)據(jù)由n條信號(hào)線同步傳送，數(shù)據(jù)傳播的速度當(dāng)然快多子；

復(fù)用傳送方式也就是將數(shù)據(jù)分時(shí)分組傳送的方式，它由同步信號(hào)控制，在一組通信線上

采用分時(shí)的措施，輪番地并行傳送不一樣組信號(hào)。這種方式減少了信號(hào)線的數(shù)目，提高了總

線的運(yùn)用率，同步也減少了成本，但影響了整體B勺傳播速度;

數(shù)據(jù)包傳送方式是將被傳送口勺信息構(gòu)成一種固定口勺數(shù)據(jù)構(gòu)造，一般包括數(shù)據(jù)、地址和時(shí)

鐘等信息，這樣減少了通信中同步操作的時(shí)間。

1.舉例闡明計(jì)算機(jī)中寄存器尋址、寄存器間接尋址方式，從形式地址到得到操作數(shù)H勺

尋址處理過程。

答案：（1）寄存器尋址，形式地址為寄存涉名（或編號(hào)），寄存器中的內(nèi)容為操作數(shù)；

（2）寄存器間接尋址，形式地址為寄存器名（或編號(hào)），寄存器中的內(nèi)容為操作數(shù)的地址，

再讀一次內(nèi)存得到操作數(shù)，

2.多級(jí)構(gòu)造日勺存儲(chǔ)器是由哪3級(jí)存儲(chǔ)器構(gòu)成日勺?每一級(jí)存儲(chǔ)器便用什么類型的存儲(chǔ)介

質(zhì)，這些介質(zhì)H勺重要特性是什么？

答案：多級(jí)構(gòu)造的存儲(chǔ)器是由高速緩存、.主存儲(chǔ)器和虛擬存儲(chǔ)器構(gòu)成的。高速緩沖存儲(chǔ)器使

用靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，七存儲(chǔ)器一般使用動(dòng)態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，而虛擬存儲(chǔ)器則使用迅速

磁盤設(shè)備上的一片存儲(chǔ)區(qū)，前兩者是半導(dǎo)體電路器件，以數(shù)字邏輯電路方式進(jìn)行讀寫，后者

則是在磁性介質(zhì)層中通過電磁轉(zhuǎn)換過程完畢信息讀寫。

1.高速緩沖存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的重要作用是什么，用什么類型日勺存儲(chǔ)器芯片實(shí)現(xiàn),

為何？

答案：.高速緩沖存儲(chǔ)器，是一種相對(duì)于主存來說容量很小、速度特快、用靜態(tài)存儲(chǔ)器

器件實(shí)現(xiàn)的存儲(chǔ)器系統(tǒng)。它的作用在于緩和主有速度慢、跟不上CPU讀寫速度規(guī)定的矛盾。

它的實(shí)現(xiàn)原理，是把CPU近來最也許用到H勺少許信息（數(shù)據(jù)或指令）從主存復(fù)制到CACHE

中，當(dāng)CPU下次再用這些信息時(shí)，它就不必訪問慢速的主存，而直接從迅速的CACHE中

得到，從而提高了得到這些信息H勺速度，使CPU有更高的運(yùn)行效率。

2.開中斷，關(guān)中斷的含義是什么?他們的作用是什么？

答案：一般是在CPU內(nèi)部沒置一個(gè)“中斷容許”觸發(fā)器，只有該觸發(fā)器被置為“1”狀態(tài)，

才容許CPU響應(yīng)中斷祈求，該觸發(fā)器被置為“?！睜顟B(tài)，則嚴(yán)禁CPU響應(yīng)中斷祈求。為此,

在指令系統(tǒng)中，為操作“中斷容許”觸發(fā)器，應(yīng)設(shè)置“開中斷”指令(置“1”中斷容許觸發(fā)

器)和“關(guān)中斷”指令(清“?！敝袛嗳菰S觸發(fā)器)。

四、計(jì)算題：

1.將十六進(jìn)制數(shù)據(jù)14.4CH表達(dá)成二進(jìn)制數(shù)，然后表達(dá)成八進(jìn)制數(shù)和十進(jìn)制數(shù)。

14.4CH=(10100.01001100)2=(14.23)8=(20.21875)|0

在：本知次答案破血錯(cuò)誤.本人備案為：14.4C?i=(K)100.01001100)2=(24.23)8=(20.296875)10,請(qǐng)各佗同學(xué)n行f習(xí)及證.

2.對(duì)下列十進(jìn)制數(shù)表達(dá)成8位(含一位符號(hào)位)二進(jìn)制數(shù)原碼和補(bǔ)碼編碼。

(1)17；[Xh=00010001,LXJlb=0(X)10001

(2)-17；[X]?=10010001,[X]撲=11101111

3.已知下列各[x]原,分別求它們例x]反和[x]補(bǔ)。

(1)[x以=0.10100;[x]反=010100,[x]]卜=010100

(2)[x]晚=1.00111；[x]反=111000,[x]補(bǔ)=111001(注：本答案不確定)

(3)[x保=010100；[x]fi=010100,[x],卜=010100

(4)[x]?=110100：[x]fi=101011,[x]補(bǔ)=101100

4.寫出X=10111101,Y=-(X)10l01l的雙符號(hào)位原碼、反碼、補(bǔ)碼表達(dá)，并用雙符

號(hào)補(bǔ)碼計(jì)算兩個(gè)數(shù)的差。

[X]R=0010111101,[X]&=0010111101,1X1^=0010111101

[Y]w=llOOIOIOI1,[Y]S=II11010100,[YJ?h=U11010101

[X]iH[Yh=0010010010(注：本答案存疑)

1.寫出X=10111101,丫=一00101011的原碼和補(bǔ)碼表達(dá),并用補(bǔ)碼計(jì)算兩個(gè)數(shù)的差。

答案：[X]原=010111101

[Y]原=100101011

[X]補(bǔ)=010111101

[Y]補(bǔ)=111010101

[X—Y]補(bǔ)=011101000

2.將十進(jìn)制數(shù)47化成二進(jìn)制數(shù)，再寫出它的原碼、補(bǔ)碼表達(dá)(符號(hào)位和數(shù)值位共8位)。

(責(zé)任編輯：電大試題庫)

(47)10=(0101111)2

原碼00101111

補(bǔ)碼00101111

(((((((((((((1.寫出X=0.U01,Y=-0.0111的J雙符號(hào)位原碼、反碼、補(bǔ)碼表達(dá)，并

用雙符號(hào)補(bǔ)碼計(jì)算數(shù)的I和。(每空2分，共18分)

2.將十進(jìn)制數(shù)47化成二進(jìn)制數(shù)，再寫出它的原碼、補(bǔ)碼表達(dá)(符號(hào)位和數(shù)值位共8位)。))))))))))

答案在放在一起在下:

原碼反碼補(bǔ)碼

X=0.110100.110100.110100.1101

Y--0.0U111.011111.100011.1001