平面?zhèn)鬏斁€-波導(dǎo)互聯(lián)結(jié)構(gòu)概述目錄TOC\o"1-3"\h\u23451平面?zhèn)鬏斁€-波導(dǎo)互聯(lián)結(jié)構(gòu)概述 1271491.1集總等效法封裝互聯(lián)設(shè)計(jì) 1196911.2芯片級聯(lián)微帶線-波導(dǎo)轉(zhuǎn)換結(jié)構(gòu) 8228821.3芯片級聯(lián)CPW-波導(dǎo)傳輸模型 141.1集總等效法封裝互聯(lián)設(shè)計(jì)類似D波段這種高頻段的封裝互聯(lián)主要目的為了是模塊內(nèi)的信號能夠在高頻輸出部分以良好的特性進(jìn)行傳輸。從微波傳輸線理論而言，封裝互聯(lián)的工作主要在于對微波傳輸結(jié)構(gòu)不連續(xù)的情況進(jìn)行阻抗匹配補(bǔ)償。針對這種不連續(xù)的問題，在設(shè)計(jì)中通常會采用集總等效、模式分析和全波分析等手段進(jìn)行分析，并根據(jù)分析結(jié)果設(shè)計(jì)相應(yīng)的補(bǔ)償措施。在這三種方法中由于集總等效較于直觀，適用性強(qiáng)，被廣泛應(yīng)用于高頻器件特性分析等領(lǐng)域。在利用集總等效法對低頻應(yīng)用場景進(jìn)行分析時(shí)，針對互聯(lián)過程中不連續(xù)的問題，可以提取該不連續(xù)處的等效集總參數(shù)，通過集總元件對其進(jìn)行替換分析，并針對其等效特性，設(shè)計(jì)相應(yīng)的補(bǔ)償結(jié)構(gòu)。在進(jìn)行集總替換以后，同樣可以將其帶入微波矩陣網(wǎng)絡(luò)中進(jìn)行分析，從而更為準(zhǔn)確地了解整個(gè)傳輸結(jié)構(gòu)的特性。對線性微波系統(tǒng)的特性進(jìn)行分析時(shí)，既可以采用散射矩陣描述整體入射波與出射波的關(guān)系，也可以使用阻抗矩陣，ABCD矩陣以及導(dǎo)納矩陣描述其端口電壓電流關(guān)系。對于經(jīng)過等效之后的集總器件而言，可以使用確切的阻抗或?qū)Ъ{對其代入分析，從而可以通過矩形的形式對其進(jìn)行電壓電流的分析。另外由于在分析單個(gè)器件并聯(lián)等效的情況時(shí)，使用阻抗或者導(dǎo)納矩陣并不適用，因此在本節(jié)的分析中一概運(yùn)用ABCD矩陣。如圖2.1所示，微波二端口網(wǎng)絡(luò)的輸入輸出端口的電壓與電流關(guān)系可以通過如下線性方程表示：V1其矩陣形式為：V1由上式可知，端口1與端口2通過一個(gè)矩陣聯(lián)系，該矩陣即為ABCD矩陣。圖2.1微波二端口網(wǎng)絡(luò)示意圖如圖2.2所示，當(dāng)一段平行板波導(dǎo)傳輸線中加載了金屬薄片時(shí)，通過TM主模傳輸時(shí)，并且滿足金屬薄片厚度足夠小的條件時(shí)，可以將該結(jié)構(gòu)等效看作為傳輸線的結(jié)構(gòu)中間加載了一個(gè)電容，利用ABCD矩陣可以將該等效電容表示為：ABCD圖2.2平行板波導(dǎo)傳輸線插入金屬薄片示意圖根據(jù)以上矩陣?yán)碚摽傻?，關(guān)鍵在于如何求出集總等效的值，然后代入矩陣當(dāng)中就可以對該結(jié)構(gòu)進(jìn)行電磁分析，接著代入整體傳輸線電路中進(jìn)行整體分析。一般可以利用矢量網(wǎng)絡(luò)分析儀對需要的等效不連續(xù)結(jié)構(gòu)進(jìn)行網(wǎng)絡(luò)參數(shù)的測試，測出二端口器件的S參數(shù)，利用S參數(shù)與ABCD矩陣的對應(yīng)關(guān)系可以得出等效ABCD矩陣。在進(jìn)行求解時(shí)，需要先將測試端口到等效電容處的矩陣省略掉，然后令最終矩陣ABCDcapABCDMSL這種通過矢量網(wǎng)絡(luò)分析儀測試的方法較為簡單，并不需要復(fù)雜的計(jì)算既可以獲得等效值。然而需要依賴矢量網(wǎng)絡(luò)分析儀，一般主要用于實(shí)物的驗(yàn)證，難以用來進(jìn)行設(shè)計(jì)。除了通過矢網(wǎng)進(jìn)行測試的方法，還可以基于電磁理論對其進(jìn)行分析，通過集總等效的方法進(jìn)行分析時(shí)，最主要是基于不連續(xù)結(jié)構(gòu)的等效模型，對其Maxwell方程組進(jìn)行求解。首先，對傳輸線的Maxwell方程進(jìn)行求解時(shí)，需要考慮到是由眾多本征模式場組成了平行板內(nèi)部的橫向場。另外可以將這些本征模式場分解為兩部分，一部分為傳輸方向部分，另一部分為橫向變化部分。其中將模式電流In(zE其中hn(y)與en(yh在TM模激勵(lì)下，正交模式矢量可以表示為：en其中kc=nπ/d為截止波數(shù)。β=k2?k2c表示傳播常數(shù)。而d則表示平行板間距，k=w?μ為平面波波數(shù)，根據(jù)平行板模型可得，上式（2.5）在分析不該問題時(shí)，首先得考慮到其邊界條件，即在其開口處的橫向磁場為0和金屬膜片處橫向電場為0。b為金屬薄片與平行板形成的開口的寬度?？傻茫?=0∞由于hn(yVn另外考慮到其邊界條件，上式的求解區(qū)間應(yīng)該分別為0,b、b,d。根據(jù)集總分析的前提可知，其余模式均隨著傳播距離快速衰減，只有主?？梢栽趥鬏斁€內(nèi)傳輸。即n>0Vn0通過上述分析，可以利用模式電壓和特征阻抗表示（2.8）中的基模電流，其關(guān)系如下：I0同時(shí)用式（2.9）替換上式中的Vn0，則可以得出關(guān)于I0根據(jù)式（3.7）中hny與enI0在對上述積分式子進(jìn)行求解以后，橫向電場Ety,0jwc=I由上式可以求出等效電容C的值，其與物理尺寸之間的關(guān)系也可以給出。根據(jù)以上分析可得，該不連續(xù)結(jié)構(gòu)橫向電場的積分方程主要通過磁場的邊界條件來獲得。另外，為了求出橫向磁場的積分方程，可以通過電場邊界條件。并且可以得出的是，與單導(dǎo)體傳輸線不同的是，在對雙導(dǎo)體傳輸線模型進(jìn)行分析時(shí)，其模式電壓（導(dǎo)體間電場的積分）和模式電流（導(dǎo)體上電荷的流動）即為真實(shí)的電壓和電流。在對轉(zhuǎn)換結(jié)構(gòu)進(jìn)行設(shè)計(jì)時(shí)，通常有以下兩種思路。假如所設(shè)計(jì)的封裝互聯(lián)結(jié)構(gòu)明顯等效于某種集總元件，那么可以直接應(yīng)用上述集總等效理論獲取物理尺寸和集總元件值，完成封裝互聯(lián)結(jié)構(gòu)得設(shè)計(jì)。假如所設(shè)計(jì)的結(jié)構(gòu)在分析過程中較為復(fù)雜，需要利用多個(gè)集總元件時(shí)，首先應(yīng)該得出眾多元件之間的關(guān)系，然后通過相關(guān)電磁仿真軟件進(jìn)行優(yōu)化，仿真得到需要的結(jié)果。最后使用全波分析軟件優(yōu)化調(diào)節(jié)實(shí)際互聯(lián)結(jié)構(gòu)的尺寸參數(shù)值，使其相應(yīng)能夠擬合集總仿真的結(jié)果。利用上述集總等效理論，可以對芯片級聯(lián)中使用較為廣泛的金絲鍵合進(jìn)行集總等效分析，目前在高頻封裝技術(shù)中，金絲鍵合工藝常被用來實(shí)現(xiàn)介質(zhì)板-介質(zhì)板、芯片-芯片、芯片-介質(zhì)板以及介質(zhì)板與各種RF連接器之間的互連。與低頻電路中不同的是，鍵合金絲的各項(xiàng)指標(biāo)在高頻段會對模塊的傳輸特性產(chǎn)生嚴(yán)重的影響。特別是在D波段這種高頻段，鍵合金絲所引入的寄生電感效應(yīng)變得更加無法忽視。因此，對該工藝進(jìn)行電磁分析以及設(shè)計(jì)補(bǔ)償結(jié)構(gòu)，對實(shí)現(xiàn)和提高模塊的性能具有十分重要的意義。在本節(jié)中，將基于以上等效分析理論，針對金絲鍵合工藝的缺陷，進(jìn)行集總等效參數(shù)的提取。然后通過對提取出來的鍵合金絲集成等效關(guān)系式進(jìn)行分析，設(shè)計(jì)相應(yīng)的補(bǔ)償結(jié)構(gòu)來改善封裝互聯(lián)過程中的傳輸特性。如圖2.3所示，為D波段的芯片-石英介質(zhì)板互聯(lián)結(jié)構(gòu)。針對該模型分析可知，在對兩個(gè)需要使用該工藝進(jìn)行互聯(lián)的器件進(jìn)行分析時(shí)的，令金絲的長度為L，直徑為d；金絲與地面的距離為hs圖2.3仿真模型及等效電路針對上述等效電路進(jìn)行分析可得，可以用如下關(guān)系式表示等效的串聯(lián)電感與并聯(lián)電容：L=(其中，ε0與μ0分別為自由空間的電導(dǎo)率與磁導(dǎo)率。ρ、εr和μr分別為金絲的電阻率、相對電導(dǎo)率與相對磁導(dǎo)率。A表示焊盤的面積，h0為介質(zhì)基板的厚度。當(dāng)鍵合線的直徑d與趨膚深度dR=(4由上述等效分析可知，等效電感與等效電容會受到工藝參數(shù)的影響，而對頻率并不敏感。等效電阻則除了會受到工藝參數(shù)的影響，還會受到頻率的影響。如圖2.4所示，為金絲的直徑變化對傳輸結(jié)構(gòu)性能影響的仿真結(jié)果。由仿真結(jié)果以及上述集總等效分析可知，鍵合金絲直徑d的增加會直接導(dǎo)致等效電感L與等效電阻減小，使傳輸結(jié)構(gòu)的回波損耗與插入損耗均得到優(yōu)化。圖2.4整體S參數(shù)隨鍵合金絲直徑變化圖如圖2.5所示，為金絲的高度變化對傳輸結(jié)構(gòu)的性能影響。由仿真結(jié)果以及上述集總等效分析可知，鍵合金絲的高度hw圖2.5整體S參數(shù)與鍵合金絲高度如圖2.6所示，為金絲的數(shù)目對傳輸結(jié)構(gòu)性能的影響。隨由仿真結(jié)果以及等效分析可知，著鍵合金絲數(shù)目的增加，相當(dāng)于電感并聯(lián)使電感的感值減小，結(jié)構(gòu)的傳輸特性會得到明顯改善。由于在使用兩根以上金絲時(shí)性能變化不大，并且芯片焊盤尺寸有限，因此在實(shí)際鍵合中通常采用兩根金絲并行鍵合的方式。如圖2.7所示，為金絲的長度變化對于傳輸結(jié)構(gòu)的性能影響。由金絲鍵合等效分析可知，當(dāng)金絲長度增加時(shí)，金絲所引入的寄生電感增大，使傳輸結(jié)構(gòu)的性能惡化。圖2.6整體S參數(shù)與鍵合金絲數(shù)目圖2.7整體S參數(shù)與鍵合金絲長度根據(jù)上述分析可知，選用的金絲的工藝參數(shù)會對結(jié)構(gòu)性能造成較大影響。在類似于D波段這種較高頻段使用金絲鍵合工藝時(shí)，應(yīng)該對鍵合金絲的工藝參數(shù)進(jìn)行合理選擇。一般而言，金絲的直徑越大，高度越低，長度越短，其傳輸性能相對會越好。在本文設(shè)計(jì)的D波段收發(fā)模塊中，金絲鍵合工藝主要用于芯片-芯片、芯片-介質(zhì)板、芯片-電容等之間的連接?？紤]到機(jī)械強(qiáng)度與焊點(diǎn)成型等因素，選用兩根直徑為25um的金絲進(jìn)行連接。同時(shí)為了減小鍵合過程中出現(xiàn)的寄生電感效應(yīng)，分別在芯片-MSL-波導(dǎo)與芯片-CPW-波導(dǎo)這兩種傳輸結(jié)構(gòu)中設(shè)計(jì)了電容補(bǔ)償結(jié)構(gòu)。1.2芯片級聯(lián)微帶線-波導(dǎo)轉(zhuǎn)換結(jié)構(gòu)由于低損耗和高功率處理能力，波導(dǎo)被廣泛用于毫米波和亞毫米波系統(tǒng)中。矩形波導(dǎo)的寬度和高度由頻段定義，并用作級聯(lián)不同組件和系統(tǒng)的標(biāo)準(zhǔn)接口。對于高頻應(yīng)用，矩形波導(dǎo)的尺寸變小并且需要精確的制造。目前除了銑削加工以外，其他技術(shù)（例如低溫共燒陶瓷（LTCC），3D打印和PolyStrata工藝）也可用于制造標(biāo)準(zhǔn)波導(dǎo)。盡管矩形波導(dǎo)用于封裝毫米波和亞毫米波電路，但是由于其制造工藝，在這種高頻下的組件和芯片主要依賴于平面結(jié)構(gòu)。共面波導(dǎo)（CPW）和微帶線（MSL）通常用于設(shè)計(jì)高頻芯片中應(yīng)用較為廣泛的兩種平面?zhèn)鬏斁€。由于系統(tǒng)級封裝的需求，目前在矩形波導(dǎo)和平面?zhèn)鬏斁€之間的過渡已經(jīng)受到了廣泛關(guān)注，并且涌現(xiàn)了一大批相關(guān)文獻(xiàn)。這種過渡的要求是大帶寬，低插入損耗，同時(shí)希望對于封裝現(xiàn)有組件和芯片而言是通用且緊湊的。平面?zhèn)鬏斁€-波導(dǎo)的過渡方式，通常為在矩形波導(dǎo)的末端沿最大輻射方向插入貼片探針，將電磁波從矩形波導(dǎo)引向探針?biāo)诘钠矫鎮(zhèn)鬏斁€。在這種過渡中，E平面探針在基于微帶線或者CPW等平面?zhèn)鬏斁€上表現(xiàn)出卓越的性能，尤其是在毫米波與亞毫米波頻率上。如下圖2.7所示，載有E平面探針的電路基板通過在波導(dǎo)寬壁中心平行于縱軸的中心切開的孔插入矩形波導(dǎo)中，其位置距離矩形波導(dǎo)的末端約四分之一波長，使該矩形波導(dǎo)形成一個(gè)阻抗變換器，將端接從短路轉(zhuǎn)換為開路，降低了回波損耗。根據(jù)不同的傳輸線組合，可以將E平面探針設(shè)計(jì)成不同的形狀，并且發(fā)現(xiàn)具有矩形貼片的探針非常有效，通過精心設(shè)計(jì)，可以在整個(gè)波導(dǎo)頻帶內(nèi)實(shí)現(xiàn)平穩(wěn)的傳輸。并且由于插入的E平面探針與矩形波導(dǎo)內(nèi)部的電場平行，使其成為目前帶寬性能最好過渡方案之一。圖2.7E平面探針過渡示意圖針對上述轉(zhuǎn)換結(jié)構(gòu)的思路可知，在該結(jié)構(gòu)中有兩個(gè)重要的參數(shù)，分別為微帶探針的尺寸與短路面距離探針中心的距離。其中微帶探針的輸入阻抗為：ZinR=X10=其η=μ代表自由空間的波阻抗。對于本文中D波段收發(fā)模塊，輸出部分采的為WR7標(biāo)準(zhǔn)波導(dǎo)。針對上述分析進(jìn)行計(jì)算：WR7標(biāo)準(zhǔn)波導(dǎo)尺寸為：a=1.651mm，λ0k=2πλ0β10若想令X10=0，且R≠0，則只能使2β10L=π若令阻值為R，將微帶探針阻抗代入公式(2.19)，可計(jì)算得到探針與微帶短路面距離D，其值通常約為四分之波長。如圖2.8所示，為D波段的50Ω微帶線模型。介質(zhì)基板選用石英介質(zhì)板，其介電常數(shù)為3.8，損耗為0.002?？紤]到封裝體積及為了不影響微帶線上電磁波的傳播，應(yīng)當(dāng)合理選擇石英介質(zhì)板的寬度。模型中微帶線寬100um，石英介質(zhì)板寬400um，厚度為50um。該模型在整個(gè)D波段內(nèi)回波損耗優(yōu)于30dB，插入損耗優(yōu)于0.15dB。aD波段微帶模型bS參數(shù)仿真結(jié)果 c微帶線阻抗仿真結(jié)果圖2.8D波段50歐姆微帶線模型如圖2.9所示，為采用了E面探針耦合的平面微帶線-WR7標(biāo)準(zhǔn)矩形波導(dǎo)轉(zhuǎn)換結(jié)構(gòu)。利用上述石英介質(zhì)微帶模型結(jié)合E平面探針，通過在波導(dǎo)寬壁中心一側(cè)開口，將載有E平面探針的石英電路基板通過開孔插入矩形波導(dǎo)中，其位置距離矩形波導(dǎo)的末端約四分之一波長，使該矩形波導(dǎo)形成一個(gè)阻抗變換器，將端接從短路轉(zhuǎn)換為開路，降低了回波損耗。同時(shí)，E面探針與微帶線之間的過渡采用漸變式的過渡結(jié)構(gòu)。a俯視圖bc波導(dǎo)E平面垂直轉(zhuǎn)換結(jié)構(gòu)圖2.9E面探針耦合的MSL-WR7矩形波導(dǎo)轉(zhuǎn)換結(jié)構(gòu)表2.1優(yōu)化的轉(zhuǎn)換結(jié)構(gòu)參數(shù)參數(shù)W1W2W3L1L2L3r1r2單位(um)5351454005101602360674.51500圖2.10背對背結(jié)構(gòu)仿真模型由仿真結(jié)果可得，該轉(zhuǎn)換結(jié)構(gòu)覆蓋了116-170GHz頻段，具備良好的寬帶性能。且在140GHz時(shí)的回波損耗優(yōu)于17dB，插入損耗優(yōu)于0.3dB?？紤]到目前太赫茲芯片通常采用標(biāo)準(zhǔn)波導(dǎo)進(jìn)行輸出的應(yīng)用需求，在仿真模型中加入芯片仿真模型。需要注意的是，在對芯片模型中的GSG輸出端口進(jìn)行建模時(shí)，其Gnd_Port需要使用金屬圓柱接地。芯片端口的尺寸使用D波段商用芯片端口尺寸進(jìn)行設(shè)計(jì)。如圖2.11所示，在進(jìn)行芯片仿真建模時(shí)，通常在RF_Port設(shè)置集總端口，另外也可以設(shè)計(jì)成波端口形式，如圖2.12所示。圖2.11芯片級聯(lián)MSL-矩形波導(dǎo)模型圖2.12設(shè)置為波端口形式的芯片模型由于在裝配過程中，導(dǎo)電膠會出現(xiàn)溢出現(xiàn)象，石英介質(zhì)板的腔體需留有一定的空間，避免由于加工誤差對介質(zhì)板裝配產(chǎn)生影響。如圖2.13所示，為對腔體的容差仿真結(jié)果。圖2.13腔體容差在0-30um區(qū)間內(nèi)仿真結(jié)果如圖2.14所示，是所設(shè)計(jì)的芯片級聯(lián)MSL-波導(dǎo)轉(zhuǎn)換結(jié)構(gòu)的三維示意圖及實(shí)物加工圖。采用的芯片介質(zhì)為GaAs，厚度為50um，采用的石英介質(zhì)板介電常數(shù)為3.8，厚度為50um。芯片采用金絲鍵合工藝與石英介質(zhì)板進(jìn)行連接，為了減少金絲鍵合所引入的寄生影響，加寬了石英上的焊盤尺寸，同時(shí)使用直徑為25um的鍵合金絲。圖2.14芯片級聯(lián)MSL-波導(dǎo)結(jié)構(gòu)同時(shí)，為了探討平面?zhèn)鬏斁€-矩形波導(dǎo)在更高頻段的可行性，本節(jié)設(shè)計(jì)了覆蓋140-220GHz的轉(zhuǎn)換結(jié)構(gòu)，如圖2.15所示。該轉(zhuǎn)換結(jié)構(gòu)利用WR5波導(dǎo)進(jìn)行輸入輸出，波導(dǎo)尺寸為1.2954mm*0.6477mm。由圖2.16仿真結(jié)果可知，該結(jié)構(gòu)在140-220GHz的頻帶內(nèi)，插入損耗優(yōu)于0.36dB，具備良好的帶寬性能。圖2.15140-220GHz微帶線-矩形波導(dǎo)背對背結(jié)構(gòu)表2.2優(yōu)化后的結(jié)構(gòu)參數(shù)參數(shù)W1W2W3L1L2L3單位(um)351404151003502000圖2.16S參數(shù)仿真結(jié)果綜上所述，采用E面探針耦合的微帶線-矩形波導(dǎo)轉(zhuǎn)換結(jié)構(gòu)，通過調(diào)節(jié)E面探針尺寸以及E面探針到短路面的距離，可以實(shí)現(xiàn)較好的傳輸性能，并且擁有向更高頻段發(fā)展的潛力。需要注意的是，金絲鍵合工藝在更高頻段時(shí)會引入更加嚴(yán)重的寄生電感，其對系統(tǒng)性能會造成極其惡劣的影響，因此在對更高頻段的轉(zhuǎn)換結(jié)構(gòu)進(jìn)行設(shè)計(jì)時(shí)，除了利用背對背結(jié)構(gòu)了解基本的傳輸性能之外，一定要加入級聯(lián)結(jié)構(gòu)進(jìn)行仿真。1.3芯片級聯(lián)CPW-波導(dǎo)傳輸模型在高頻下設(shè)計(jì)平面?zhèn)鬏斁€時(shí)，不僅要考慮特性阻抗，還要考慮由于使用非理想材料而引起的衰減。導(dǎo)體損耗是由傳輸線導(dǎo)體內(nèi)部的電流引起的。導(dǎo)體的厚度是趨膚深度和成本之間的折衷，因?yàn)楦哳l電路通常使用銀、金或鈦?zhàn)鳛閷?dǎo)體。介電損耗是由基板材料引起的，它是由損耗因數(shù)（tanδ）決定的，損耗因數(shù)根據(jù)工作頻率而變化。當(dāng)直接將基板用于高頻設(shè)計(jì)電路時(shí)，存在風(fēng)險(xiǎn)，因?yàn)橥ǔＳ晒?yīng)商在低頻下測量介質(zhì)基板的tanδ。傳統(tǒng)的CPW由兩條接地跡線和一條信號跡線組成，形成接地-信號-接地結(jié)構(gòu)，其與芯片端口具備良好的級聯(lián)優(yōu)勢。可以支持準(zhǔn)TEM模式，并且電場主要存在于信號線和接地線之間的間隙中。與微帶不同的是，CPW的特征阻抗主要取決于如圖2.17所示，為本文設(shè)計(jì)的D波段CPW基本結(jié)構(gòu)。該結(jié)構(gòu)中信號走線的寬度為135μm，接地走線的寬度為97.5umm，間隙寬度為35μm。選用的介質(zhì)材料為石英，其導(dǎo)體層為厚度為2um的金。盡管石英和玻璃基板的主要成分是二氧化硅（SiO2），但它們具有不同百分比的雜質(zhì)，這些雜質(zhì)會影響a三維視圖b平面視圖圖2.17D波段CPW基本結(jié)構(gòu)aD波段CPW基本結(jié)構(gòu)S參數(shù)仿真結(jié)果bCPW基本結(jié)構(gòu)阻抗仿真結(jié)果圖2.18D波段CPW基本結(jié)構(gòu)仿真結(jié)構(gòu)圖2.19顯示了使用E平面探針在D波段設(shè)計(jì)的矩形波導(dǎo)到CPW的過渡。該過渡的設(shè)計(jì)為基于現(xiàn)有加工技術(shù)的參考，在該技術(shù)中，一個(gè)矩形貼片用作探針，并將其連接到CPW的信號走線。矩形貼片的寬度和長度分別為200μm和350μm。通過更改矩形貼片的大小，可以將探頭調(diào)整到不同的頻帶。為了匹配矩形探針，階梯過渡處信號跡線的長度為85μm，寬度為120μm。設(shè)計(jì)的E平面探針通過孔口插入WR-7矩形波導(dǎo)中，CPW中心距離波導(dǎo)背面四分之波長。WR-7矩形波導(dǎo)的寬度和高度分別為1.651毫米和0.8255毫米。在設(shè)計(jì)空腔時(shí)，由于基板對準(zhǔn)和制造公差，對于制造的封裝結(jié)構(gòu)而言，空腔應(yīng)該稍大。銀導(dǎo)電膠用于提供與CPW的接地連接并抑制空腔中的寄生模式。此外，導(dǎo)電膠有助于將介質(zhì)基板固定在包裝結(jié)構(gòu)內(nèi)。圖2.19D波段CPW-Waveguide過渡模型表2.3優(yōu)化后的結(jié)構(gòu)參數(shù)參數(shù)W1W2W3W4L1L2L3單位(um)120200400535350852000圖2.20D波段CPW-矩形波導(dǎo)背對背轉(zhuǎn)換結(jié)構(gòu)S參數(shù)從圖2.20可知，在采取CPW階梯過渡至貼片探針的結(jié)構(gòu)之后，該過渡在整個(gè)D波段內(nèi)，插入損耗低于0.36dB，回波損耗優(yōu)于16.6dB，具備良好的傳輸性能。需要注意的是，本文所利用的D波段芯片材料為50um厚度的砷化鎵介質(zhì)，而本節(jié)設(shè)計(jì)的CPW-WG結(jié)構(gòu)為0.15mm的石英介質(zhì)板。在設(shè)計(jì)高頻封裝互聯(lián)仿真模型時(shí)，應(yīng)該盡量避免芯片與轉(zhuǎn)換結(jié)構(gòu)之間出現(xiàn)高度差，否則會對金絲鍵合產(chǎn)生極其惡劣的影響，因此結(jié)合腔體加工工藝，在放置芯片的空