注：不含主觀題第1題單選題(1分)需要顯示電路芯片引腳時,應該勾選以下哪個復選框()?ALabelsBValuesCFootprintpinnamesMultisim中數字邏輯常用輸入器件作業(yè)第1題單選題(1分)使用網絡連接端的優(yōu)點在于()?A連線減少B電路成本降低C信號傳輸更快第2題單選題(1分)電路如下圖所示,哪個網絡連接端當前處于低電平狀態(tài)()?AA2BA3CA4Multisim中數字邏輯常用輸出器件作業(yè)第1題單選題(1分)下圖數碼管CA端應該如何處理()?A通過電阻接VCCB接地C直接接VCC第2題單選題(1分)當需要同時觀察多位數字電路輸出結果時,應該選用()?AProbeBLEDCBargraph第3題單選題(1分)當需要在電路連線上直接顯示出數字信號0或1時,應該選用()?AProbeBLEDCBargraphFPGA簡介作業(yè)第1題單選題(1分)下列關于FPGA描述錯誤的是()?A使用FPGA能簡化電路連接復雜度B使用FPGA能提高電路可靠性C使用FPGA能降低小規(guī)模邏輯電路的成本第2題單選題(1分)FPGA屬于()?ASSI小規(guī)模集成電路BLSI大規(guī)模集成電路CVLSI超大規(guī)模集成電路第3題單選題(1分)FPGA的中文含義是()?A可編程控制器B可編程邏輯器件C現(xiàn)場可編程邏輯門陣列FPGA開發(fā)板簡介作業(yè)第1題單選題(1分)視頻中FPGA開發(fā)板上的撥動開關是指()?AA區(qū)域BB區(qū)域CA區(qū)域和B區(qū)域都是第2題單選題(1分)FPGA開發(fā)板上的哪個區(qū)域是GPIO,可以外接電路()?AA區(qū)域BB區(qū)域CA區(qū)域和B區(qū)域都是第3題單選題(1分)視頻中FPGA開發(fā)板上的LED使用時需要外接限流電阻么()?A需要B不需要C都可以QUARTUSII開發(fā)環(huán)境的使用作業(yè)第1題單選題(1分)QuartusII中電路原理圖的后綴名是()?AqpfBbdfCsof第2題單選題(1分)QuartusII中下載文件的后綴名是()?AqpfBbdfCsof第3題單選題(1分)如下圖中所示:工程名稱為nametest,原理圖名稱為nt1,試問編譯能否通過()?A可以B不可以第4題單選題(1分)在QuartusII中項目存儲路徑中可以有中文字符么()?A不可以B可以第5題單選題(1分)在QuartusII中設計數字電路并最終下載到開發(fā)板上,至少需要編譯()次?A1次B2次C3次基本門電路的邏輯功能作業(yè)第1題判斷題(1分)下圖表明異或門芯片輸出電壓為2.5V。(

)第2題單選題(1分)下圖是()門電路的真值表?A與非門B或非門C異或門第3題單選題(1分)下圖是()電路的真值表?A與門B或門C與非門門電路的邏輯功能測試作業(yè)第1題單選題(1分)視頻中測得74LS00與非門空載輸出低電平大概()V?A0.1B0.4C0.7第2題單選題(1分)視頻中測得74LS00與非門空載輸出高電平大概()V?A3.2B4.4C4.9基本門電路邏輯功能測試—FPGA原理圖方式實現(xiàn)作業(yè)第1題單選題(1分)如視頻中所展示,同時驗證5種兩輸入門電路,至少需要()個輸入信號?A1B2C10第2題單選題(1分)如視頻中所展示,開發(fā)板上的撥碼開關撥朝上,相當于輸入了()?A高電平B低電平C高阻態(tài)第3題單選題(1分)如視頻中所展示,開發(fā)板上的撥碼開關SW0連接著FPGA的()pin引腳?AP15BR16CA5基本門電路邏輯功能測試—FPGAVerilogHDL方式實現(xiàn)作業(yè)第1題單選題(1分)下圖表明:完成異或運算的是()?Au4Bu5Cu6第2題單選題(1分)下圖表明()?A有5個輸出B有6個輸出C有50個輸出第3題單選題(1分)下圖表明()?A有1個輸入B有2個輸入C有10個輸入第4題單選題(1分)VerilogHDL模塊編寫以module開頭,通常以()結束?AmoduleBendmoduleCendmodule邏輯門之間的轉換作業(yè)第1題單選題(1分)下圖相當于一個()?A與門B或門C異或門第2題單選題(1分)下圖相當于一個()?A與門B或門C異或門第3題單選題(1分)下圖相當于一個()?A與非門B或非門C異或門第4題單選題(1分)下圖相當于一個()?A與非門B或非門C異或門集成電路及封裝簡介作業(yè)第1題單選題(1分)視頻中開發(fā)板上的FPGA芯片EP4CE6F17C8使用的是()封裝?ASOPBBGACQFP第2題單選題(1分)集成電路的英文縮寫是()?AICBDIPCFPGA常見邏輯電平作業(yè)第1題單選題(1分)輸入1.5V電壓,集成電路將該電壓當作低電平處理,則可知該集成電路屬于()?ATTL集成電路BCMOS集成電路第2題單選題(1分)功耗相對較低的是()?ATTL集成電路BCMOS集成電路CTTL和CMOS集成電路一樣第3題單選題(1分)信號傳輸速度更快的是()?ATTL集成電路BCMOS集成電路CTTL和CMOS集成電路一樣第4題單選題(1分)當供電電壓VCC=5V時,輸出高電平電壓范圍更窄的是()?ATTL集成電路BCMOS集成電路CTTL和CMOS集成電路一樣門電路參數特性概述作業(yè)第1題單選題(1分)從視頻中可以看出,74LS04門電路的拉電流比灌電流()?A大B小C一樣大第2題單選題(1分)如果向74LS00門電路輸入2.1V,74LS00會把該電平()?A當低電平,邏輯0處理B當高電平,邏輯1處理C既不當0也不當1第3題判斷題(1分)從視頻中可以看出,可以使用15V為TTL集成電路供電。()第4題判斷題(1分)從視頻中可以看出,可以使用15V為CMOS集成電路供電。()第5題判斷題(1分)從視頻中可以看出,邏輯信號從門電路輸入到門電路輸出對應高低電平的傳輸時間為納秒級,因此在電路設計中可以忽略這一傳輸延遲時間。()第6題單選題(1分)當所設計的電路需要使用電池供電時,電路中的集成電路應該盡量選用()?ATTL系列BCMOS系列CTTL和CMOS系列都可以第7題單選題(1分)從視頻中可以看出,相比TTL集成電路,CMOS集成電路的傳輸延遲時間()?A更長B更短C一樣第8題單選題(1分)從視頻中可以看出,為使74LS04驅動的LED更亮,應該怎樣處理()?A非門輸出接LED陰極B非門輸出接LED陽極第9題單選題(1分)向視頻中的74LS00門電路輸入0.6V,74LS00會如何處理該電平()?A當低電平,邏輯0處理B當高電平,邏輯1處理C既不當0也不當1第10題單選題(1分)TTL門電路輸出高電平VOH是一個()?A數值B范圍第11題單選題(1分)視頻中的74LS00門電路VCC供電電壓最低不得低于()?A2.5VB3.3VC4.75V門電路參數測量作業(yè)第1題單選題(1分)視頻中74LS00門電路的高電平輸出電流比低電平輸出電流()?A大B小C一樣大第2題單選題(1分)視頻中74LS00門電路的低電平輸出電流測得()uA?A8020B402.6C190.5第3題單選題(1分)視頻中74LS00門電路的高電平輸入電流比低電平輸入電流()?A大B小C一樣大第4題單選題(1分)視頻中74LS00門電路的高電平輸入電流測得()uA?A0.39B168.1C224第5題單選題(1分)視頻中74LS00門電路的低電平輸入電流測得()uA?A0.39B168.1C224一位共陰數碼管的使用作業(yè)第1題單選題(1分)數字電路中使用數碼管,以下描述正確的是()?A可以不串聯(lián)限流電阻B公共端串聯(lián)限流電阻即可C每個筆畫均需要串聯(lián)限流電阻第2題單選題(1分)如果使用12V電源點亮數碼管5611AH的筆畫a,選用以下哪種限流電阻最優(yōu)()?A2kΩB5.1kΩC15kΩ第3題單選題(1分)如果需要點亮數碼管5611AH的筆畫a,應該給a段提供()?A高電平B低電平C高電平或低電平第4題單選題(1分)5611AH是()類型數碼管?A共陽B共陰C既共陰又共陽SSI組合邏輯電路設計作業(yè)第1題單選題(1分)當使用與非表達式設計電路,為減少化簡過程,當真值表中輸出欄1比0少時,應該考慮列寫()?A輸出原變量表達式B輸出反變量表達式第2題單選題(1分)當使用與非表達式設計電路,為減少化簡過程,當真值表中輸出欄1比0多時,應該考慮列寫()?A輸出原變量表達式B輸出反變量表達式第3題單選題(1分)當使用與非表達式設計電路,為減少化簡過程,對于下圖真值表的輸出b,應該考慮列寫()?Ab的原變量表達式Bb的反變量表達式組合邏輯電路實際電路驗證-74系列芯片實現(xiàn)作業(yè)第1題單選題(1分)數碼管5611AH的com端應該()?A接VCCB接GNDC通過限流電阻接5V第2題單選題(1分)使用74系列芯片設計電路時,若設計結果數碼管筆畫a端表達式為a=0,則a端應該()?A接VCCB接GNDC通過限流電阻接5V第3題單選題(1分)使用74系列芯片設計電路時,若設計結果數碼管筆畫a端表達式為a=1,則a端應該()?A接VCCB接GNDC通過限流電阻接5VSSI組合邏輯電路實際電路驗證—FPGA方式實現(xiàn)作業(yè)第1題單選題(1分)使用視頻中的開發(fā)板設計電路時,下列()語句可以實現(xiàn)數碼管僅筆畫b不亮?ASEG=8’b1011_1111;BSEG=8’b1101_1111;CSEG=8’b1111_1101;第2題單選題(1分)使用視頻中的開發(fā)板設計電路時,數碼管DP端未使用到,應該如何處理()?A接VCCB接GNDC通過限流電阻接5V第3題單選題(1分)使用視頻中的開發(fā)板設計電路時,若需要在最右側數碼管顯示結果,則應該將()引腳接GND?AD12BC11CC14第4題單選題(1分)使用QuartusII設計電路時,若設計結果數碼管筆畫a端表達式為a=1,則a端應該()?A接VCCB接GNDC通過限流電阻接5V顯示譯碼器作業(yè)第1題單選題(1分)當前數碼管是整數最高位,則通常應該如何處理相鄰7448控制端()?A最高位對應7448的RBI’接VCCB最高位對應7448的RBI’接GND’C最高位對應7448的BI’/RBO’接GND’第2題單選題(1分)當需要數碼管遇0不顯示時,可以在控制端輸入()?ALT’=0,BI’/RBO’=0,RBI’=1BLT’=0,BI’/RBO’=1,RBI’=0CLT’=1,BI’/RBO’=1,RBI’=0第3題單選題(1分)當需要數碼管筆畫全滅時,可以在控制端輸入()?ALT’=0,BI’/RBO’=0,RBI’=1BLT’=0,BI’/RBO’=1,RBI’=0CLT’=1,BI’/RBO’=1,RBI’=0第4題單選題(1分)當需要數碼管筆畫全亮時,可以在控制端輸入()?ALT’=0,BI’/RBO’=0,RBI’=0BLT’=0,BI’/RBO’=1,RBI’=0CLT’=1,BI’/RBO’=0,RBI’=1全加器作業(yè)第1題單選題(1分)74283全加器的A4~A1、B4~B1端輸入的是()?A自然二進制碼BBCD碼C余三碼第2題單選題(1分)74283全加器的C0是()?A低位進位輸入B進位輸出C控制端第3題單選題(1分)74283全加器輸出端C4的權是()?A4B8C16變量譯碼器作業(yè)第1題單選題(1分)下圖CBA是74138地址輸入端,b是該電路的輸出端,則以下表達式正確的是()?ABC第2題單選題(1分)74138輸出端Y4’是()?A最小項m4B最小項m4的反變量C最大項M4第3題單選題(1分)74138控制端和地址輸入端配置:G1=0,G2a’=G2a‘=0,CBA=100,Y4’=1的原因是()?AG1無效BG2a’、G2a‘無效C地址碼配置錯誤第4題單選題(1分)74138地址輸入端ABC中最高位是()?AABBCC第5題單選題(1分)74138地址輸入端ABC=001,則下列輸出端為低電平的是()?AY0’BY1’CY4’第6題單選題(1分)74138可以將()位二進制輸入變換成對應唯一的輸出?A2B3C4編碼器作業(yè)第1題單選題(1分)當()時,74LS148可編碼?AEI’=0BEI’=1CEI’=0或EI’=1都可以編碼第2題單選題(1分)74LS148可輸出()個編碼位數?A3B4C5第3題單選題(1分)74LS147輸入端in1’~in9’=011111110,則輸出A’B’C’D’=()?A1001B0110C1000第4題單選題(1分)74LS148輸出端GS’=1,EO’=1表明()?A當前芯片存在有效編碼B不允許當前芯片編碼C允許當前芯片編碼,但沒有有效編碼第5題單選題(1分)74LS148輸出端GS’=1,EO’=0表明()?A當前芯片存在有效編碼B不允許當前芯片編碼C允許當前芯片編碼,但沒有有效編碼第6題單選題(1分)74LS148輸入端D0’~D7’中優(yōu)先級最高的是()AD0’BD6’CD7’第7題單選題(1分)74LS148輸出編碼位數是()?A3B4C5數據分配器作業(yè)第1題單選題(1分)74LS139用作數據分配器時,Yx’分配到的數據與1G’輸入數據的相位關系是()?A同相B反相C同相、反相均有可能第2題單選題(1分)74LS139的1A1B=01,1G’接待分配數據,則以下()輸出端可以接收到1G’輸入的數據?AY0’BY1’CY2’’第3題單選題(1分)待分配的數據從74LS139的()端子輸入?A1AB1BC1G‘第4題單選題(1分)視頻中的數據分配器是使用()實現(xiàn)的?A全加器B編碼器C譯碼器數據選擇器作業(yè)第1題判斷題(1分)數據選擇器74LS153的輸入端D0~D7,其中D3的權是8。()第2題單選題(1分)74LS151數據選擇器的選擇功能運行的前提條件是()?AD0~D7輸入對應數據BABC配置地址信號CG’=0第3題單選題(1分)74LS151數據選擇器是()?A二選一功能B四選一功能C八選一功能第4題單選題(1分)74LS153的每組數據選擇器均是()?A二選一B四選一C八選一第5題單選題(1分)一片74LS153集成電路包含()組數據選擇器?A1B2C4數據選擇器驅動動態(tài)數碼管作業(yè)第1題判斷題(1分)集成電路74LS157是八選一數據選擇器。()第2題單選題(1分)下圖中的()可以使用74LS157替換?A.74LS48ABUSMUX第3題單選題(1分)使用集成電路74LS157設計動態(tài)數碼管驅動電路時,下圖中的COM1和COM0應該()?A連接到開關B連接到74LS157的地址端C連接到動態(tài)數碼管的片選端第4題單選題(1分)使用集成電路74LS157設計動態(tài)數碼管驅動電路時,74LS157的輸出端1Y2Y3Y4Y應該()?A連接到開關B連接到74LS48的ABCDC連接到數碼管的abcd第5題單選題(1分)集成電路74LS157的地址端A’/B=1,則()?A1Y2Y3Y4Y=1A2A3A4AB1Y2Y3Y4Y=1B2B3B4BC1B2B3B4B=1Y2Y3Y4Y觸發(fā)器基本概念作業(yè)第1題單選題(1分)以下描述原態(tài)和次態(tài)正確的是()?A原態(tài)和次態(tài)都是輸入端B原態(tài)和次態(tài)都是輸出端C在集成電路上,原態(tài)和次態(tài)分別是兩個引腳第2題單選題(1分)的功能是()?A脈沖到來后,使Q端為0B脈沖到來后,使Q端為1C立即使Q端為1第3題單選題(1分)的功能是()?A異步置零B同步置零C異步置一第4題單選題(1分)的功能是()?A脈沖到來后,使Q端為0B脈沖到來后,使Q端為1C立即使Q端為0第5題單選題(1分)的功能是()?A異步置零B同步置零C異步置一第6題單選題(1分)觸發(fā)器的()功能體現(xiàn)了電路的記憶功能?A置零B置一C保持第7題單選題(1分)脈沖到來前,如需立即改變Q端狀態(tài),下列描述正確的是()?A通過開關將VCC或GND接到Q端B通過開關及限流電阻,將VCC或GND接到Q端C使用第8題單選題(1分)關于原態(tài)和次態(tài)的描述正確的是()?A原態(tài)可以接VCCB次態(tài)可以接VCCC原態(tài)和次態(tài)都不可以接VCC第9題單選題(1分)關于原態(tài)和次態(tài)的描述正確的是()?A原態(tài)和次態(tài)都是輸入端B原態(tài)和次態(tài)都是輸出端C在集成電路上,原態(tài)和次態(tài)分別是兩個引腳RS鎖存器作業(yè)第1題判斷題(1分)使用與非門構建RS鎖存器時,R’和Q在同一個門電路上。()第2題判斷題(1分)鎖存器有2個輸入端:R’、S’,因此鎖存器有4種功能。()第3題判斷題(1分)RS鎖存器有3個輸入端:R’、S’、。()JK觸發(fā)器作業(yè)第1題單選題(1分)JK觸發(fā)器構成計數器的方法是()?A將J端接VCC,K端接VCCB將J端接GND,K端接GNDC將J端接VCC,K端接GND第2題單選題(1分)脈沖來臨前最后時刻,J=1,K=1,,如果希望來臨前,應該()?A端子送一組數據:1->0->1B端子送一組數據:1->0->1C讓=0第3題單選題(1分)脈沖來臨前最后時刻,J=1,K=1,,如果希望來臨前,應該()?A端子送一組數據:1->0->1B端子送一組數據:1->0->1C讓=0第4題單選題(1分)脈沖來臨前最后時刻,J=1,K=1,Q=0,,脈沖到來后Q=()?A0B1C高阻態(tài)第5題單選題(1分)脈沖來臨前最后時刻,J=0,K=0,Q=0,,脈沖到來后Q=()?A0B1C高阻態(tài)第6題單選題(1分)脈沖來臨前最后時刻,J=0,K=1,Q=0,,脈沖到來后Q=()?A0B1C高阻態(tài)第7題單選題(1分)脈沖來臨前最后時刻,J=1,K=0,Q=0,,脈沖到來后Q=()?A0B1C高阻態(tài)第8題單選題(1分)視頻中的JK觸發(fā)器是()觸發(fā)方式?A上升沿觸發(fā)B下降沿觸發(fā)C高電平沿觸發(fā)D觸發(fā)器作業(yè)第1題單選題(1分)D觸發(fā)器構成計數器的方法是()?A將D端連接到Q端B將D端連接到Q’端C將D端連接到端第2題單選題(1分)脈沖來臨前最后時刻,D=1,Q=0,,脈沖到來后Q=()?A0B1C高阻態(tài)第3題單選題(1分)對于74LS74集成電路來說,不允許出現(xiàn)的情況是()?ABC其他觸發(fā)器作業(yè)第1題判斷題(1分)T‘觸發(fā)器可以把2Hz信號分頻成1Hz。()第2題判斷題(1分)若不考慮異步置零、異步置一端、CP脈沖端,T‘觸發(fā)器沒有特定輸入端。()第3題單選題(1分)T‘觸發(fā)器總是處于()功能?A保持B計數/翻轉C置一第4題單選題(1分)對于T觸發(fā)器,當T=1,若,則=()?A0B1C高阻態(tài)FPGA中脈沖模塊的編程實現(xiàn)作業(yè)第1題單選題(1分)對于分頻模塊,CLK輸入50MHz,如下圖配置,CLK_OUT可得到()頻率輸出信號?A1MHzB2MHzC4MHz第2題單選題(1分)視頻中FPGA板載晶振時鐘頻率是()?A10MHzB20MHzC50MHz時序邏輯電路設計--基于觸發(fā)器作業(yè)第1題單選題(1分)不考慮初始狀態(tài)的話,視頻中自動往復跑馬燈電路有()種狀態(tài)?A1B2C3第2題單選題(1分)容易出現(xiàn)競爭冒險問題的設計方法是()?A異步反饋置零法B同步反饋置零法C同步反饋置初值法第3題單選題(1分)使用異步反饋置零法設計計數器,計數器的模M=6,則下列描述正確的是()?A反饋碼B反饋碼C反饋碼第4題單選題(1分)使用異步反饋置零法設計計數器,計數器的模M=6,則下列描述正確的是()?A至少需要2個D觸發(fā)器B至少需要3個D觸發(fā)器C至少需要4個D觸發(fā)器第5題單選題(1分)使用異步反饋置零法設計計數器,計數器的模M=6,則下列描述正確的是()?A計數器最大值為6B計數器的狀態(tài)個數為5C計數器從0計數到5第6題單選題(1分)使用同步反饋置初值法設計計數器,計數器的模M=6,初值為4,則下列描述正確的是()?A反饋碼B反饋碼C反饋碼第7題單選題(1分)使用同步反饋置初值法設計計數器,計數器的模M=6,初值為2,則下列描述正確的是()?A反饋碼B反饋碼C反饋碼第8題單選題(1分)使用同步反饋置初值法設計計數器,計數器的模M=6,初值為4,則下列描述正確的是()?A至少需要2個D觸發(fā)器B至少需要3個D觸發(fā)器C至少需要4個D觸發(fā)器第9題單選題(1分)使用同步反饋置初值法設計計數器,計數器的模M=6,初值為2,則下列描述正確的是()?A至少需要2個D觸發(fā)器B至少需要3個D觸發(fā)器C至少需要4個D觸發(fā)器第10題單選題(1分)使用同步反饋置初值法設計計數器,計數器的模M=6,初值為2,則下列描述正確的是()?A計數器最大值為6B計數器最大值為7C計數器從0開始計數第11題單選題(1分)計數器的模M=7表明()?A計數器最大值為7B計數器的狀態(tài)個數為7C計數器從1計數到7狀態(tài)機設計作業(yè)第1題單選題(1分)觀看完視頻,可以看出狀態(tài)機的實質是()?A移位寄存器B觸發(fā)器C計數器第2題單選題(1分)視頻中的狀態(tài)機是通過()實現(xiàn)的?A移位寄存器B觸發(fā)器構成的計數器C門電路第3題單選題(1分)不考慮初始狀態(tài)的話,環(huán)形跑馬燈有()種狀態(tài)?A1B2C3第4題單選題(1分)視頻中自動往復跑馬燈的狀態(tài)變量是()?AS1S0BQAQBCQCQD第5題單選題(1分)不考慮初始狀態(tài)的話,視頻中自動往復跑馬燈電路只有()狀態(tài)?A左移B右移C左移和右移移位寄存器簡介作業(yè)第1題判斷題(1分)集成電路74LS175是移位寄存器。()第2題單選題(1分)集成電路74LS194的S1=S0=1,則寄存器工作在()功能?A左移B右移C并行置數第3題單選題(1分)集成電路74LS194執(zhí)行右移時,()?AS1BSRCSL第4題單選題(1分)集成電路74LS194執(zhí)行右移功能的前提條件是()?AS1=0且S0=0BS1=0且S0=1CS1=1且S0=0第5題單選題(1分)集成電路74LS194右移是指()?A脈沖來臨后,QA數據向QD移動B脈沖來臨后,QD數據向QA移動C脈沖來臨后,DCBA數據向QDQCQBQA移動第6題單選題(1分)集成電路74LS194的移位控制端是()?AS1和S0BSL和SRC~CLR和CLK第7題單選題(1分)以下集成電路不是雙向移位寄存器的是()?A74LS194B74LS198C74LS595第8題單選題(1分)以下集成電路不是8位移位寄存器的是()?A74LS194B74LS198C74LS595時序邏輯電路設計-基于集成功能模塊作業(yè)第1題單選題(1分)從視頻可以看出,自動往復跑馬燈最初點亮一個LED是通過移位寄存器的()功能實現(xiàn)的?A保持B并行置數C左移第2題單選題(1分)從視頻可以看出,自動往復跑馬燈的控制中樞是()?A狀態(tài)機B移位寄存器C時鐘脈沖集成計數器概述作業(yè)第1題單選題(1分)視頻中的集成電路74LS390輸入端CKA是()?A二進制計數器脈沖輸入端B五進制計數器脈沖輸入端C十進制計數器脈沖輸入端第2題單選題(1分)使用以下哪種方法設計計數器容易出現(xiàn)競爭冒險問題()?A同步置零B異步清零C同步置數第3題單選題(1分)一片集成計數器僅能輸出0~9的是()?A74LS161B74LS190C74LS393第4題單選題(1分)以下集成計數器可以用來設計倒計時的是()?A74LS160B74LS190C74LS390第5題單選題(1分)集成電路74LS161是()?A同步二進制計數器B同步十進制計數器C異步十進制計數器第6題單選題(1分)集成電路74LS390是()?A異步計數器B同步計數器C可逆計數器任意進制計數器設計---基于集成異步計數器作業(yè)第1題單選題(1分)個位74LS390如何級聯(lián)十位74LS390()?A個位QA接十位CKAB個位QD接十位CKAC個位QA接十位CKB第2題單選題(1分)使用74LS390設計21進制,則反饋碼F=()?AF=2QA1QBBF=2QB1QACF=2QA1QA第3題單選題(1分)集成電路74LS390的MR(2號引腳)是清零端,如何實現(xiàn)清零()?AMR=0BMR=1CMR端出現(xiàn)下降沿第4題單選題(1分)當需要將集成電路74LS390用作十進制計數器時,應該如何處理()?ACKA接本位QDBCKA接本位QACCKA接地位QA任意進制計數器設計---基于集成同步計數器作業(yè)第1題單選題(1分)視頻中個位74LS160如何級聯(lián)十位74LS160?()A個位RCO接十位CLKB個位RCO并接十位ENP和EPTC個位QD并接十位ENP和EPT第2題單選題(1分)視頻中出現(xiàn)競爭冒險的原因不包括()?A反饋碼采集