任務(wù)3.2加法器的認知及應(yīng)用加法器的基本認識典型加法器的功能認知及基本應(yīng)用

一、加法器的基本認識 1、加法器的概念及分類加法器的基本功能是實現(xiàn)二進制數(shù)的加法運算。在數(shù)字系統(tǒng)中，加法器同時也是實現(xiàn)減、乘、除等算術(shù)運算的基本單元。當兩個二進制數(shù)相加時，如果僅考慮參與運算的兩個1位二進制相加，不考慮來自低位的進位時，稱這種加法運算電路為半加器。如果在考慮兩

個1位二進制數(shù)相加時，還需要考慮來自低位進位，這樣的加法運算電路

為全加器。

一、加法器的基本認識

2、半加器和全加器的認知

半加器是指僅考慮第i位的兩個二進制數(shù)相加的“和”數(shù)及其向高位

的進位數(shù)，而不考慮來自低位(第i-1位)進位數(shù)的運算電路。AB?SC0000011010101101S=AB?+A

BC=AB本位的和向高位的進位加數(shù)

一、加法器的基本認識

2、半加器和全加器的認知

半加器是指僅考慮第i位的兩個二進制數(shù)相加的“和”數(shù)及其向高位

的進位數(shù)，而不考慮來自低位(第i-1位)進位數(shù)的運算電路。AB?SC0000011010101101本位的和向高位的進位邏輯電路圖

邏輯符號加數(shù)

一、加法器的基本認識

全加器全加是指兩個多位二進制數(shù)相加時，第i位的被加數(shù)Ai和加數(shù)Bi及來

自相鄰低位的進位數(shù)Ci-1三者相加，結(jié)果與半加一樣，得到本位和Si及向

相鄰高位的進位數(shù)Ci。實現(xiàn)上述功能的運算電路稱為全加器。AiBC-1Si

Ci0000

00011

00101

00110

11001

01010

11100

11111

1S=A?BC?1+A:BC?1+ABC?1+ABC-1=AθB?田C-1C?=AB+BCH?+AC-1=(4④B)C?-1+A.Bki—SiBi_Ci-Ci

全加器全加器真值表

最簡表達式

一

、加法器的基本認識邏輯電路圖邏輯符號二I二I&&

二

、典型集成加法器的功能認知及基本應(yīng)用 1、串行進位加法器四位串行加法器的例子如圖所示，低位全加器進位輸出端CO依次和相

鄰高位進位輸入端CI相連，顯然，高位必須等到低位運算完成才能進行運

算，采用這種進位方式時，運算速度較慢。S2

S1

SB3

A?

B?

A?

B?

A?Bo

Ao∑CO

CI

C.1∑CO

CIC

c:-C?

CI-∑

CO∑

COC3一Co

二

、典型集成加法器的功能認知及基本應(yīng)用

2、并行進位(超前進位)加法器為了克服串行進位加法器速度慢的缺點，可以采用并行進位方式，該加法器能在加法運算的同時就產(chǎn)生相應(yīng)的進位信號，而無需再從低位開始逐位傳

遞

。F3

F2

F1

Fco

74LS283

CI-B?B?B?Bo

A?A?A?Ao(a)(a)

為加法器典型IC集成四位超前進法加法器74LS283的邏輯符號，

C-1

端可作為擴展端。(b)

是用兩片74LS283級聯(lián)擴展，構(gòu)成八位并行加法器。S7S?S?S4F3

F2

Fi

Foco74LS283

高位

CIB?B?B?B?A?A?A?AoB?

B?

B?

B?

A?A?A5A?

(b)S?S?S?SoF3

F2

F1

FoCo74LS283

低

位CIB?B?B?Bo

A?A?A?AoB?

B?

B?

Bo

A3A2A1AoC7