(19)國家知識(shí)產(chǎn)權(quán)局(10)申請公布號(hào)CN120264840A(30)優(yōu)先權(quán)數(shù)據(jù)(62)分案原申請數(shù)據(jù)(71)申請人桑迪士克科技有限責(zé)任公司地址美國得克薩斯州(72)發(fā)明人天野文貴石川憲輔井上慎也佐野道明(74)專利代理機(jī)構(gòu)北京市柳沈律師事務(wù)所專利代理師邱軍H01L23/532(2006.01)(54)發(fā)明名稱含有多層鈦氮化物擴(kuò)散屏障的半導(dǎo)體器件以及其制造方法半導(dǎo)體器件包含硅表面(1402)、接觸硅表面的鈦硅化物層(1404)、位于鈦硅化物層之上的第一鈦氮化物層(1406)、接觸第一鈦氮化物層的鈦氮氧化物層(1512)、接觸鈦氮氧化物層的第二鈦2硅表面；接觸所述硅表面的鈦硅化物層；位于所述鈦硅化物層之上的第一鈦氮化物層；接觸所述第一鈦氮化物層的鈦氮氧化物層；接觸所述鈦氮氧化物層的第二鈦氮化物層；以及位于所述第二鈦氮化物層之上的金屬填充層。2.如權(quán)利要求1所述的器件，其中所述半導(dǎo)體器件包括晶體管，所述硅表面包括所述晶體管的源極區(qū)域或漏極區(qū)域，并且所述金屬填充層包括鎢源電極或漏電極。如權(quán)利要求1所述的半導(dǎo)體器件，所述半導(dǎo)體器件位于基板上；絕緣層和導(dǎo)電層的交替堆疊體，所述交替堆疊體位于所述基板之上；存儲(chǔ)器堆疊體結(jié)構(gòu)，所述存儲(chǔ)器堆疊體結(jié)構(gòu)延伸穿過所述交替堆疊體，其中所述存儲(chǔ)器堆疊體結(jié)構(gòu)中的每一個(gè)包括存儲(chǔ)器膜、與所述存儲(chǔ)器膜的內(nèi)側(cè)壁接觸的垂直半導(dǎo)體溝道，以及與所述垂直半導(dǎo)體溝道的內(nèi)側(cè)壁接觸的電介質(zhì)芯；電介質(zhì)材料部分，所述電介質(zhì)材料部分在所述半導(dǎo)體器件上面，并且包含位于包含所述存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面處或位于包含所述存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面的上方的頂表面；以及接觸通孔結(jié)構(gòu)，所述接觸通孔結(jié)構(gòu)延伸穿過所述電介質(zhì)材料部分且接觸所述半導(dǎo)體器件，并且包括金屬襯墊堆疊體和所述金屬填充層，所述金屬襯墊堆疊體包括所述第一鈦氮化物層、所述鈦氮氧化物層和所述第二鈦氮化物層。4.如權(quán)利要求1所述的器件，還包括鈦層和位于所述鈦硅化物層和所述鈦氮氧化物層之間的第三鈦氮化物層，其中所述鈦層位于所述第一鈦氮化物層和所述第三鈦氮化物層之5.如權(quán)利要求1所述的器件，其中所述鈦氮氧化物層位于所述第一鈦氮化物層的晶粒邊界中的裂縫中。6.如權(quán)利要求1所述的器件，其中所述第一鈦氮化物層的厚度是1到10nm。7.如權(quán)利要求6所述的器件，其中所述第一鈦氮化物層的厚度是2到3nm,所述第二鈦氮化物層的厚度是5到100nm。8.如權(quán)利要求1所述的器件，其中所述鈦硅化物層包括C54相鈦硅化物層。9.如權(quán)利要求1所述的器件，其中所述鈦硅化物層包括混合的C54相和C49相鈦硅化物層。形成接觸硅表面的鈦硅化物層；形成位于所述鈦硅化物層之上的第一鈦氮化物層；進(jìn)行鈦硅化物結(jié)晶退火，以結(jié)晶所述鈦硅化物層；在所述進(jìn)行鈦硅化物結(jié)晶退火的步驟之后，在所述第一鈦氮化物層之上形成第二鈦氮在所述第二鈦氮化物層之上形成金屬填充層。311.如權(quán)利要求10所述的方法，其中所述半導(dǎo)體器件包括晶體管，所述硅表面包括所述晶體管的源極區(qū)域或漏極區(qū)域，并且所述金屬填充層包括鎢源電極或漏電極。12.如權(quán)利要求10所述的方法，還包括在所述進(jìn)行鈦硅化物結(jié)晶退火的步驟之后，形成接觸所述第一鈦氮化物層的鈦氮氧化物層。13.如權(quán)利要求12所述的方法，其中所述形成第二鈦氮化物層的步驟包括直接在所述鈦氮氧化物層上形成所述第二鈦氮化物層。進(jìn)行所述結(jié)晶退火使所述第一鈦氮化物層的晶粒邊界蔓延以形成裂縫；并且形成所述鈦氮氧化物層包括氧化所述第一鈦氮化物層的頂表面和氧化所述第一鈦氮化物層中的晶粒邊界中的裂縫。15.如權(quán)利要求10所述的方法，還包括：形成位于基板的所述硅表面上的半導(dǎo)體器件；在所述基板之上形成絕緣層和間隔體材料層的交替堆疊體，其中所述間隔體材料層形成為導(dǎo)電層或者被導(dǎo)電層取代；形成存儲(chǔ)器堆疊體結(jié)構(gòu)，所述存儲(chǔ)器堆疊體結(jié)構(gòu)延伸穿過所述交替堆疊體，其中所述存儲(chǔ)器堆疊體結(jié)構(gòu)中的每一個(gè)包括存儲(chǔ)器膜、與所述存儲(chǔ)器膜的內(nèi)側(cè)壁接觸的垂直半導(dǎo)體溝道，以及與所述垂直半導(dǎo)體溝道的內(nèi)側(cè)壁接觸的電介質(zhì)芯；在所述半導(dǎo)體器件之上形成電介質(zhì)材料部分，其中所述電介質(zhì)材料部分包含位于包含所述存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面處或位于包含所述存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面的上方的頂表面；以及將接觸通孔腔形成為穿過所述電介質(zhì)材料部分到所述半導(dǎo)體器件的頂表面。16.如權(quán)利要求15所述的方法，其中在所述接觸通孔腔中形成所述第一鈦氮化物層、所述第二鈦氮化物層和所述金屬填充層，以形成接觸通孔結(jié)構(gòu)。17.如權(quán)利要求10所述的方法，其中形成所述第一鈦氮化物層包括在所述鈦硅化物層上沉積所述第一鈦氮化物層。18.如權(quán)利要求10所述的方法，其中形成所述第一鈦氮化物層包括在所述硅表面上形成鈦層，在含氮?dú)獾沫h(huán)境中退火所述鈦層來使所述鈦層的底部部分與所述硅表面反應(yīng)以形成所述鈦硅化物層并使所述鈦層的頂部部分氮化以形成所述第一鈦氮化物層。19.如權(quán)利要求10所述的方法，其中形成所述第二鈦氮化物層填充了在所述鈦硅化物結(jié)晶退火期間形成的所述第一鈦氮化物層的晶粒之間的間隙。20.如權(quán)利要求10所述的方法，還包括在形成所述第一鈦氮化物層之前，在所述鈦硅化物層上形成第三鈦氮化物層和鈦層，其中所述鈦層位于所述第一鈦氮化物層和所述第三鈦氮化物層之間。4[0001]本申請是中國發(fā)明專利申請(申請?zhí)枺?01780003018.9,申請日：2017年11月17日，發(fā)明名稱：含有多層鈦氮化物擴(kuò)散屏障的半導(dǎo)體器件以及其制造方法)的分案申請。[0002]相關(guān)申請[0003]本申請要求于2017年2月24日提交的申請?zhí)枮?2/463,291的美國臨時(shí)專利申請和于2017年6月8日提交的申請?zhí)枮?5/617,499的美國非臨時(shí)申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文。技術(shù)領(lǐng)域[0004]本公開總體上涉及半導(dǎo)體器件的領(lǐng)域，并且特別地，涉及含有多層鈦氮化物擴(kuò)散屏障的三維存儲(chǔ)器器件以及其制造方法。背景技術(shù)[0005]在T.Endoh等人在IEDMProc.(2001)33-36的題為“NovelUltraHighDensityMemoryWithAStacked-SurroundingGateTransistor(S-SGT)StructuredCell”的文章發(fā)明內(nèi)容[0006]根據(jù)本公開的方面，半導(dǎo)體器件包括硅表面、接觸硅表面的鈦硅化物層、位于鈦硅化物層之上的第一鈦氮化物層、接觸第一鈦氮化物層的鈦氮氧化物層、接觸鈦氮氧化物層的第二鈦氮化物層，以及位于第二鈦氮化物層之上的金屬填充層。[0007]根據(jù)本公開的方面，制造半導(dǎo)體器件的方法包括形成接觸硅表面的鈦硅化物層，形成位于鈦硅化物層之上的第一鈦氮化物層，進(jìn)行鈦硅化物結(jié)晶退火以結(jié)晶鈦硅化物層，在進(jìn)行鈦硅化物結(jié)晶退火的步驟之后在第一鈦氮化物層之上形成第二鈦氮化物層，以及在第二鈦氮化物層之上形成金屬填充層。[0008]根據(jù)本公開的方面，提供絕緣層和導(dǎo)電層的交替堆疊體，其位于基板之上；存儲(chǔ)器堆疊體結(jié)構(gòu)，其延伸穿過交替堆疊體，其中存儲(chǔ)器堆疊體結(jié)構(gòu)中的每一個(gè)包括存儲(chǔ)器膜、接觸存儲(chǔ)器膜的內(nèi)側(cè)壁的垂直半導(dǎo)體溝道，以及接觸垂直半導(dǎo)體溝道的內(nèi)側(cè)壁的電介質(zhì)芯；電介質(zhì)材料部分，其在半導(dǎo)體器件上面，并且包含位于包含存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面處或位于包含存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面的上方的頂表面；以及接觸通孔結(jié)構(gòu)，其延伸穿過電介質(zhì)材料部分且接觸半導(dǎo)體器件，并且包括金屬襯墊堆疊體和金屬填充材料部分，其中金屬襯墊堆疊體包含：第一鈦氮化物層、接觸第一鈦氮化物層的鈦氮氧化物層和接觸鈦氮氧化物層的第二鈦氮化物層。[0009]根據(jù)本公開的另一方面，提供了形成三維存儲(chǔ)器器件的方法。該方法包括以下步驟：形成位于基板上的半導(dǎo)體器件；在基板之上形成絕緣層和間隔體材料層的交替堆疊體，其中間隔體材料層形成為導(dǎo)電層或者被導(dǎo)電層取代；形成延伸穿過交替堆疊體的存儲(chǔ)器堆5疊體結(jié)構(gòu)，其中存儲(chǔ)器堆疊體結(jié)構(gòu)中的每一個(gè)包括存儲(chǔ)器膜、接觸存儲(chǔ)器膜的內(nèi)側(cè)壁的垂直半導(dǎo)體溝道和接觸垂直半導(dǎo)體溝道的內(nèi)側(cè)壁的電介質(zhì)芯；在半導(dǎo)體器件之上形成電介質(zhì)材料部分，其中電介質(zhì)材料部分包含位于包含存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面處或位于包含存儲(chǔ)器堆疊體結(jié)構(gòu)的頂表面的水平平面的上方的頂表面；形成穿過電介質(zhì)材料部分到半導(dǎo)體器件的頂表面的接觸通孔腔；以及通過以下步驟在接觸通孔腔中形成接觸通孔結(jié)構(gòu)：在半導(dǎo)體器件的表面之上形成第一鈦氮化物層；退火第一鈦氮化物層以提供第一鈦氮化物層的晶粒之間的間隙；在第一鈦氮化物層的間隙中且在第一鈦氮化物層的頂表面上形成鈦氮氧化物層；以及在鈦氮氧化物層上形成第二鈦氮化物層。附圖說明[0010]圖1是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成至少一個(gè)外圍器件、半導(dǎo)體材料層和柵極電介質(zhì)層之后的示意性垂直截面圖。[0011]圖2是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成絕緣層和犧牲材料層的交替堆疊體之后的示意性垂直截面圖。[0012]圖3是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成階梯式梯臺(tái)和倒退階梯式電介質(zhì)材料部分之后的示意性垂直截面圖。[0013]圖4A是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成存儲(chǔ)器開口和支撐開口之后的示意性垂直截面圖。[0015]圖5A-5H是根據(jù)本公開的實(shí)施例的直到第二半導(dǎo)體溝道層的沉積的工藝步驟的示例性結(jié)構(gòu)內(nèi)的存儲(chǔ)器開口的順序示意性垂直截面圖。[0016]圖6是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成存儲(chǔ)器堆疊體結(jié)構(gòu)和支撐柱結(jié)構(gòu)之后的示意性垂直截面圖。[0017]圖7A是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成背側(cè)溝槽之后的示意性垂直截[0018]圖7B是圖7A的示例性結(jié)構(gòu)的部分透視俯視圖。垂直平面A-A'是圖7A的示意性垂直截面圖的平面。[0019]圖8是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成背側(cè)凹陷之后的示意性垂直截面[0020]圖9A-9D是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)的區(qū)域在形成導(dǎo)電層期間的順序垂直截面圖。[0021]圖10是示例性結(jié)構(gòu)在圖9D的工藝步驟處的示意性垂直截面圖。[0022]圖11是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在從背側(cè)溝槽內(nèi)移除所沉積的導(dǎo)電材料之后的示意性垂直截面圖。[0023]圖12A是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成絕緣間隔體和背側(cè)接觸結(jié)構(gòu)之后的示意性垂直截面圖。[0024]圖12B是圖12A的示例性結(jié)構(gòu)的區(qū)域的放大圖。[0025]圖13A是根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)在形成附加接觸通孔結(jié)構(gòu)之后的示意性垂直截面圖。6[0026]圖13B是圖13A的示例性結(jié)構(gòu)的俯視圖。垂直平面A-A'是圖13A的示意性垂直截面圖的平面。[0027]圖13C是圖13A和圖13B的示例性結(jié)構(gòu)的另一示意性垂直截面圖。[0028]圖14A和圖14B示出了用于形成金屬襯墊堆疊體的兩個(gè)常規(guī)工藝流程。[0029]圖15示出了用于形成本公開的金屬襯墊堆疊體的工藝步驟的序列。[0030]圖16是根據(jù)實(shí)施例的金屬襯墊堆疊體的部分的示意圖。具體實(shí)施方式[0031]如上所述，本公開涉及包含多級(jí)存儲(chǔ)器陣列的垂直的堆疊體的三維存儲(chǔ)器器件以及其制造方法，以下描述了其各方面。本公開的實(shí)施例可以用于形成包含多級(jí)存儲(chǔ)器結(jié)構(gòu)的各種結(jié)構(gòu)，其非限制性示例包含半導(dǎo)體器件，諸如包括多個(gè)NAND存儲(chǔ)器串的三維單片存儲(chǔ)器陣列器件。[0032]附圖未按比例繪制。除非明確地描述或清楚地指示了不存在元件的重復(fù)，否則在的序數(shù)僅用于標(biāo)識(shí)相似的元件，并且在本公開的說明書和權(quán)利要求書中可能采用不同的序數(shù)。相同的附圖標(biāo)記指代相同的元件或者相似的元件。除非另外指明，否則具有相同附圖標(biāo)記的元件假定為具有相同的組成。如本文所使用的，位于第二元件“上”的第一元件可以位于第二元件的表面的外側(cè)上或者位于第二元件的內(nèi)側(cè)上。如本文所使用的，如果在第一元[0033]如本文所使用的，“層”是指包含具有厚度的區(qū)域的材料部分。層可以在下面的或上面的結(jié)構(gòu)的整體之上延伸，或者可以具有比下面的或上面的結(jié)構(gòu)的范圍更小的范圍。此外，層可以是均質(zhì)或者非均質(zhì)的連續(xù)結(jié)構(gòu)的區(qū)域，層的厚度小于連續(xù)結(jié)構(gòu)的厚度。例如，層可以位于任一對(duì)水平平面之間，水平平面在連續(xù)結(jié)構(gòu)的頂表面和底表面之間或者在連續(xù)結(jié)構(gòu)的頂表面和底表面處。層可以水平地、垂直地和/或沿著錐形以在其中包含一個(gè)或多個(gè)層，或者可以在其上、在其上方和/或在其下方具有一個(gè)或多個(gè)層。[0034]單片三維存儲(chǔ)器陣列是其中在諸如半導(dǎo)體晶片的單個(gè)基板上方形成多個(gè)存儲(chǔ)器級(jí)而沒有介入基板的陣列。術(shù)語“單片”意味著陣列中的每級(jí)的層直接沉積在陣列中的每個(gè)下面的級(jí)的層上。相比之下，二維陣列可以分開形成，并且然后封裝在一起以形成非單片存的美國專利所描述的，已經(jīng)通過在分開的基板上形成存儲(chǔ)器級(jí)并且垂直地堆疊存儲(chǔ)器級(jí)而構(gòu)造了非單片堆疊存儲(chǔ)器。在接合前可以將基板減薄或者從存儲(chǔ)器級(jí)移除，但是由于存儲(chǔ)器級(jí)最初形成在分開的基板上，因此這樣的存儲(chǔ)器不是真正的單片三維存儲(chǔ)器陣列。本公開的各種三維存儲(chǔ)器器件包含單片三維NAND串存儲(chǔ)器器件，并且可以采用本文所描述的各種實(shí)施例來制造。[0035]參考圖1,示出了根據(jù)本公開的實(shí)施例的示例性結(jié)構(gòu)，其可以用于例如制造含有垂直NAND存儲(chǔ)器器件的器件結(jié)構(gòu)。示例性結(jié)構(gòu)包含基板(9,10),其可以是半導(dǎo)體基板?；蹇梢园灏雽?dǎo)體層9和可選的半導(dǎo)體材料層10?；灏雽?dǎo)體層9可以是半導(dǎo)體晶片或半導(dǎo)體材料層，并且可以包含至少一種單質(zhì)半導(dǎo)體材料(例如，單晶硅晶片或?qū)?、至少一種III-7V族化合物半導(dǎo)體材料、至少一種II-VI族化合物半導(dǎo)體材料、至少一種有機(jī)半導(dǎo)體材料、或者本領(lǐng)域中已知的其他半導(dǎo)體材料。基板可以具有主表面7,其可以是例如基板半導(dǎo)體層9的最頂部表面。主表面7可以是半導(dǎo)體表面。在一個(gè)實(shí)施例中，主表面7可以是單晶半導(dǎo)體表[0036]如本文所使用的，“半導(dǎo)材料”是指具有從1.0×10??S/cm到1.0×10?S/cm的范圍內(nèi)的電導(dǎo)率的材料。如本文所使用的，“半導(dǎo)體材料”是指在其中沒有電摻雜劑的情況下具有從1.0×10?S/cm到1.0×10?S/cm的范圍內(nèi)的電導(dǎo)率且一經(jīng)用電摻雜劑適當(dāng)?shù)負(fù)诫s能夠產(chǎn)生具有從1.0S/cm到1.0×10?S/cm的范圍內(nèi)的電導(dǎo)率的摻雜材料的材料。如本文所使用的，“電摻雜劑”是指將空穴添加到能帶結(jié)構(gòu)內(nèi)的價(jià)帶的p型摻雜劑，或者是將電子添加到能帶結(jié)構(gòu)內(nèi)的導(dǎo)帶的n型摻雜劑。如本文所使用的，“導(dǎo)電材料”是指具有大于1.0×10?S/cm的電的電導(dǎo)率的材料。如本文所使用的，“重?fù)诫s半導(dǎo)體材料”是指摻雜有足夠高原子濃度的電摻雜劑而變?yōu)閷?dǎo)電材料(即具有大于1.0×10?S/cm的電導(dǎo)率)的半導(dǎo)體材料?！皳诫s半導(dǎo)體材料”可以是重?fù)诫s半導(dǎo)體材料，或者可以是包含提供從1.0×10??S/cm到1.0×10?S/cm的范圍內(nèi)的電導(dǎo)率的濃度的電摻雜劑(即，p型摻雜劑和/或n型摻雜劑)的半導(dǎo)體材料?！氨菊靼雽?dǎo)體材料”是指未摻雜有電摻雜劑的半導(dǎo)體材料。因此，半導(dǎo)體材料可以是半導(dǎo)的或者導(dǎo)電的，并且可以是本征半導(dǎo)體材料或者摻雜半導(dǎo)體材料。根據(jù)在其中的電摻雜劑的原子濃至少一種金屬元素的導(dǎo)電材料。電導(dǎo)率的所有測量是在標(biāo)準(zhǔn)條件下進(jìn)行的。[0037]用于外圍電路的至少一個(gè)半導(dǎo)體器件700(未示出)可以形成在半導(dǎo)體材料層9的部分上。至少一個(gè)半導(dǎo)體器件可以包含例如場效應(yīng)晶體管。例如，可以通過蝕刻基板半導(dǎo)體層9的部分并在其中沉積電介質(zhì)材料來形成至少一個(gè)淺溝槽隔離結(jié)構(gòu)120。柵極電介質(zhì)層、至少一個(gè)柵極導(dǎo)體層和柵極帽電介質(zhì)層可以被形成在基板半導(dǎo)體層9之上，并且可以隨后被圖案化，以形成至少一個(gè)柵極結(jié)構(gòu)(150,152,154,158),其中的每一個(gè)可以包含柵極電介質(zhì)150、柵電極(152,154)和柵極帽電介質(zhì)158。柵電極(152,154)可以包含第一柵電極部分152和第二柵電極部分154的堆疊體。可以通過沉積和各向異性地蝕刻電介質(zhì)襯墊來在至少一個(gè)柵極結(jié)構(gòu)(150,152,154,158)周圍形成至少一個(gè)柵極間隔體156。可以例如通過采用至少一個(gè)柵極結(jié)構(gòu)(150,152,154,158)作為掩模結(jié)構(gòu)來引入電摻雜劑，來將有源區(qū)130形成在基板半導(dǎo)體層9的上部部分中?？梢园葱璨捎酶郊拥难谀ぁＳ性磪^(qū)130可以包含場效應(yīng)晶體管的源極區(qū)域和漏極區(qū)域?？梢钥蛇x地形成第一電介質(zhì)襯墊161和第二電介質(zhì)襯墊162。第一和第二電介質(zhì)襯墊(161,162)中的每一個(gè)可以包含硅氧化物層、硅氮化物層、和/或電介質(zhì)金屬氧化物層。如本文所使用的，硅氧化物包含二氧化硅以及非化學(xué)計(jì)量的硅氧化物，非化學(xué)計(jì)量的硅氧化物對(duì)每個(gè)硅原子具有多于或少于兩個(gè)的氧原子。二氧化硅是優(yōu)選的。在說明性示例中，第一電介質(zhì)襯墊161可以是硅氧化物層，并且第二電介質(zhì)襯墊162可以是硅氮化物層。外圍電路的至少一個(gè)半導(dǎo)體器件可以含有將隨后形成的存儲(chǔ)器器件的驅(qū)動(dòng)器電[0038]諸如硅氧化物的電介質(zhì)材料可以被沉積在至少一個(gè)半導(dǎo)體器件之上，并且可以隨后被平坦化以形成平坦化電介質(zhì)層170。在一個(gè)實(shí)施例中，平坦化電介質(zhì)層170的平坦化的頂表面可以與電介質(zhì)襯墊(161,162)的頂表面共面。隨后，平坦化電介質(zhì)層170和電介質(zhì)襯8墊(161,162)可以被從區(qū)域移除，以物理暴露基板半導(dǎo)體層9的頂表面。如本文所使用的，如[0039]如果可選的半導(dǎo)體材料層10存在，則在形成至少一個(gè)半導(dǎo)體器件700之前或者之后，可以通過由選擇性外延來沉積單晶半導(dǎo)體材料來而在基板半導(dǎo)體層9的頂表面上形成可選的半導(dǎo)體材料層10.沉積的半導(dǎo)體材料可以相同于或者可以不同于基板半導(dǎo)體層9的半導(dǎo)體材料。沉積的半導(dǎo)體材料可以是能夠用于如上所述的半導(dǎo)體基板層9的任何材料。半導(dǎo)體材料層10的單晶半導(dǎo)體材料可以與基板半導(dǎo)體層9的單晶結(jié)構(gòu)外延對(duì)準(zhǔn)。可以例如通過化學(xué)機(jī)械平坦化(CMP)來移除沉積的半導(dǎo)體材料的位于平坦化電介質(zhì)層170的頂表面的上方的部分。在這種情況下，半導(dǎo)體材料層10可以具有與平坦化電介質(zhì)層170的頂表面共面的頂表面。[0040]至少一個(gè)半導(dǎo)體器件700的區(qū)域(即，區(qū))在本文中稱為外圍器件區(qū)域200。其中隨后形成存儲(chǔ)器陣列的區(qū)域在本文中稱為存儲(chǔ)器陣列區(qū)域100?？梢栽诖鎯?chǔ)器陣列區(qū)域100和外圍器件區(qū)域200之間提供用于隨后形成導(dǎo)電層的階梯式梯臺(tái)的接觸區(qū)域300?？蛇x地，柵極電介質(zhì)層12可以形成在半導(dǎo)體材料層10和平坦化電介質(zhì)層170的上方。柵極電介質(zhì)層12可以是例如硅氧化物層。柵極電介質(zhì)層12的厚度可以在從3nm到30nm的范圍內(nèi)，雖然還可以采用更小和更大的厚度。[0041]參考圖2,交替的多個(gè)第一材料層(其可以是絕緣層32)和第二材料層(其可以是犧牲材料層42)的堆疊體形成在基板的頂表面之上，其可以是例如在柵極電介質(zhì)層12的頂表的多個(gè)第一元件和第二元件是指第一元件的實(shí)例和第二元件的實(shí)例在其中交替的結(jié)構(gòu)。第一元件的不是交替的多元件的端部元件的每個(gè)實(shí)例在兩側(cè)由第二元件的兩個(gè)實(shí)例鄰接，且第二元件不是交替的多元件的端部元件的每個(gè)實(shí)例在兩端由第一元件的兩個(gè)實(shí)例鄰接。第一元件在其間可以具有相同的厚度，或者可以具有不同的厚度。第二元件在其間可以具有相同的厚度，或者可以具有不同的厚度。交替的多個(gè)第一材料層和第二材料層可以以第一材料層的實(shí)例或者以第二材料層的實(shí)例開始，并且可以以第一材料層的實(shí)例或者以第二材料層的實(shí)例終止。在一個(gè)實(shí)施例中，第一元件的實(shí)例和第二元件的實(shí)例可以形成在交替的多元件內(nèi)周期性地重復(fù)的單元。[0042]每個(gè)第一材料層包含第一材料，并且每個(gè)第二材料層包含不同于第一材料的第二材料。在一個(gè)實(shí)施例中，每個(gè)第一材料層可以是絕緣層32,并且每個(gè)第二材料層可以是犧牲材料層。在這種情況下，堆疊體可以包含交替的多個(gè)絕緣層32和犧牲材料層42,并且構(gòu)成包理中”的結(jié)構(gòu)是指瞬態(tài)結(jié)構(gòu)，該瞬態(tài)結(jié)構(gòu)隨后在其中至少一個(gè)組件的形狀或成分上被修改。[0043]交替的多元件的堆疊體在本文中稱為交替堆疊體(32,42)。在一個(gè)實(shí)施例中，交替堆疊體(32,42)可以包含由第一材料構(gòu)成的絕緣層32以及由不同于絕緣層32的材料的第二材料構(gòu)成的犧牲材料層42。絕緣層32的第一材料可以是至少一種絕緣材料。就此而言，每個(gè)絕緣層32可以是絕緣材料層?？梢杂糜诮^緣層32的絕緣材料包含但不限于硅氧化物(包含摻雜和未摻雜的硅酸鹽玻璃)、硅氮化物、硅氮氧化物、有機(jī)硅酸鹽玻璃(OSG)、旋涂電介質(zhì)材料、通常稱為高介電常數(shù)(高k)電介質(zhì)氧化物(例如鋁氧化物、鉿氧化物等)的電介質(zhì)金屬氧化物及其硅酸鹽、電介質(zhì)金屬氮氧化物及其硅酸鹽，以及有機(jī)絕緣材料。在一個(gè)實(shí)施例9中，絕緣層32的第一材料可以是硅氧化物。[0044]犧牲材料層42的第二材料是可以對(duì)絕緣層32的第一材料有選擇性地被移除的犧牲材料。如本文所使用的，如果移除工藝移除第一材料的速率至少兩倍于第二材料的移除材料的移除的速率的比率在本文中稱為第一材料的移除工藝對(duì)于第二材料的“選擇度”。[0045]犧牲材料層42可以包括絕緣材料、半導(dǎo)體材料或者導(dǎo)電材料。犧牲材料層42的第二材料可以隨后被用導(dǎo)電電極取代，導(dǎo)電電極可以例如起到垂直NAND器件的控制柵電極的功能。第二材料的非限制性示例包含硅氮化物、非晶半導(dǎo)體材料(諸如非晶硅)和多晶半導(dǎo)體材料(諸如多晶硅)。在一個(gè)實(shí)施例中，犧牲材料層42可以是包括硅氮化物的或者包含硅和鍺中的至少一個(gè)的半導(dǎo)體材料的間隔體材料層。[0046]在一個(gè)實(shí)施例中，絕緣層32可以包含硅氧化物，并且犧牲材料層可以包含硅氮化物犧牲材料層。可以例如由化學(xué)氣相沉積(CVD)來沉積絕緣層32的第一材料。例如，如果硅氧化物用于絕緣層32,則原硅酸四乙酯(tetraethylorthosilicate,TEOS)可以用作CVD工藝的前驅(qū)體材料?？梢岳缬蒀VD或者原子層沉積(ALD)來形成犧牲材料層42的第二材料。[0047]可以適當(dāng)?shù)貓D案化犧牲材料層42,使得通過犧牲材料層42的取代隨后形成的導(dǎo)電材料部分可以起到導(dǎo)電電極(諸如隨后形成的單片三維NAND串存儲(chǔ)器器件的控制柵電極)的功能。犧牲材料層42可以包括具有實(shí)質(zhì)上平行于基板的主表面7延伸的條形的部分。[0048]絕緣層32和犧牲材料層42的厚度可以在從20nm到50nm的范圍內(nèi)，雖然也可以對(duì)每個(gè)絕緣層32和對(duì)每個(gè)犧牲材料層42采用更小或更大的厚度。絕緣層32和犧牲材料層(例如，控制柵電極或者犧牲材料層)42的對(duì)的重復(fù)的數(shù)目可以在從2到1024的范圍內(nèi)，并且典型地是從8到256,雖然還可以采用更大數(shù)目的重復(fù)。堆疊體中頂部的和底部柵電極可以起到選擇柵電極的功能。在一個(gè)實(shí)施例中，交替堆疊體(32,42)中的每個(gè)犧牲材料層42可以具有在每個(gè)相應(yīng)的犧牲材料層42內(nèi)實(shí)質(zhì)上不變的均勻的厚度。[0049]盡管采用其中間隔體材料層隨后被導(dǎo)電層取代的犧牲材料層42的實(shí)施例來描述本公開，但是本文明確地涵蓋了其中犧牲材料層形成為導(dǎo)電層的實(shí)施例。在這種情況下，用導(dǎo)電層取代間隔體材料層的步驟可以省略。[0050]可選地，絕緣帽層70可以形成在交替堆疊體(32,42)之上。絕緣帽層70包含不同于犧牲材料層42的材料的電介質(zhì)材料。在一個(gè)實(shí)施例中，絕緣帽層70可以包含可以用于如上所述的絕緣層32的電介質(zhì)材料。絕緣帽層70可以具有比絕緣層32中的每一個(gè)更大的厚度。絕緣帽層70可以例如由化學(xué)氣相沉積來沉積。在一個(gè)實(shí)施例中，絕緣帽層70可以是硅氧化物層。[0051]參考圖3,階梯式腔可以形成在接觸區(qū)域300內(nèi)，接觸區(qū)域300位于器件區(qū)域100和含有外圍電路的至少一個(gè)半導(dǎo)體器件的外圍區(qū)域200之間。階梯式腔可以具有各種階梯式表面，使得階梯式腔的水平截面形狀作為距基板10的頂表面的垂直距離的函數(shù)逐步改變。在一個(gè)實(shí)施例中，可以通過重復(fù)進(jìn)行工藝步驟的集合來形成階梯式腔。工藝步驟的集合可以包含，例如第一類型的蝕刻工藝和第二類型的蝕刻工藝，第一類型的蝕刻工藝將腔的深度垂直地增加一個(gè)或多個(gè)級(jí)，第二類型的蝕刻工藝橫向地?cái)U(kuò)大在隨后的第一類型的蝕刻工藝中將垂直地蝕刻的面積。如本文所使用的，包含交替的多元件的結(jié)構(gòu)的“級(jí)”定義為結(jié)構(gòu)內(nèi)的第一材料層和第二材料層的對(duì)的相對(duì)位置。[0052]在形成階梯式腔之后，交替堆疊體(32,42)的外圍部分在形成階梯式腔之后可以具有階梯式表面。如本文所使用的，“階梯式表面”是指包含至少兩個(gè)水平表面和至少兩個(gè)垂直表面的表面的集合，使得每個(gè)水平表面鄰接于從水平表面的第一邊緣向上延伸的第一垂直表面，并且鄰接于從水平表面的第二邊緣向下延伸的第二垂直表面?！半A梯式腔”是指具有階梯式表面的腔。[0053]梯臺(tái)區(qū)域通過圖案化交替堆疊體(32,42)形成。交替堆疊體(32,42)內(nèi)除了最頂部的犧牲材料層42之外的每個(gè)犧牲材料層42比交替堆疊體(32,42)內(nèi)任何上面的犧牲材料層42橫向地延伸得更遠(yuǎn)。梯臺(tái)區(qū)域包含交替堆疊體(32,42)的階梯式表面，階梯式表面從交替堆疊體(32,42)內(nèi)的最底部層連續(xù)地延伸到交替堆疊體(32,42)內(nèi)的最頂部層。[0054]可以通過在階梯式腔中沉積電介質(zhì)材料而在階梯式腔中形成倒退階梯式電介質(zhì)材料部分65(即絕緣填充材料部分)。例如，諸如硅氧化物的電介質(zhì)材料可以沉積在階梯式腔中?？梢杂苫瘜W(xué)機(jī)械平坦化(CMP)來從絕緣帽層70的頂表面上方移除所沉積的電介質(zhì)材料的超出部分。填充階梯式腔的所沉積的電介質(zhì)材料的剩余部分構(gòu)成倒退階梯式電介質(zhì)材料部分65.如本文所使用的，“倒退階梯式”元件是指具有階梯式表面和作為距元件所在的基板的頂表面的垂直距離的函數(shù)而單調(diào)地增加的水平截面積的元件。如果硅氧化物用于倒退階梯式電介質(zhì)材料部分65,則倒退階梯式電介質(zhì)材料部分65的硅氧化物可以摻雜有或者可以不摻雜有諸如B、P和/或F的摻雜劑。[0055]可選地，可以穿過絕緣帽層70和犧牲材料層42的位于漏極選擇級(jí)處的子集來形成漏極選擇級(jí)隔離結(jié)構(gòu)72。可以通過形成漏極選擇級(jí)隔離溝槽并且用諸如硅氧化物的電介質(zhì)材料填充漏極選擇級(jí)隔離溝槽來形成漏極選擇級(jí)隔離結(jié)構(gòu)72?？梢詮慕^緣帽層70的頂表面的上方移除電介質(zhì)材料的超出部分。[0056]參考圖4A和圖4B,至少包含光刻膠層的光刻材料堆疊體(未示出)可以被形成在絕緣帽層70和倒退階梯式電介質(zhì)材料部分65之上，并且可以被光刻地圖案化以在其中形成開口。開口包含形成在存儲(chǔ)器陣列區(qū)域100之上的開口的第一子集和形成在接觸區(qū)域300之上的開口的第二子集。可以由將圖案化的光刻材料堆疊體用作蝕刻掩模的至少一個(gè)各向異性蝕刻，來穿過絕緣帽層70或倒退階梯式電介質(zhì)材料部分65并穿過交替堆疊體(32,42)來轉(zhuǎn)移光刻材料堆疊體中的圖案?？涛g交替堆疊體(32,42)的在圖案化的光刻材料堆疊體的開口下面的部分，以形成存儲(chǔ)器開口49和支撐開口19.如本文所其中隨后形成諸如存儲(chǔ)器堆疊體結(jié)構(gòu)的存儲(chǔ)器元件的結(jié)構(gòu)。如本文所使用的，“支撐開口”是指在其中隨后形成機(jī)械支撐其他元件的支撐結(jié)構(gòu)(諸如支撐柱結(jié)構(gòu))的結(jié)構(gòu)。穿過存儲(chǔ)器陣列區(qū)域100中的絕緣帽層70和交替堆疊體(32,42)的整體來形成存儲(chǔ)器開口49.穿過接觸區(qū)域300中的倒退階梯式電介質(zhì)材料部分65和交替堆疊體(32,42)的在階梯式表面下面的部分來形成支撐開口19。[0057]存儲(chǔ)器開口49延伸穿過交替堆疊體(32,42)的整體。支撐開口19延伸穿過交替堆疊體(32,42)內(nèi)的層的子集。用于蝕刻穿過交替堆疊體(32,42)的材料的各項(xiàng)異性蝕刻工藝的化學(xué)過程可以交替，以最優(yōu)化交替堆疊體(32,42)中的第一和第二材料的蝕刻。各向異性蝕刻可以是例如一系列反應(yīng)離子蝕刻。存儲(chǔ)器開口49和支撐開口19的側(cè)壁可以實(shí)質(zhì)上是垂直的，或者可以是錐形的?？梢岳缤ㄟ^灰化，[0058]可以穿過柵極電介質(zhì)層12來形成存儲(chǔ)器開口49和支撐開口19,使得存儲(chǔ)器開口4911和支撐開口19從交替堆疊體(32,42)的頂表面至少延伸到包含半導(dǎo)體材料層10的最頂部表面的水平平面。在一個(gè)實(shí)施例中，在半導(dǎo)體材料層10的頂表面物理暴露在每個(gè)存儲(chǔ)器開口49和每個(gè)支撐開口19的底部處之后，可以可選地進(jìn)行到半導(dǎo)體材料層10中的過蝕刻。過蝕刻可以在移除光刻材料堆疊體之前或者之后進(jìn)行。換言之，半導(dǎo)體材料層10的凹陷的表面可以從半導(dǎo)體材料層10的未凹陷的頂表面垂直地偏移凹陷深度。凹陷深度可以例如在從1nm到50nm的范圍內(nèi)，雖然還可以采用更小和更大的凹陷深度。過蝕刻是可選的，并且可以省略。如果不進(jìn)行過蝕刻，則存儲(chǔ)器開口49和支撐開口19的底表面可以與半導(dǎo)體材料層10的最頂部表面共面。[0059]存儲(chǔ)器開口49和支撐開口19中的每一個(gè)可以包含實(shí)質(zhì)上垂直于基板的最頂部表面延伸的側(cè)壁(或多個(gè)側(cè)壁)。存儲(chǔ)器開口49的二維陣列可以形成在存儲(chǔ)器陣列區(qū)域100中。支撐開口19的二維陣列可以形成在接觸區(qū)域300中?；灏雽?dǎo)體層9和半導(dǎo)體材料層10共同地構(gòu)成基板(9,10),其可以是半導(dǎo)體基板。替代地，半導(dǎo)體材料層10可以省略，并且存儲(chǔ)器開口49和支撐開口19可以延伸到基板半導(dǎo)體層9的頂表面。[0060]圖5A-5H示出了存儲(chǔ)器開口49中的結(jié)構(gòu)改變，其是圖4A和圖4B的示例性結(jié)構(gòu)中的存儲(chǔ)器開口49中的一個(gè)。在其他存儲(chǔ)器開口49中的每一個(gè)中并在每個(gè)支撐開口19中同時(shí)發(fā)生相同的結(jié)構(gòu)改變。[0061]參考圖5A,示出了圖4A和圖4B的示例性器件結(jié)構(gòu)中的存儲(chǔ)器開口49。存儲(chǔ)器開口49延伸穿過絕緣帽層70、交替堆疊體(32,42)、柵極電介質(zhì)層12,并且可選地延伸到半導(dǎo)體材料層10的上部部分中。在該工藝步驟中，每個(gè)支撐開口19可以延伸穿過倒退階梯式電介質(zhì)材料部分65、交替堆疊體(32,42)中的層的子集、柵極電介質(zhì)層12,并且可選地穿過半導(dǎo)體材料層10的上部部分。每個(gè)存儲(chǔ)器開口的底表面相對(duì)于半導(dǎo)體材料層10的頂表面的凹陷深度可以在從0nm到30nm的范圍內(nèi)，雖然還可以采用更大的凹陷深度。可選地，可以例如通過各向同性蝕刻來使?fàn)奚牧蠈?2部分地橫向凹陷，以形成橫向凹陷(未示出)。[0062]參考圖5B,可選的外延溝道部分(例如，外延基座)11可以例如由選擇性外延而形成在每個(gè)存儲(chǔ)器開口49和每個(gè)支撐開口19的底部部分處。每個(gè)外延溝道部分11包括與半導(dǎo)體材料層10的單晶半導(dǎo)體材料外延對(duì)準(zhǔn)的單晶半導(dǎo)體材料。在一個(gè)實(shí)施例中，外延溝道部分11可以摻雜有與半導(dǎo)體材料層10相同的導(dǎo)電型的電摻雜劑。在一個(gè)實(shí)施例中，每個(gè)外延溝道部分11的頂表面可以形成在包含犧牲材料層42的頂表面的水平平面的上方。在這種情況下，可以通過用相應(yīng)的導(dǎo)電材料層取代位于包含外延溝道部分11的頂表面的水平平面下面的每個(gè)犧牲材料層42,來隨后形成至少一個(gè)源極選擇柵電極。外延溝道部分11可以是晶體管溝道的部分，該晶體管溝道的部分在將隨后在基板(9,10)中形成的源極區(qū)域和將隨后在存儲(chǔ)器開口49的上部部分中后續(xù)形成的漏極區(qū)域之間延伸。存儲(chǔ)器腔49’存在于存儲(chǔ)器開口49的在外延溝道部分11上方的未填充部分中。在一個(gè)實(shí)施例中，外延溝道部分11可以包括單晶硅。在一個(gè)實(shí)施例中，外延溝道部分11可以具有第一導(dǎo)電型的摻雜，其與外延溝道部分所接觸的半導(dǎo)體材料層10的導(dǎo)電型相同。如果半導(dǎo)體材料層10不存在，則外延溝道部分11可以直接形成在基板半導(dǎo)體層9上，基板半導(dǎo)體層9可以具有第一導(dǎo)電型的摻雜。[0063]參考圖5C,包含阻擋電介質(zhì)層52、電荷儲(chǔ)存層54、隧穿電介質(zhì)層56,以及可選的第一半導(dǎo)體溝道層601的層的堆疊體可以隨后沉積在存儲(chǔ)器開口49中。[0064]阻擋電介質(zhì)層52可以包含單個(gè)電介質(zhì)材料層或者多個(gè)電介質(zhì)材料層的堆疊體。在一個(gè)實(shí)施例中，阻擋電介質(zhì)層可以包含基本由電介質(zhì)金屬氧化物構(gòu)成的電介質(zhì)金屬氧化物層。如本文所使用的，電介質(zhì)金屬氧化物是指包含至少一種金屬元素和至少氧的電介質(zhì)材料。電介質(zhì)金屬氧化物可以基本由至少一種金屬元素和氧構(gòu)成，或者可以基本由至少一種金屬元素、氧和諸如氮的至少一種非金屬元素構(gòu)成。在一個(gè)實(shí)施例中，阻擋電介質(zhì)層52可以包含具有大于7.9的介電常數(shù)(即具有大于硅氮化物的介電常數(shù)的介電常數(shù))的電介質(zhì)金屬氧化物。[0065]電介質(zhì)金屬氧化物的非限制性示例包含鋁氧化物(Al?0?)、鉿氧化物(Hf0?)、鑭氧疊體?？梢酝ㄟ^例如學(xué)氣相沉積(CVD)、原子層沉積(ALD)、脈沖激光沉積(PLD化學(xué)沉積或其組合來沉積電介質(zhì)金屬氧化物層。電介質(zhì)金屬氧化物層的厚度可以在從1nm到20nm的范圍內(nèi)，雖然還可以采用更小和更大的厚度。電介質(zhì)金屬氧化物層可以隨后起到電介質(zhì)材料部分的功能，電介質(zhì)材料部分阻擋儲(chǔ)存的電荷泄露到控制柵電極。在一個(gè)實(shí)施例中，阻擋電介質(zhì)層52包含鋁氧化物。在一個(gè)實(shí)施例中，阻擋電介質(zhì)層52可以包含具有不同材料成分的多個(gè)電介質(zhì)金屬氧化物層。[0066]替代地或者附加地，阻擋電介質(zhì)層52可以包含電介質(zhì)半導(dǎo)體化合物，諸如硅氧化在這種情況下，可以通過保形沉積方法(諸如低壓化學(xué)氣相沉積、原子層沉積或者其組合)來形成阻擋電介質(zhì)層52的電介質(zhì)半導(dǎo)體化合物。電介質(zhì)半導(dǎo)體化合物的厚度可以在從1nm到20nm的范圍內(nèi)，雖然還可以采用更小和更大的厚度。替代地，可以省略阻擋電介質(zhì)層52,并且可以在要隨后形成的存儲(chǔ)器膜的表面上形成背側(cè)凹陷之后形成背側(cè)阻擋電介質(zhì)層。[0067]隨后，可以形成電荷儲(chǔ)存層54。在一個(gè)實(shí)施例中，電荷儲(chǔ)存層54可以是電荷捕獲材料的連續(xù)層或者圖案化的離散部分，電荷捕獲材料包含可以是例如硅氮化物的電介質(zhì)電荷捕獲材料。替代地，電荷儲(chǔ)存層54可以包含諸如通過例如在橫向凹陷內(nèi)被形成到犧牲材料層42中而被圖案化為多個(gè)電隔離的部分(例如，浮置柵極)的摻雜多晶硅或金屬材料的導(dǎo)電材料的連續(xù)層或者圖案化的離散部分。在一個(gè)實(shí)施例中，電荷儲(chǔ)存層54包含硅氮化物層。在一個(gè)實(shí)施例中，犧牲材料層42和絕緣層32可以具有垂直重合的側(cè)壁，并且電荷儲(chǔ)存層54可以形成為單個(gè)連續(xù)層。[0068]在另一個(gè)實(shí)施例中，犧牲材料層42可以相對(duì)于絕緣層32的側(cè)壁橫向地凹陷，并且可以采用沉積工藝和各項(xiàng)異性蝕刻工藝的組合來將電荷儲(chǔ)存層54形成為垂直地間隔開的多個(gè)存儲(chǔ)器材料部分。盡管采用其中電荷儲(chǔ)存層54是單個(gè)連續(xù)層的實(shí)施例來描述本公開，但是本文明確涵蓋其中用垂直地間隔開的多個(gè)存儲(chǔ)器材料部分(其可以是電荷捕獲材料部分或者電隔離的導(dǎo)電材料部分)取代電荷儲(chǔ)存層54的實(shí)施例。[0069]電荷儲(chǔ)存層54可以形成為均質(zhì)成分的單個(gè)電荷儲(chǔ)存層，或者可以包含多個(gè)電荷儲(chǔ)存層的堆疊體。多個(gè)電荷儲(chǔ)存層(如果采用)可以包括多個(gè)間隔開的浮置柵極材料層，浮置體材料(例如，包含至少一種單質(zhì)半導(dǎo)體元素或至少一種化合物半導(dǎo)體材料的多晶或非晶半導(dǎo)體材料)。替代地或附加地，電荷儲(chǔ)存層54可以包括絕緣電荷捕獲材料，諸如一個(gè)或多個(gè)硅氮化物段。替代地，電荷儲(chǔ)存層54可以包括導(dǎo)電納米顆粒(諸如金屬納米顆粒),其可以是例如釕納米顆粒。可以例如由化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)、或用于在其中儲(chǔ)存電荷的任何適當(dāng)?shù)某练e技術(shù)來形成電荷儲(chǔ)存層54。電荷儲(chǔ)存層54的厚度可以在從2nm到30nm的范圍內(nèi)，雖然還可以采用更小和更大的厚度。[0070]隧穿電介質(zhì)層56包含電介質(zhì)材料，可以在適當(dāng)?shù)碾娖脳l件下穿過該電介質(zhì)材料進(jìn)行電荷隧穿?？梢愿鶕?jù)要形成的單片三維NAND串存儲(chǔ)器器件的操作的模式，通過熱載流子注入或者由福勒-諾得海姆(Fowler-Nordheim)隧穿誘導(dǎo)的電荷轉(zhuǎn)移來進(jìn)行電荷隧穿。隧穿電介質(zhì)層56可以包含硅氧化物、硅氮化物、硅氮氧化物、電介質(zhì)金屬氧化物(諸如鋁氧化施例中，隧穿電介質(zhì)層56可以包含第一硅氧化物層、硅氮氧化物層和第二硅氧化物層的堆疊體，其通常已知為ONO堆疊體。在一個(gè)實(shí)施例中，隧穿電介質(zhì)層56可以包含實(shí)質(zhì)上不含碳的硅氧化物層或者實(shí)質(zhì)上不含碳的硅氮氧化物層。隧穿電介質(zhì)層56的厚度可以在從2nm到20nm的范圍內(nèi)，雖然還可以采用更小和更大的厚度[0071]可選的第一半導(dǎo)體溝道層601包含半導(dǎo)體材料，諸如至少一種單質(zhì)半導(dǎo)體材料、至少一種III-V族化合物半導(dǎo)體材料、至少一種II-VI族化合物半導(dǎo)體材料、至少一種有機(jī)半導(dǎo)體材料或者在本領(lǐng)域已知的其他半導(dǎo)體材料。在一個(gè)實(shí)施例中，第一半導(dǎo)體溝道層601包含非晶硅或者多晶硅?？梢酝ㄟ^保形沉積方法(諸如低壓化學(xué)氣相沉積(LPCVD))形成第一半導(dǎo)體溝道層601。第一半導(dǎo)體溝道層601的厚度可以在從2nm到10nm的范圍內(nèi)，雖然還可以采用更小和更大的厚度。存儲(chǔ)器腔49’形成在每個(gè)存儲(chǔ)器開口49的未填充沉積的材料層(52,54,56,601)的體積中。[0072]參考圖5D,采用至少一種各向異性蝕刻工藝，順序地各向異性地蝕刻可選的第一半導(dǎo)體溝道層601、隧穿電介質(zhì)層56、電荷儲(chǔ)存層54、阻擋電介向異性蝕刻工藝移除第一半導(dǎo)體溝道層601、隧穿電介質(zhì)層56、電荷儲(chǔ)存層54以及阻擋電介質(zhì)層52的位于絕緣帽層70的頂表面的上方的部分。另外，可以移除第一半導(dǎo)體溝道層601、隧穿電介質(zhì)層56、電荷儲(chǔ)存層54以及阻擋電介質(zhì)層52的在每個(gè)存儲(chǔ)器腔49'的底部處的水平部分，以在其剩余部分中形成開口?？梢酝ㄟ^采用相應(yīng)的蝕刻化學(xué)過程的相應(yīng)的各項(xiàng)異性蝕刻工藝來蝕刻第一半導(dǎo)體溝道層601、隧穿電介質(zhì)層56、電荷儲(chǔ)存層54以及阻擋電介質(zhì)層52中的每一個(gè)，蝕刻化學(xué)對(duì)于各種材料層可以相同或者可以不相同。[0073]第一半導(dǎo)體溝道層601的每個(gè)剩余部分可以具有管狀配置。電荷儲(chǔ)存層54可以包括電荷捕獲材料或者浮置柵極材料。在一個(gè)實(shí)施例中，每個(gè)電荷儲(chǔ)存層54可以包含一經(jīng)編程即儲(chǔ)存電荷的電荷儲(chǔ)存區(qū)域的垂直堆疊體。在一個(gè)實(shí)施例中，電荷儲(chǔ)存層54可以是其中相鄰于犧牲材料層42的每個(gè)部分構(gòu)成電荷儲(chǔ)存區(qū)域的電荷儲(chǔ)存層。[0074]可以穿過第一半導(dǎo)體溝道層601、隧穿電介質(zhì)層56、電荷儲(chǔ)存層54和阻擋電介質(zhì)層52來在開口的下面物理暴露外延溝道部分11的表面(或者在不采用外延溝道部分11的情況下的半導(dǎo)體材料層10的表面)?？蛇x地，在每個(gè)存儲(chǔ)器腔49'的底部處物理暴露的半導(dǎo)體表面可以垂直地凹陷，使得在存儲(chǔ)器腔49'的下面凹陷的半導(dǎo)體表面從外延溝道部分11的(或者在不采用外延溝道部分11的情況下的半導(dǎo)體基板層10的)最頂部的表面垂直地偏移凹陷距離。隧穿電介質(zhì)層56位于電荷儲(chǔ)存層54之上。存儲(chǔ)器開口49中的阻擋電介質(zhì)層52、電荷儲(chǔ)存層54和隧穿電介質(zhì)層56的集合構(gòu)成存儲(chǔ)器膜50,其包含多個(gè)電荷儲(chǔ)存區(qū)域(如被實(shí)現(xiàn)為電荷儲(chǔ)存層54),該多個(gè)電荷儲(chǔ)存區(qū)域由阻擋電介質(zhì)層52和隧穿電介質(zhì)層56與圍繞的材料[0075]參考圖5E,可以直接在外延溝道部分11的半導(dǎo)體表面上(或者如果省略外延溝道部分11,則直接在半導(dǎo)體基板層10的半導(dǎo)體表面上),并且直接在第一半導(dǎo)體溝道層601上溝道層602包含非晶硅或者多晶硅?？梢酝ㄟ^保形沉積方法(諸如低壓化學(xué)氣相沉積(LPCVD))形成第二半導(dǎo)體溝道層602。第二半導(dǎo)體溝道層602的厚度可以在[0076]第一半導(dǎo)體溝道層601和第二半導(dǎo)體溝道層602的材料全體地稱為半導(dǎo)體溝道材[0077]參考圖5F,在每個(gè)存儲(chǔ)器開口中的存儲(chǔ)器腔49'未被第二半導(dǎo)體溝道層602完全填[0078]參考圖5G,可以例如通過凹陷蝕刻從絕緣帽層70的頂表面的上方移除電介質(zhì)芯層602的位于絕緣帽層70的頂表面的上方的水平部分可以通過平坦化工藝移除，平坦化工藝[0079]第一半導(dǎo)體溝道層601和第二半導(dǎo)體溝道層602的每個(gè)接鄰的對(duì)可以全體地形成垂直半導(dǎo)體溝道60,當(dāng)包含垂直半導(dǎo)體溝道60的垂直NAND器件導(dǎo)通時(shí)，電流可以流動(dòng)穿過[0080]參考圖5H,例如通過凹陷蝕刻到位于絕緣帽層70的頂表面和絕緣帽層70的底表面晶硅?？梢岳缬苫瘜W(xué)機(jī)械平坦化(CMP)或者凹陷蝕刻來從絕緣帽層70的頂表面的上方移除沉積的半導(dǎo)體材料的超出部分，以形成漏極區(qū)域63。[0081]存儲(chǔ)器開口49內(nèi)的存儲(chǔ)器膜50和垂直半導(dǎo)體溝道60(其是垂直半導(dǎo)體溝道)的每個(gè)組合構(gòu)成存儲(chǔ)器堆疊體結(jié)構(gòu)55。存儲(chǔ)器堆疊體結(jié)構(gòu)55是半導(dǎo)體溝道、隧穿電介質(zhì)層、多個(gè)存儲(chǔ)器元件(如實(shí)現(xiàn)為電荷儲(chǔ)存層54的部分)和可選的阻擋電介質(zhì)層52的組合。存儲(chǔ)器開口49內(nèi)的外延溝道部分11(如果存在)、存儲(chǔ)器堆疊體結(jié)構(gòu)55、電介質(zhì)芯62和漏極區(qū)域63的每個(gè)組合在本文中稱為存儲(chǔ)器開口填充結(jié)構(gòu)(11,55,62,63)。每個(gè)支撐開口19內(nèi)的外延溝道部分11(如果存在)、存儲(chǔ)器膜50、垂直半導(dǎo)體溝道60、電介質(zhì)芯62和漏極區(qū)域63的每個(gè)組合填充相應(yīng)的支撐開口19,并且構(gòu)成支撐柱結(jié)構(gòu)20。參見圖6。[0082]參考圖6,示出了在存儲(chǔ)器開口49和支撐開口19內(nèi)分別形成存儲(chǔ)器開口填充結(jié)構(gòu)(11,55,62,63)和支撐柱結(jié)構(gòu)20之后的示例性結(jié)構(gòu)。在圖4A和圖4B的結(jié)構(gòu)的每個(gè)存儲(chǔ)器開口49內(nèi)可以形成存儲(chǔ)器開口填充結(jié)構(gòu)(11,55,62,63)的實(shí)例。在圖4A和圖4B的結(jié)構(gòu)的每個(gè)支撐開口19內(nèi)可以形成支撐柱結(jié)構(gòu)20的實(shí)例。[0083]每個(gè)存儲(chǔ)器堆疊體結(jié)構(gòu)55包含垂直半導(dǎo)體溝道60和存儲(chǔ)器膜50,垂直半導(dǎo)體溝道60可以包括多個(gè)半導(dǎo)體溝道層(601,602)。存儲(chǔ)器膜50可以包括橫向圍繞垂直半導(dǎo)體溝道60的隧穿電介質(zhì)層56,以及橫向圍繞隧穿電介質(zhì)層56的電荷儲(chǔ)存區(qū)域(如實(shí)現(xiàn)為存儲(chǔ)器材料層54)和可選的阻擋電介質(zhì)層52的垂直堆疊體。盡管采用為存儲(chǔ)器堆疊體結(jié)構(gòu)示出的配置來描述本公開，但是本公開的方法可以應(yīng)用于替代的存儲(chǔ)器堆疊體結(jié)構(gòu)，替代的堆疊體結(jié)構(gòu)包含用于存儲(chǔ)器膜50和/或用于垂直半導(dǎo)體溝道60的不同層堆疊體或結(jié)構(gòu)。[0084]參考圖7A和圖7B,接觸級(jí)電介質(zhì)層73可以形成在絕緣層32和犧牲材料層42的交替堆疊體(32,42)之上，并且形成在存儲(chǔ)器堆疊體結(jié)構(gòu)55和支撐柱結(jié)構(gòu)20之上。接觸級(jí)電介質(zhì)層73包含與犧牲材料層42的電介質(zhì)材料不同的電介質(zhì)材料。例如，接觸級(jí)電介質(zhì)層73可以包含硅氧化物。接觸級(jí)電介質(zhì)層73可以具有在從50nm到500nm的范圍內(nèi)的厚度，雖然還可以采用更小和更大的厚度。[0085]光刻膠層(未示出)可以被施加在接觸級(jí)電介質(zhì)層73之上，并且可以被光刻地圖案化，以在存儲(chǔ)器堆疊體結(jié)構(gòu)55的群集(cluster)之間的區(qū)域中形成開口?？梢圆捎酶飨虍愋晕g刻來穿過接觸級(jí)電介質(zhì)層73、交替堆疊體(32,42)和/或倒退階梯式電介質(zhì)材料部分65來轉(zhuǎn)移光刻膠層中的圖案，以形成背側(cè)溝槽79,背側(cè)溝槽79從接觸級(jí)電介質(zhì)層73的頂表面至少垂直地延伸到基板(9,10)的頂表面，并且橫向地延伸穿過存儲(chǔ)器陣列區(qū)域100和接觸區(qū)域300。在一個(gè)實(shí)施例中，背側(cè)溝槽79可以包含源極接觸開口，在源極接觸開口中可以隨后形成源極接觸通孔結(jié)構(gòu)?？梢岳缤ㄟ^灰化來移除光刻膠層。[0086]參考圖8和圖9A,可以例如采用蝕刻工藝將相對(duì)于絕緣層32的第一材料選擇性地蝕刻犧牲材料層42的第二材料的蝕刻劑引入到背側(cè)溝槽79中。圖9A示出了圖8的示例性結(jié)構(gòu)的區(qū)域。背側(cè)凹陷43形成在從其中移除犧牲材料層42的體積中。犧牲材料層42的第二材料的移除可以對(duì)絕緣層32的第一材料、倒退階梯式電介質(zhì)材料部分65的材料、半導(dǎo)體材料層10的半導(dǎo)體材料、和存儲(chǔ)器膜50的最外層的材料是有選擇性的。在一個(gè)實(shí)施例中，犧牲材料層42可以包含硅氮化物，并且絕緣層32和倒退階梯式電介質(zhì)材料部分65的材料可以從硅氧化物和電介質(zhì)金屬氧化物中選擇。[0087]對(duì)第一材料和存儲(chǔ)器膜50的最外層有選擇性地移除第二材料的蝕刻工藝可以是采用濕法蝕刻溶液的濕法蝕刻工藝，或者可以是氣相(干法)蝕刻工藝，氣相蝕刻工藝中蝕[0090]可以通過將半導(dǎo)體材料熱轉(zhuǎn)化和/或等離子體轉(zhuǎn)化為電介質(zhì)材料，而將可選的外化和/或等離子體轉(zhuǎn)化可以用于將每個(gè)外延溝道部分11的表面部分轉(zhuǎn)化成管狀電介質(zhì)間隔體116,并且用于將半導(dǎo)體材料層10的每個(gè)物理暴露的表面部分轉(zhuǎn)化成平坦電介質(zhì)部分材料包含與外延溝道部分11相同的半導(dǎo)體元素，并且附加地包含諸如氧和/或氮的至少一介質(zhì)間隔體116可以包含外延溝道部分11的半導(dǎo)體材料的電介質(zhì)氧化物、電介質(zhì)氮化物或[0091]參考圖9B,可以可選地形成背側(cè)阻擋電介質(zhì)層44。背側(cè)阻擋電介質(zhì)層44(如果存在)包括電介質(zhì)材料，該電介質(zhì)材料起到隨后在背側(cè)凹陷43中形成的控制柵極的控制柵極電介質(zhì)層44可以直接形成在背側(cè)凹陷43內(nèi)的絕緣層32的水平表面和存儲(chǔ)器堆疊體結(jié)構(gòu)55的側(cè)壁上。如果形成背側(cè)阻擋電介質(zhì)層44,則在形成背側(cè)阻擋電介質(zhì)層44之前形成管狀電然還可以采用更小和更大的厚度。[0093]背側(cè)阻擋電介質(zhì)層44的電介質(zhì)材料可以是諸如鋁氧化物的電介質(zhì)金屬氧化物，至少一種過渡金屬元素的電介質(zhì)氧化物，至少一種鑭系元素的電介質(zhì)氧化物，鋁、至少一種過渡金屬元素和/或至少一種鑭系元素的組合的電介質(zhì)氧化物。替代地或者附加地，背側(cè)阻擋電介質(zhì)層44可以包含硅氧化物層?？梢酝ㄟ^保形沉積方法(諸如化學(xué)氣相沉積或原子層沉積)來沉積背側(cè)阻擋電介質(zhì)層44.背側(cè)阻擋電介質(zhì)層44形成在背側(cè)溝槽79的側(cè)壁、絕緣層32的水平表面和側(cè)壁、存儲(chǔ)器堆疊體結(jié)構(gòu)55的側(cè)壁表面的物理暴露于背側(cè)凹陷43的部分，以及平坦電介質(zhì)部分616的頂表面上。背側(cè)腔79’存在于每個(gè)背側(cè)溝槽79的未填充背側(cè)阻擋電介質(zhì)層44的部分內(nèi)。[0094]參考圖9C,金屬屏障層46A可以沉積在背側(cè)凹陷43中。金屬屏障層46A包含導(dǎo)電金屬材料，其可以起到要隨后沉積的金屬填充材料的擴(kuò)散屏障層和/或粘合促進(jìn)層的作用。金屬屏障層46A可以包含諸如TiN、TaN、WN或其堆疊體的導(dǎo)電金屬氮化物材料，或者可以包含工藝(諸如化學(xué)氣相沉積(CVD)或原子層沉積)來沉積金屬屏障層46A。金屬屏障層46A的厚度可以在從2nm到8nm的范圍內(nèi)，諸如從3nm到6nm,雖然還可以采用更小和更大的厚度。在一個(gè)實(shí)施例中，金屬屏障層46A可以基本由諸如TiN的導(dǎo)電金屬氮化物構(gòu)成。[0095]參考圖9D和圖10,金屬填充材料沉積在多個(gè)背側(cè)凹陷43中，沉積在至少一個(gè)背側(cè)溝槽79的側(cè)壁上，并且沉積在接觸級(jí)電介質(zhì)層73的頂表面之上，以形成金屬填充材料層46B。金屬填充材料可以通過保形沉積方法來沉積，保形沉積方法可以是例如化學(xué)氣相沉積的至少一種單質(zhì)金屬。在一個(gè)實(shí)施例中，金屬填充材料層46B可以基本由單個(gè)單質(zhì)金屬構(gòu)個(gè)實(shí)施例中，金屬填充材料層46B可以是鎢層，鎢層包含作為雜質(zhì)的殘留水平的氟原子。金屬填充材料層46B由金屬屏障層46A與絕緣層32和存儲(chǔ)器堆疊體結(jié)構(gòu)55間隔，金屬屏障層46A是阻擋氟原子穿過其進(jìn)擴(kuò)散的金屬屏障層。[0096]多個(gè)導(dǎo)電層46可以形成在多個(gè)背側(cè)凹陷43中，并且連續(xù)金屬材料層46L可以形成在每個(gè)背側(cè)溝槽79的側(cè)壁上并且形成在接觸級(jí)電介質(zhì)層73之上。每個(gè)導(dǎo)電層46包含金屬屏障層46A的部分和金屬填充材料層46B的部分，該金屬屏障層46A的部分和金屬填充材料層46B的部分位于電介質(zhì)材料層的垂直相鄰的對(duì)之間，該電介質(zhì)材料層的垂直相鄰的對(duì)可以是絕緣層32的對(duì)、最底部的絕緣層和柵極電介質(zhì)層12的對(duì)、或者最頂部的絕緣層和絕緣帽層70的對(duì)。連續(xù)金屬材料層46L包含金屬屏障層46A的連續(xù)部分和金屬填充材料層46B的連續(xù)部分，該金屬屏障層46A的連續(xù)部分和金屬填充材料層46B的連續(xù)部分位于背側(cè)溝槽79中或者位于接觸級(jí)電介質(zhì)層73的上方。[0097]可以用導(dǎo)電層46取代每個(gè)犧牲材料層42。背側(cè)腔79’存在于每個(gè)背側(cè)溝槽79的未填充背側(cè)阻擋電介質(zhì)層44和連續(xù)金屬材料層46L的部分中。管狀電介質(zhì)間隔體116橫向地圍繞外延溝道部分11。一經(jīng)形成導(dǎo)電層46,最底部導(dǎo)電層46橫向地圍繞每個(gè)管狀電介質(zhì)間隔體116。[0098]參考圖11,例如通過各向同性濕法蝕刻、各向異性干法蝕刻或其組合，從每個(gè)背側(cè)溝槽79并從接觸級(jí)電介質(zhì)層73的上方回蝕刻連續(xù)導(dǎo)電材料層46L的沉積的金屬材料。沉積的金屬材料在背側(cè)凹陷43中的每個(gè)剩余部分構(gòu)成導(dǎo)電層46。每個(gè)導(dǎo)電層46可以是導(dǎo)電線結(jié)[0099]每個(gè)導(dǎo)電層46可以起到位于相同級(jí)處的多個(gè)控制柵電極和將位于相同級(jí)處的多個(gè)控制柵電極電互連(即電短路)的字線的組合的功能。每個(gè)導(dǎo)電層46內(nèi)的多個(gè)控制柵電極是包含存儲(chǔ)器堆疊體結(jié)構(gòu)55的垂直存儲(chǔ)器器件的控制柵電極。換言之，每個(gè)導(dǎo)電層46可以是字線，字線起到多個(gè)垂直存儲(chǔ)器器件的公共控制柵電極的功能。[0100]在一個(gè)實(shí)施例中，連續(xù)導(dǎo)電材料層46L的移除可以對(duì)背側(cè)阻擋電介質(zhì)層44的材料是有選擇性的。在這種情況下，背側(cè)阻擋電介質(zhì)層44的水平部分可以存在于每個(gè)背側(cè)溝槽79的底部處。柵極電介質(zhì)層12可以通過背側(cè)阻擋電介質(zhì)層44的水平部分而與背側(cè)溝槽79間[0101]在另一個(gè)實(shí)施例中，連續(xù)導(dǎo)電材料層46L的移除可以對(duì)背側(cè)阻擋電介質(zhì)層44的材料是沒有選擇性的，或者可以不采用背側(cè)阻擋電介質(zhì)層44。在這種情況下，根據(jù)在移除連續(xù)導(dǎo)電材料層46L期間柵極電介質(zhì)層12是未被移除還是被部分地移除，柵極電介質(zhì)層12的頂表面和/或側(cè)壁表面可以物理暴露在背側(cè)溝槽79的底部處。背側(cè)腔79’存在于每個(gè)背側(cè)溝槽[0102]參考圖12A和圖12B,通過保形沉積工藝，可以在至少一個(gè)背側(cè)溝槽79中并在接觸級(jí)電介質(zhì)層73之上形成絕緣材料層。示例性的保形沉積工藝包含但不限于化學(xué)氣相沉積和原子層沉積。絕緣材料層包含諸如硅氧化物、氮氧化物、電介質(zhì)金屬氧化物、有機(jī)硅酸鹽玻璃或其組合的絕緣材料。在一個(gè)實(shí)施例中，絕緣材料層可以包含硅氧化物?？梢酝ㄟ^低壓化學(xué)氣相沉積(LPCVD)或者原子層沉積(ALD)來形成絕緣材料層。絕緣材料層的厚度可以在從1.5nm到60nm的范圍內(nèi)，雖然還可以采用更小和更大的厚度。[0103]如果存在背側(cè)阻擋電介質(zhì)層44,則絕緣材料層可以直接形成在背側(cè)阻擋電介質(zhì)層44的表面上，并且直接形成在導(dǎo)電層46的側(cè)壁上。如果不采用背側(cè)阻擋電介質(zhì)層44,則絕緣材料層可以直接形成在絕緣層32的側(cè)壁上，并且直接形成在導(dǎo)電層46的側(cè)壁上。[0104]進(jìn)行各向異性蝕刻，以從接觸級(jí)電介質(zhì)層73的上方以及每個(gè)背側(cè)溝槽79的底部處移除絕緣材料層的水平部分。絕緣材料層的每個(gè)剩余部分構(gòu)成絕緣間隔體74.背側(cè)腔79'存在于被每個(gè)背側(cè)溝槽74圍繞的體積內(nèi)。[0105]各項(xiàng)異性蝕刻工藝可以在蝕刻化學(xué)過程改變或者不改變的情況下繼續(xù)，以移除可選的背側(cè)阻擋電介質(zhì)層44和平坦電介質(zhì)部分616的在穿過絕緣間隔體74的開口下面的部分。穿過每個(gè)背側(cè)腔79'的下面的平坦電介質(zhì)部分616來形成開口，從而垂直地延伸背側(cè)腔79’?？梢栽诿總€(gè)背側(cè)溝槽79的底部處物理暴露半導(dǎo)體材料層10的頂表面。每個(gè)平坦電介質(zhì)部分616的剩余部分在本文中稱為環(huán)狀電介質(zhì)部分616',其可以包含半導(dǎo)體材料層10的半導(dǎo)體材料的電介質(zhì)氧化物，具有具有均勻的厚度，以及穿過其中的開口。[0106]可以通過將電摻雜劑注入到半導(dǎo)體材料層10的物理暴露的表面部分，在半導(dǎo)體材料層10的在每個(gè)背側(cè)腔79'的下方的表面部分處形成源極區(qū)域61。每個(gè)源極區(qū)域61形成在基板(9,10)的在穿過絕緣間隔體74的相應(yīng)的開口處下面的表面部分中。由于在注入工藝期間所注入的摻雜劑原子的散亂(straggle)和在隨后的激活退火工藝期間所注入的摻雜劑原子的橫向擴(kuò)散，每個(gè)源極區(qū)域61可以具有比穿過絕緣間隔體74的開口的橫向范圍更大的橫向范圍。[0107]半導(dǎo)體材料層10的在源極區(qū)域61和多個(gè)外延溝道部分11之間延伸的上部部分構(gòu)成多個(gè)場效應(yīng)晶體管的水平半導(dǎo)體溝道59。水平半導(dǎo)體溝道59通過相應(yīng)的外延溝道部分11連接到多個(gè)垂直半導(dǎo)體溝道60.水平半導(dǎo)體溝道59接觸源極區(qū)域61和多個(gè)外延溝道部分11。一經(jīng)形成交替堆疊體(32,46)內(nèi)的導(dǎo)電層46而提供的最底部的導(dǎo)電層46可以包括場效應(yīng)晶體管的選擇柵電極。每個(gè)源極區(qū)域61形成在半導(dǎo)體基板(9,10)的上部部分中。半導(dǎo)體溝道(59,11,60)在每個(gè)源極區(qū)域61和漏極區(qū)域63的相應(yīng)的集合之間延伸。半導(dǎo)體溝道(59,11,60)包含存儲(chǔ)器堆疊體結(jié)構(gòu)55的垂直半導(dǎo)體溝道60。[0108]背側(cè)接觸通孔結(jié)構(gòu)76可以形成在每個(gè)背側(cè)腔79'內(nèi)。每個(gè)接觸通孔結(jié)構(gòu)76可以填充相應(yīng)的腔79’?？梢酝ㄟ^在背側(cè)溝槽79的剩余未填充的體積(即，背側(cè)腔79')中沉積至少一種導(dǎo)電材料來形成接觸通孔結(jié)構(gòu)76。例如，至少一種導(dǎo)電材料可以包含導(dǎo)電襯墊76A和導(dǎo)更小和更大的厚度。導(dǎo)電填充材料部分76B可以包含金屬或者金屬合金。例如，導(dǎo)電填充材[0109]可以采用在交替堆疊體(32,46)上面的接觸級(jí)電介質(zhì)層73作為停止層來平坦化至少一種導(dǎo)電材料。如果采用化學(xué)機(jī)械平坦化(CMP)工藝，則接觸級(jí)電介質(zhì)層73可以用作CMP停止層。至少一種導(dǎo)電材料在背側(cè)溝槽79中的每個(gè)剩余的連續(xù)部分構(gòu)成背側(cè)接觸通孔結(jié)構(gòu)[0110]背側(cè)接觸通孔結(jié)構(gòu)76延伸穿過交替堆疊體(32,46),并且接觸源極區(qū)域61的頂表面。如果采用背側(cè)阻擋電介質(zhì)層44,則背側(cè)接觸通孔結(jié)構(gòu)76可以接觸背側(cè)阻擋電介質(zhì)層44[0111]參考圖13A-13C,可以穿過接觸級(jí)電介質(zhì)層73并可選地穿過倒退階梯式電介質(zhì)材料部分65來形成附加接觸通孔結(jié)構(gòu)(88,86,8P)。例如，可以穿過每個(gè)漏極區(qū)域63上的接觸級(jí)電介質(zhì)層73來形成漏極接觸通孔結(jié)構(gòu)88?？梢源┻^接觸級(jí)電介質(zhì)層73并且穿過倒退階梯式電介質(zhì)材料部分65,在導(dǎo)電層46上形成字線接觸通孔結(jié)構(gòu)86?？梢源┻^倒退階梯式電介質(zhì)材料部分65直接在外圍器件的相應(yīng)節(jié)點(diǎn)上形成外圍器件接觸通孔結(jié)構(gòu)84。[0112]外圍器件接觸通孔結(jié)構(gòu)84(并且可選地，漏極接觸通孔結(jié)構(gòu)88和字線接觸通孔結(jié)構(gòu)86)可以包含金屬襯墊堆疊體84A和金屬填充材料部分(例如，鎢填充層)84B。間經(jīng)歷從單硅化物/Ti?Si?相到C49相的相變，或者從C49相到C54相的相變。TiSi材料可以在(多個(gè))相變溫度下到處移動(dòng)，以擴(kuò)散穿過上面的TiN層的晶粒邊界和/或使上面的TiN層物層和鈦氮化物層而擴(kuò)散到鎢材料中，從而在硅基板中形成空隙并使電接觸退化。[0114]圖14A和圖14B示出了用于形成接觸通孔結(jié)構(gòu)的金屬襯墊堆疊體的現(xiàn)有技術(shù)方法。圖14A中示出的第一常規(guī)工藝流程形成第一現(xiàn)有技術(shù)金屬襯墊堆疊體84A,其中鈦硅化物層1404(例如，包含C49相的TiSi、或TiSi?)直接形成在硅基板1402上。TiN層1406隨后沉積在TiSi或TiSi?層上。鎢填充層84B可以作為金屬填充材料直接沉積在TiN層上。本發(fā)明人認(rèn)識(shí)到，在高溫結(jié)晶退火期間，TiSi或TiSi?材料轉(zhuǎn)化為單一的C54相或者包含C49相和C54相的混合相TiSi?材料。來自硅表面的硅和/或其他原子擴(kuò)散穿過TiN層1406中的晶粒邊界1410,并且擴(kuò)散到鎢填充層84B中，從而在硅基板1402的上部部分內(nèi)形成空隙，并且使硅基板1402與包含TiSi?層1404、TiN層1406和鎢填充層84B的接觸通孔結(jié)構(gòu)之間的電接觸退化。[0115]本發(fā)明人認(rèn)識(shí)到，如圖14B中的第二常規(guī)工藝流程中示出的，在沉積鎢填充層84B之前進(jìn)行結(jié)晶退火并沒有顯著緩解該問題，因?yàn)門iN1406晶粒之間的晶粒邊界1410在結(jié)晶退火期間仍然蔓延。因此，在后來的高溫工藝步驟中，硅和其他原子仍然可以穿過蔓延的TiN晶粒邊界1410擴(kuò)散出基板1402進(jìn)入上面的鎢填充層84B中。[0116]參考圖15,示出了本公開的形成金屬襯墊堆疊體84A的方法。在該方法中，在鈦硅化物結(jié)晶退火1404結(jié)晶退火之后，將至少一個(gè)附加(例如，第二)TiN屏障層1516沉積在上面的(例如，第一)TiN屏障層1406之上。第二TiN屏障層1516具有從下面的第一TiN屏障層1406的晶粒邊界1410偏移的晶粒邊界1510,以減少或者防止硅或其他原子從下面的硅基板表面1402擴(kuò)散到隨后形成的鎢填充層84B中。[0117]如圖15所示，諸如包含C49相的TiSi或TiSi?的鈦硅化物層1404直接形成在硅基板表面1402(諸如位于硅基板1402中或者位于基板1402之上的硅層中的晶體管的摻雜源極或者漏極區(qū)域)上?？梢酝ㄟ^沉積與硅表面1402接觸的鈦層然后進(jìn)行硅化退火而形成鈦硅化物層1404,來形成鈦硅化物層1404?？梢栽谛纬缮厦娴碾娊橘|(zhì)材料層之前或者在形成電介質(zhì)材料層和延伸穿過電介質(zhì)材料層的通孔腔之后進(jìn)行這些步驟。[0118]可以通過由物理氣相沉積或者化學(xué)氣相沉積或者通過在硅化退火期間將沉積的鈦層氮化而沉積TiN,來形成第一TiN層1406。第一TiN層1406的厚度可以在從1nm到10nm的范圍內(nèi)，諸如從2到3nm,雖然還可以采用更小和更大的厚度。[0119]進(jìn)行結(jié)晶退火以將鈦硅化物層1404轉(zhuǎn)化成穩(wěn)定的單—C54相或者包含C49相和C54相的混合物的混合相鈦硅化物(TiSi?)層1404。第一TiN層1406中的晶粒邊界1410可以物理[0120]根據(jù)本公開的方面，在鈦硅化物結(jié)晶退火之后，沉積第二TiN層1516以填充晶粒邊界1410處的裂縫。通過使該晶粒邊界1410從第一TiN層1406中的晶粒邊界偏移和/或通過填充第一TiN層1406中的蔓延的晶粒邊界1410,第二TiN層1516減少了由在結(jié)晶退火工藝期間形成裂縫所引起的第一TiN層1406的晶粒邊界1410的物理分離的負(fù)面影響。[0121]在一個(gè)實(shí)施例中，在沉積第二TiN層1516前，第一TiN層1406的表面(包含晶粒邊界1410處的裂縫的表面)可以物理暴露于含氧環(huán)境(諸如大氣環(huán)境(例如，大氣壓下的空氣)或者包含大于1托爾(Torr)的分壓下的水蒸氣或者氧氣的氧化環(huán)境)。暴露于含氧環(huán)境的持續(xù)時(shí)間可以是溫度相關(guān)的。通常，在