2.1 邏輯關系和邏輯門電路邏輯代數(shù)中的變量稱為邏輯變量。和普通代數(shù)一樣，邏輯代數(shù)也用字母表示變量。但與普通代數(shù)不同的是，邏輯代數(shù)中任何變量的取值只能是“0”或“1”兩種，而且，這里的“0”或“1”不再像普通代數(shù)那樣具有數(shù)值大小的含義，而是表示所研究問題的兩個相互對立的邏輯狀態(tài)，如邏輯判斷的“真”和“假”、“是”與“非”等。它們在數(shù)字電路中可表示電壓的“高”與“低”。表示條件的邏輯變量為輸入變量，表示結果的邏輯變量為輸出變量，而描述輸入、輸出變量之間邏輯關系的表達式稱為邏輯函數(shù)或邏輯表達式。邏輯代數(shù)研究邏輯變量之間的運算關系，邏輯變量之間的運算稱為邏輯運算。邏輯代數(shù)中共有三種最基本的邏輯運算：“與”運算、“或”運算及“非”運算。下一頁返回2.1 邏輯關系和邏輯門電路2.1.1 邏輯“與”及“與”門與”運算（and）：當決定某一事件的所有條件同時具備時，結果才發(fā)生，這種關系稱為“與”運算關系。其運算符為“·”或“∧”。“與”運算是一個二元運算，任意兩個變量A、B的“與”運算關系可表示為：F=A·B或F=A∧B。上式讀作F等于A與B，這里A、B、F都是邏輯變量，其中A、B是進行“與”運算的變量（輸入變量），F(xiàn)是運算結果（輸出變量）。為了方便起見，“與”運算符可以省略，即F=A·B及F=A∧B可寫成F=AB。任意n個變量（A1，A2，…，An）的“與”運算可表示為：F=A1A2…An。圖2-1所示為“與”邏輯關系電路。設燈亮為邏輯“1”，燈滅為邏輯“0”，開關閉合為邏輯“l(fā)”，開關斷開為邏輯“0”，則燈F亮的條件是：開關A、B都閉合。將這種關系寫成邏輯表達式為F=AB。上一頁下一頁返回2.1 邏輯關系和邏輯門電路邏輯“與”的含義是：只有輸入變量A、B都為1時，輸出變量F才為1；反之，只要A、B中有一個為0，F(xiàn)便為0。表2-1為“與”邏輯真值表。能實現(xiàn)“與”邏輯功能的數(shù)字電路稱為“與”門（andgate），它是邏輯電路中最基本的一種門電路，它的電路符號如圖2-2所示。上一頁下一頁返回2.1 邏輯關系和邏輯門電路2.1.2邏輯“或”及“或”門“或”運算（or）：決定某一事件的各個條件中只要有一個條件成立，結果就發(fā)生。這種關系稱為“或”運算關系。其運算符為“+”或“∨”?！盎颉边\算（or）也是一個二元運算，任意兩個變量A、B的“或”運算關系可表示為：F=A+B或F=A∨B。上式讀作F等于A或B，這里A、B都是邏輯變量，其中A、B是進行“或”運算的輸入變量，F(xiàn)是輸出變量。任意n個變量（A1，A2，…，An）的“或”運算可表示為：F=A1+A2+…+An。圖2-3所示為“或”邏輯關系電路。燈F亮的條件是：開關A、B中至少有一個閉合。將這種關系寫成邏輯表達式為F=A+B。這里的“+”是“或”運算符，不是普通代數(shù)中的加號。邏輯“或”的含義是：只要輸入變量A、B中有一個或一個以上為1，輸出變量F就為1；反之，只有A、B全為0時，F(xiàn)才為0。表2-2為“或”邏輯真值表。能實現(xiàn)“或”邏輯功能的數(shù)字電路稱為“或”門（orgate），它也是邏輯電路中最基本的一種門電路，它的電路符號如圖2-4所示。上一頁下一頁返回2.1 邏輯關系和邏輯門電路2.1.3 邏輯“非”及“非”門對單個變量進行邏輯否定稱為“非”運算（not），或叫“反相”運算，也稱“求補”?！胺恰钡暮x是：若A=1，則

=0；反之，若A=0，則

=1。圖2-5所示為“非”邏輯關系電路。燈F亮的條件是：開關A斷開。這種關系寫成邏輯表達式為F=

。這里變量上的“—”是“非”運算符，讀作“非”或者“反”。表2-3“非”邏輯真值表。能實現(xiàn)“非”邏輯功能的數(shù)字電路稱為“非”門（notgate），它也是邏輯電路中最基本的一種門電路，它的電路符號如圖2-6所示。上一頁返回下一頁2.1 邏輯關系和邏輯門電路2.1.4 復合邏輯及復合門“與”“或”“非”三種基本邏輯運算組合后，可生成許多復合邏輯運算，并有相應門電路與之對應。在數(shù)字電路的實際應用中，使用更廣泛的是“與非”門、“或非”門、“與或非”門和“異或”門等復合門電路。1.“與非”邏輯和“與非”門“與非”邏輯是由“與”邏輯和“非”邏輯復合而成的，其表達式如下：F=

實現(xiàn)“與非”邏輯功能的電路稱為“與非”門。2變量“與非”門的電路符號如圖2-7所示，跟“與”門的符號相比，“與非”門的輸出有個小圈，這就是取非的意思。2變量“與非”門的真值表見表2-4。2.“或非”邏輯和“或非”門“或非”邏輯是由“或”邏輯和“非”邏輯復合而成的，其表達式如下：F=

實現(xiàn)“或非”邏輯功能的電路稱為“或非”門。2變量“或非”門的電路符號如圖2-8所示，其比“或”門的輸出多了個小圈，代表取非含義。2變量“或非”門的真值表見表2-5。下一頁返回上一頁2.1 邏輯關系和邏輯門電路3.“與或非”邏輯和“與或非”門“與或非”邏輯是由“與”邏輯、“或”邏輯和“非”邏輯復合而成的，其表達式如下：F=

“與或非”邏輯的邏輯關系可描述為：當各組“與”中至少有一組全部輸入為1時，輸出才為0。實現(xiàn)“與或非”邏輯功能的電路稱為“與或非”門?！芭c或非”門的電路符號如圖2-9所示。它的邏輯運算順序為先“與”，再“或”，最后“非”。上一頁下一頁返回2.1 邏輯關系和邏輯門電路4.“異或”邏輯和“異或”門有兩個輸入變量的“異或”邏輯定義為：兩輸入值相異（不同），輸出為1；兩輸入值相同，輸出為0。其表達式如下：F=A⊕B=

表達式中的“⊕”為“異或”運算符，它表示在兩個輸入變量中，各取一個原變量和另一個反變量，相“與”后再相“或”。與之對應的電路稱為“異或”門?！爱惢颉遍T的電路符號如圖2-10所示。它的真值表見表2-6。上一頁下一頁返回2.1 邏輯關系和邏輯門電路有3個輸入變量的“異或”邏輯表達式為：“異或”門常用在判斷輸入變量中“1”的個數(shù)是否為奇數(shù)的電路中。它也常用于求補電路中，特別是CPU中的運算器電路。和“異或”門相對應的是“同或”門。“同或”門的電路符號如圖2-11所示，其真值表見表2-7。其表達式如下：

將“異或”門和“同或”門真值表對照比較，可得出兩者互為逆運算，即

上一頁下一頁返回2.1 邏輯關系和邏輯門電路5.三態(tài)門在總線結構的計算機系統(tǒng)中，各個邏輯部件是掛在同一根數(shù)據(jù)總線上的。為了使各邏輯部件在總線上相互分時傳送信號而互不干擾，就要求各部件有三態(tài)輸出門電路，簡稱三態(tài)門（threestategate）。所謂三態(tài)門就是門的輸出不僅有正常的高電平和低電平兩種狀態(tài)，還具有第三種狀態(tài)——高阻抗輸出狀態(tài)，當邏輯部件不向總線發(fā)送信息時該狀態(tài)起到與總線斷開的作用。三態(tài)門的電路符號如圖2-12所示，其真值表見表2-8。當E=0時，三態(tài)門輸出為高阻，與A的取值無關；當E=1時，三態(tài)門正常工作，輸出F=

。上一頁返回2.2 邏輯代數(shù)的基本定律2.2.1 邏輯函數(shù)的“相等”概念和普通代數(shù)一樣，邏輯代數(shù)中也有兩個函數(shù)“相等”問題。設有函數(shù)F和G，它們的變量相同，即F=f(A1,A2,…,An)G=g(A1,A2,…,An)如果對應于變量A1A2…An

的任何一組取值，函數(shù)F和G的值均相同，則稱函數(shù)F和G是相等的，記為F=G。由定義可知，如果兩個邏輯函數(shù)相等，則它們的真值表也一定相同。反之，若兩個函數(shù)的真值表相同，則這兩個函數(shù)一定相等。因此，要判別兩個函數(shù)是否相等，只要列出兩個函數(shù)的真值表并進行比較，若兩表相同，則兩函數(shù)相等。頁下一頁返回2.2 邏輯代數(shù)的基本定律例2-1 已知兩個邏輯函數(shù)

證明 作F、G的真值表，見表2-9。由表可知，對于變量的任何一組取值，F(xiàn)和G的值均相同，所以F=G，也即

上一頁下一頁返回2.2 邏輯代數(shù)的基本定律2.2.2 邏輯代數(shù)的基本定律邏輯代數(shù)有“與”“或”“非”三種基本運算，它們的運算次序為“非”“與”“或”。邏輯代數(shù)有一套完整的公理系統(tǒng)——基本定律，這些基本定律是邏輯函數(shù)的化簡和邏輯電路分析、設計的數(shù)學基礎。（1）交換律：A+B=B+AAB=BA（2）結合律：A+(B+C)=(A+B)+CA(BC)=(AB)C（3）分配律：A(B+C)=AB+ACA+BC=(A+B)(A+C)

上一頁下一頁返回2.2 邏輯代數(shù)的基本定律（4）0-1律：（5）互補律：（6）重疊律：

（7）雙重否定律：（8）吸收律：

上一頁下一頁返回2.2 邏輯代數(shù)的基本定律（9）反演律：

（10）包含律：以上基本定律都可以通過真值表得到驗證。通常簡單的基本定律只能用真值表驗證，而復雜一些的基本定律可以用簡單的基本定律推導證明。下面舉幾例。上一頁下一頁返回2.2 邏輯代數(shù)的基本定律上一頁下一頁返回2.2 邏輯代數(shù)的基本定律上一頁下一頁返回2.2 邏輯代數(shù)的基本定律上一頁返回2.3 邏輯函數(shù)的化簡函數(shù)表達式簡單，對應的電路就簡單，否則相反，因此要在設計電路的過程中盡量使表達式簡單，這樣可以少用元器件，降低成本。通過邏輯函數(shù)的化簡方法，可對函數(shù)表達式進行化簡。化簡方法有許多種，本書只介紹代數(shù)化簡法和卡諾圖化簡法。2.3.1 邏輯函數(shù)的標準“與或”式和最簡式在數(shù)字電路設計中，常使用“與或”式，再將“與或”式化簡成最簡“與或”式。在化簡當中要用到“標準‘與或’式”的概念，最終目的是獲得最簡式（本書指最簡“與或”式）。1.“與或”式一個函數(shù)表達式中，包含若干個“與”項，其中每個“與”項可有一個或多個以原變量或反變量形式出現(xiàn)的字母，這些“與”項以邏輯“或”的形式連在一起，稱為“與或”式，如：下一頁返回2.3 邏輯函數(shù)的化簡2.最小項和標準“與或”式一個含有n個變量的邏輯函數(shù)的“與或”式，若其中每個“與”項都包含n個變量（每個變量或以其原變量形式，或以其反變量形式在“與”項中出現(xiàn)并且僅出現(xiàn)一次，稱為最小項），這種“與”項稱為最小項，全部由最小項組成的“與或”式便稱為標準“與或”式，如：下式不是標準“與或”式，因其中一個“與”項不是最小項：

上一頁下一頁返回2.3 邏輯函數(shù)的化簡3變量函數(shù)可構成8個最小項：這8個最小項的特點是：（1）每個最小項都有3個因子變量；（2）每個變量都以原變量或反變量的形式，作為一個因子在“與”項中出現(xiàn)且僅出現(xiàn)一次。上一頁下一頁返回2.3 邏輯函數(shù)的化簡一個含有n個變量的邏輯函數(shù)，有2n個最小項，它的標準“與或”式可以包含全部最小項，也可以包含部分最小項，通常只包含部分最小項。為方便起見，常用mi

來表示最小項，其中i為0～2n?1中的任一數(shù)，其確定原則為：最小項中的變量按規(guī)定順序排列，其中的原變量記作1，反變量記作0，所得的n位二進制數(shù)所對應的十進制數(shù)值便為最小項的下標值i，如：其中“∑”表示累計的“或”運算，括號中的數(shù)字表示最小項的下標值?！啊?”表示此函數(shù)是3變量函數(shù)。上一頁下一頁返回2.3 邏輯函數(shù)的化簡3.最小項的性質(zhì)表2-10列出了3個變量A、B、C全部最小項的真值表，從表中可看出最小項有下列性質(zhì)：（1）對于某一最小項mi，僅有一組變量的取值能使之為1，其余任何變量取值的組合均使之為0。如最小項

（m5），僅當變量A、B、C取值組合為101時，

（m5）才為1，在其余7種取值情況下

都為0。（2）任何兩個最小項之“與”恒為0，即mi·mj≡0（i≠j）。（3）全體最小項之“或”恒為1。4.最簡表達式的基本形式最簡表達式的定義是：所含項數(shù)最少，且每項中所含變量數(shù)最少。簡言之，最簡表達式不能再化簡。最簡表達式的基本形式有“與或”式、“與非-與非”式、“與或非”式、“或與”式、“或非-或非”式等五種。同一函數(shù)可以用5種形式之一來表示。5種基本形式如下：上一頁下一頁返回2.3 邏輯函數(shù)的化簡上一頁下一頁返回2.3 邏輯函數(shù)的化簡上面5種形式的后4種都是從“與或”式轉(zhuǎn)換過來的，函數(shù)是同一個。在實際設計中常使用的是“與或”式，通過它推導公式并化簡，再根據(jù)所選的邏輯門電路，把化簡的“與或”式轉(zhuǎn)換成其余4種形式之一，以便電路實現(xiàn)。當然也可以不轉(zhuǎn)換，而用“與”門和“或”門實現(xiàn)“與或”式。下面介紹表達式的轉(zhuǎn)換方法。（1）“與或”式→“與非-與非”式。方法：對“與或”式求兩次反，再用反演律展開。上一頁下一頁返回2.3 邏輯函數(shù)的化簡（2）“與或”式→“與或非”式。方法：先對F的“與或”式求反，展開后化簡得到F的最簡“與或”式；再對F的“與或”式求反，即得到F的最簡“與或非”式。上一頁下一頁返回2.3 邏輯函數(shù)的化簡（3）“與或”式→“或與”式。方法：先對F的“與或”式求反，展開后化簡得到

的最簡“與或“式；再對

的“與或”式求反，展開后化簡得到

（即F）的最簡“或與”式。上一頁下一頁返回2.3 邏輯函數(shù)的化簡（4）“與或”式→“或非-或非”式。方法：先對“與或”式求出“或與”式，再對“或與”式兩次求反，用反演律展開，可得到對應的“或非-或非”式。上一頁下一頁返回2.3 邏輯函數(shù)的化簡2.3.2 邏輯函數(shù)的公式化簡法公式化簡法，就是在“與或”式的基礎上，利用公式和定理，消去表達式中多余的乘積項和每個乘積項中多余的因子，求出函數(shù)的最簡“與或”式。經(jīng)常使用的方法歸納如下。上一頁下一頁返回2.3 邏輯函數(shù)的化簡上一頁下一頁返回2.3 邏輯函數(shù)的化簡上一頁下一頁返回2.3 邏輯函數(shù)的化簡使用公式化簡法必須熟悉基本公式，并且有一定技巧。它的缺點是化簡方向不明確，化簡的結果稍微復雜一點則不知其是否為最簡，比較盲目，因此出現(xiàn)了卡諾圖化簡法。上一頁下一頁返回2.3 邏輯函數(shù)的化簡2.3.3 邏輯函數(shù)的卡諾圖化簡法卡諾圖化簡法是將邏輯函數(shù)用圖形的方式進行化簡的方法，因此它比較直觀，容易判斷結果是否最簡。但當變量超過6個，圖形復雜時，該方法就沒有實用價值了。受篇幅限制，本書只介紹到五變量化簡。1.卡諾圖的構成卡諾圖是把真值表圖形化的結果。在卡諾圖中，每一個小方格代表一個最小項，若有n個變量則用2n

個小方格代表全部最小項。2～5變量卡諾圖如圖2-13所示，其中2～4變量的卡諾圖各占一幅圖，5變量卡諾圖由兩幅圖32個小方格構成。方格子區(qū)域外圍標注著所有變量的文字和全部組合狀態(tài)的二進制代碼，每個小方格里標注的十進制數(shù)字代表對應最小項代號?？ㄖZ圖的構成有以下特點：上一頁下一頁返回2.3 邏輯函數(shù)的化簡（1）n變量的卡諾圖有2n

個小方格，每個小方格對應一個最小項。（2）每個變量的原、反變量把卡諾圖等分為兩部分，即這兩部分的小方格數(shù)目相同。（3）卡諾圖上每兩個相鄰小方格所代表的最小項只有一個變量相異。卡諾圖這種特殊的方格排列順序，就是使相應小方格相鄰，再利用相鄰性進行化簡。在卡諾圖上小方格相鄰有以下三種情況：上一頁下一頁返回2.3 邏輯函數(shù)的化簡（1）有一條公共邊的兩個小方格是相鄰的，如圖2-13（c）中m5與m4

相鄰，m5

與m13相鄰，但m4

與m13

不相鄰。（2）兩端相鄰，即同一卡諾圖中分別處于行（或列）兩端的小方格是相鄰的，如圖2-13（c）中m4

與m6

相鄰，m0

與m2

相鄰，但m2

與m4

不相鄰；m1

與m9

相鄰，m2

與m10

相鄰，但m2

與m11

不相鄰。（3）重疊相鄰，它出現(xiàn)在5變量卡諾圖中，將左、右兩個半幅以中線對折重疊，則上、下相對的小方格是相鄰的，如圖2-13（d）中m16

與m20

相鄰。上一頁下一頁返回2.3 邏輯函數(shù)的化簡2.邏輯函數(shù)在卡諾圖上的體現(xiàn)（1）標準“與或”式在卡諾圖上的表示因構成標準“與或”式的每一個最小項，其邏輯取值都是使函數(shù)值為1的最小項，所以填入時，在每個最小項對應的小方格中填上“1”就表示該最小項能使函數(shù)值為1，如圖2-14（a）所示。（2）一般“與或”式在卡諾圖上的表示先確定“與或”式中的一個“與”項，在該“與”項變量因子對應卡諾圖外圍變量因子相交的公共小方格中填入“1”；完成“與或”式中其余“與”項的填入。例如：“與”項A只有一個變量，占有4個小方格（即最小項4、5、6、7）；“與”項BC，在卡諾圖上是B變量與C變量相交公共部分，為2號最小項和6號最小項，6號最小項前面已填入，此次不用再填入；“與”項ABC是A變量與B變量相交的公共區(qū)域，再與C相交的公共區(qū)域，為0號最小項，填入“1”。結果如圖2-14（b）所示。上一頁下一頁返回2.3 邏輯函數(shù)的化簡3.利用卡諾圖進行函數(shù)化簡的合并規(guī)則當把函數(shù)表示在卡諾圖上之后，可利用卡諾圖的相鄰性，進行消項合并。若標有兩個“1”的小方格相鄰，則可消去一項。例如：圖2-14（a）中3號最小項與7號最小項相鄰，可寫成

原來有兩個“與”項，現(xiàn)在為一個“與”項，并且此“與”項中只含有兩個變量因子。公式依據(jù)為

，依此類推：4個兩兩相鄰的小方格，可合并為一項，消去2個變量。上一頁下一頁返回2.3 邏輯函數(shù)的化簡4.卡諾圖的化簡步驟在討論卡諾圖化簡的具體步驟之前，先定義幾個概念。（1）蘊含項——在函數(shù)的“與或”表達式中，每個“與”項稱為該函數(shù)的蘊含項（implicate）。由蘊含項的定義知，函數(shù)卡諾圖中填“1”的小方格所對應的最小項以及由2i

個填“1”的相鄰最小項合并后形成的合并項都是函數(shù)的蘊含項。（2）質(zhì)蘊含項——若函數(shù)的一個蘊含項不是該函數(shù)中其他蘊含項的一個子集，或者說，它不包含在函數(shù)的其他蘊含項中，則該蘊含項稱為質(zhì)蘊含項（primeimplicate）。顯然，從卡諾圖上看，按照相鄰最小項合并規(guī)則得到的獨立圈（即不包含在其他圈內(nèi)的圈）所對應的乘積項都是質(zhì)蘊含項。這里特別強調(diào)其獨立性。（3）必要質(zhì)蘊含項——如果函數(shù)的一個質(zhì)蘊含項包含了一個不被其他任何質(zhì)蘊含項所包含的填“1”的最小項，則稱此質(zhì)蘊含項為必要質(zhì)蘊含項。顯然，函數(shù)的最簡式中必須首先包含必要質(zhì)蘊含項。上一頁下一頁返回2.3 邏輯函數(shù)的化簡根據(jù)以上討論，可將卡諾圖化簡邏輯函數(shù)的步驟歸納如下：第一步：將給定函數(shù)表示在卡諾圖上。第二步：在卡諾圖上找出全部質(zhì)蘊含項。第三步：從全部質(zhì)蘊含項中找出所有必要質(zhì)蘊含項。第四步：若F的全部必要質(zhì)蘊含項還不能覆蓋函數(shù)的所有最小項，則從剩余質(zhì)蘊含項中選取“所需質(zhì)蘊含項”，以構成F的最簡式。下面舉例說明化簡過程。上一頁下一頁返回2.3 邏輯函數(shù)的化簡例2-15 用卡諾圖法化簡函數(shù)第一步：將函數(shù)F表示在卡諾圖上，如圖2-15所示。第二步：在卡諾圖上找出全部質(zhì)蘊含項，最大限度地按2i

個小方格合并畫圈，得到如下質(zhì)蘊含項：

，共4個圈。第三步：找出所有必要質(zhì)蘊含項。由必要質(zhì)蘊含項的概念知道質(zhì)蘊含項AB不包含獨立1格（其他項都不包含的1格），所以AB不是必要質(zhì)蘊含項，可去掉。剩下的3個質(zhì)蘊含項都包含獨立

1格，所以都是必要質(zhì)蘊含項。F的最簡式為

上一頁下一頁返回2.3 邏輯函數(shù)的化簡例2-17 用卡諾圖法化簡函數(shù)第一步：將函數(shù)F表達在卡諾圖上，如圖2-17所示。第二步：找出全部質(zhì)蘊含項，共有第三步：找出所有必要質(zhì)蘊含項，本例中為而大圈BD不是必要質(zhì)蘊含項，它不包含一個獨立小方格。這是4變量函數(shù)化簡中比較特殊的一例。上一頁下一頁返回2.3 邏輯函數(shù)的化簡

例2-18 用卡諾圖法化簡函數(shù)

第一步：把原有函數(shù)的卡諾圖復原，如圖2-18（a）所示。第二步：在原有卡諾圖上重新畫圈，找出質(zhì)蘊含項，再找出必要質(zhì)蘊含項，如圖2-18（b）所示。第三步：寫出函數(shù)

卡諾圖化簡方法，在最早期計算機電路設計中經(jīng)常使用，目的是降低成本。由于現(xiàn)代硬件技術發(fā)展迅速，浪費一些門電路對成本無影響，另外經(jīng)卡諾圖化簡后，電路就不再保持設計者原有的邏輯設計思路，為后續(xù)設計帶來困難，因此現(xiàn)在人們很少使用卡諾圖。上一頁返回2.4 常用TTL門電路芯片2.4.1 TTL“與非”門單元電路TTL“與非”門是TTL邏輯門的基本形式，典型的TTL“與非”門電路結構如圖2-19所示。該電路由輸入級、倒相級、輸出級三部分組成。輸入級由多發(fā)射極三極管T1

和電阻R1

構成。多發(fā)射極三極管相當于基極、集電極分別連在一起的多個三極管，它的作用等效于邏輯“與”的功能。倒相極由三極管T2

和電阻R2、R3

構成。其通過T2的集電極和發(fā)射極，提供兩個相位相反的信號，以滿足輸出級互補工作的要求。輸出級是由三極管T3、T4，二極管D和電阻R4

構成的“推拉式”電路。當T3

導通時，T4

和D截止；反之，T3

截止時，T4

和D導通。倒相級和輸出級的作用等效于邏輯“非”的功能。下一頁返回2.4 常用TTL門電路芯片該電路內(nèi)部的詳細工作原理和工作過程不再介紹，請參考有關書籍。它的邏輯特性表現(xiàn)為：當T1

發(fā)射極A、B、C中有任一輸入為低電平（代表邏輯值“0”）時，Z端輸出為高電平（代表邏輯值“1”）；當T1

發(fā)射極輸入全為1時，Z端輸出為0，從而實現(xiàn)了“與非”門的功能。在使用TTL電路時要注意輸入端懸空問題，即輸入端A、B、C懸空不接入高電平或低電平時，TTL電路輸入端相當于接“1”電平。TTL門電路的扇入系數(shù)NI和扇出系數(shù)NO

是電路中的一個主要參數(shù)。一個門電路允許的輸入端數(shù)目，稱為該門電路的扇入系數(shù)NI，一般門電路的扇入系數(shù)為1～5，最多不超過8。門電路的輸出端允許與下一級的多個門電路輸入端連接，一個門電路的輸出端所能連接的下一級門電路輸入端的個數(shù)，稱為該門電路的扇出系數(shù)NO，也稱為負載能力。一般門電路的NO

為8，功率驅(qū)動門的NO

可達25。上一頁下一頁返回2.4 常用TTL門電路芯片2.4.2 常用TTL門電路芯片小規(guī)模集成電路（簡稱SSI）是指每片在10門以下的集成芯片，這種芯片中的門，如“與”門、“或”門、“與非”門等都是獨立的，相互間并不連接，需要時用戶在芯片外用線連接。目前，TTL電路被廣泛地應用于中小規(guī)模電路中，這種電路的功耗較大，不適于做成大規(guī)模集成電路。TTL門電路種類繁多，