電子電路中的信號:(1)模擬信號:幅度隨時間連續(xù)變化的信號三人表決器的制作tV(t)27一月2026例如：聲音、溫度、壓力等信號。tV(t)低電平上跳沿下跳沿高電平（2）數(shù)字信號：幅度和時間都是離散的.例如：計算機(jī)系統(tǒng)的信號。數(shù)字信號的表示方式：1)采用二值數(shù)字來表示，即0、1數(shù)字。0為邏輯0，1為邏輯1；2)采用邏輯電平來表示，即H和L；3)采用數(shù)字波形來表示。tV(t)5.邏輯門電路和組合邏輯電路27一月2026表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計數(shù)制，簡稱數(shù)制。（1）數(shù)制：5.邏輯門電路和組合邏輯電路27一月20261.數(shù)制和碼制位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪?；鶖?shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個數(shù)。5.邏輯門電路和組合邏輯電路27一月2026數(shù)碼為：0～9；基數(shù)是10。運算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開式：D＝∑ki×10i十進(jìn)制

(143.75)10=1×102+4×101+3×100+7×10-1+5×10-2

若在數(shù)字電路中采用十進(jìn)制必須要有十個電路狀態(tài)與十個計數(shù)碼相對應(yīng)。將在技術(shù)上帶來許多困難，很不經(jīng)濟(jì)。5.邏輯門電路和組合邏輯電路27一月2026數(shù)碼為：0、1；基數(shù)為：2；運算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制二進(jìn)制數(shù)的權(quán)展開式：D＝∑ki×2i(101.11)2＝1×22

＋0×21＋1×20＋1×2－1＋1×2－2

＝(5.75)10各數(shù)位的權(quán)是２的冪5.邏輯門電路和組合邏輯電路27一月2026數(shù)碼為：0～7；基數(shù)為：8。運算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開式：D＝∑ki×8i八進(jìn)制(207.04)8＝2×82

＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)10各數(shù)位的權(quán)是8的冪5.邏輯門電路和組合邏輯電路27一月2026數(shù)碼為：0～9、A～F；基數(shù)是16。運算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開式：D＝∑ki×16i十六進(jìn)制(2A.7F)16＝2×161＋10×160＋7×16－1＋15×16－2＝(42.4960937)10各數(shù)位的權(quán)是16的冪5.邏輯門電路和組合邏輯電路27一月20265.邏輯門電路和組合邏輯電路27一月20261.二進(jìn)制轉(zhuǎn)換成十進(jìn)制方法：將二進(jìn)制數(shù)按權(quán)展開再相加，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。（1011.01）2＝1×23

＋0×22

＋1×21＋1×20＋0×2－1＋1×2－2

＝（11.25）105.邏輯門電路和組合邏輯電路27一月2026N進(jìn)制轉(zhuǎn)換成十進(jìn)制：將N進(jìn)制數(shù)按權(quán)展開再相加（35.4）8=3*81+5*80+4*8-1=（29.5）10(A7.4)16=10*161+7*160+4*16-1=(167.25)10不同數(shù)制間的轉(zhuǎn)換

十－二轉(zhuǎn)換方法—

基數(shù)連除、連乘法將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。整數(shù)部分---基數(shù)連除取余;

小數(shù)部分---基數(shù)連乘取整。合并5.邏輯門電路和組合邏輯電路27一月2026整數(shù)部分:基數(shù)連除，取余數(shù)自下而上.小數(shù)部分:基數(shù)連乘，取整數(shù)自上而下.所以：(44.375)10＝(101100.011)25.邏輯門電路和組合邏輯電路27一月2026采用基數(shù)連除、連乘法可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。5.邏輯門電路和組合邏輯電路27一月2026(47.125)10=()2=()8=()16二－十六轉(zhuǎn)換將二進(jìn)制數(shù)由小數(shù)點開始，整數(shù)部分向左,小數(shù)部分向右，每4位分成一組，不夠4位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位十六進(jìn)制數(shù)。(1011110.1011001)200

=(5E.B2)165.邏輯門電路和組合邏輯電路27一月2026=(100011111010.11000110)2

十六－二轉(zhuǎn)換方法：將每位十六進(jìn)制數(shù)用4位二進(jìn)制數(shù)表示。

(8FA.C6)165.邏輯門電路和組合邏輯電路27一月2026八進(jìn)制數(shù)與二進(jìn)制數(shù)的轉(zhuǎn)換二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每3位二進(jìn)制數(shù)對應(yīng)于一位八進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。（1101010.01)2＝(152.2)8000(374.26)8=（011111100.010110）25.邏輯門電路和組合邏輯電路27一月2026練習(xí)：（37.5）10=（）2=（）8=（）1627一月20265.邏輯門電路和組合邏輯電路幾種常用的編碼我們習(xí)慣使用十進(jìn)制，而計算機(jī)硬件是基于二進(jìn)制的，因此需要用二進(jìn)制編碼表示十進(jìn)制的0～9十個碼元,即BCD(BinaryCodedDecimal)碼。至少要用四位二進(jìn)制數(shù)才能表示0～9，因為四位二進(jìn)制有16種組合.現(xiàn)在的問題是要在16種組合中挑出10個，分別表示0～9，怎么挑呢？不同的挑法構(gòu)成了不同的BCD碼。5.邏輯門電路和組合邏輯電路27一月2026用四位自然二進(jìn)制碼中的前十個碼字來表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421BCD碼。2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點是任何相鄰的兩個碼字，僅有一位代碼不同，其它位相同。5.邏輯門電路和組合邏輯電路27一月20265.邏輯門電路和組合邏輯電路27一月20262.基本邏輯運算（1）基本概念：1）邏輯：指事物的因果關(guān)系，或者說條件和結(jié)果的關(guān)系。

2）邏輯代數(shù)是按一定的邏輯關(guān)系進(jìn)行運算的代數(shù)，是分析和設(shè)計數(shù)字電路的數(shù)學(xué)工具。

3）邏輯變量：邏輯代數(shù)中的變量，用大寫字母A、B、C、D…X、Y、Z等表示。邏輯變量的取值只有0和1兩種邏輯值，并不表示數(shù)量的大小，而是表示兩種對立的邏輯狀態(tài)（如用0和1表示燈的開或關(guān)，電流的大或小，電壓的高或低，晶體管的飽和或截止，事件的是或非等）。

5.邏輯門電路和組合邏輯電路27一月2026①與邏輯

與邏輯的定義：

僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿足時，事件（Y）才能發(fā)生。

與邏輯表達(dá)式為：（2）基本邏輯運算5.邏輯門電路和組合邏輯電路27一月2026則有：

即兩個開關(guān)必須同時閉合，燈才亮。

如圖開關(guān)A，B串聯(lián)控制燈泡Y

111YAB000001010口訣：有0出0；全1出1

5.邏輯門電路和組合邏輯電路27一月2026與門電路實現(xiàn)與邏輯關(guān)系的電路稱為與門電路。圖（a）為具有二輸入端的二極管與門電路。圖（b）為與門的邏輯符號，圖(c)為與門的波形圖。5.邏輯門電路和組合邏輯電路27一月2026②或邏輯

或邏輯的定義：

當(dāng)決定事件（Y）發(fā)生的各種條件（A，B，C，…）中，只要有一個或多個條件具備，事件（Y）就發(fā)生。

表達(dá)式為：

5.邏輯門電路和組合邏輯電路27一月2026即兩個開關(guān)只要有一個閉合，燈就能亮。

如圖開關(guān)A，B并聯(lián)控制燈泡Y

開關(guān)A、B并聯(lián)控制燈泡Y

000111YA

B101110口訣：有1出1，全0出0

5.邏輯門電路和組合邏輯電路27一月2026或門電路實現(xiàn)或邏輯關(guān)系的電路稱為或門電路。圖（a）為具有二輸入端的二極管或門電路。圖（b）為與門的邏輯符號，圖(c)為與門的波形圖。5.邏輯門電路和組合邏輯電路27一月2026③非邏輯

定義：非邏輯指的是邏輯的否定。當(dāng)決定事件（Y）發(fā)生的條件（A）滿足時，事件不發(fā)生；條件不滿足，事件反而發(fā)生。

表達(dá)式為：

如圖并聯(lián)開關(guān)A控制燈泡Y

開關(guān)A控制燈泡Y

AY01105.邏輯門電路和組合邏輯電路27一月2026非門電路：實現(xiàn)非邏輯關(guān)系的電路稱為非門。圖（a）為三極管構(gòu)成的非門電路。圖（b）為其邏輯符號。圖（c）為非門電路的輸入與輸出波形圖。5.邏輯門電路和組合邏輯電路27一月2026與非邏輯(NAND)先與后非有

0

出

1全

1

出

0或非邏輯(NOR)先或后非有

1

出

0全

0

出

1011100001YA

B010與或非邏輯(AND–OR–INVERT)先與后或再非由基本邏輯運算組合而成100011YA

B110011可以有二個以上的輸入變量5.邏輯門電路和組合邏輯電路27一月2026異或邏輯(Exclusive–OR)相異出1相同出0同或邏輯(Exclusive-NOR，即異或非)相同出1相異出0000011YAB101110100111YAB001010注意：異或和同或互為反函數(shù)，即=ABY只能是二個輸入變量5.邏輯門電路和組合邏輯電路27一月2026(123.625)10=()2=()8=()16

27一月20265.邏輯門電路和組合邏輯電路名稱圖形符號邏輯表達(dá)式真值表

A

B

Y

口訣與門000010100111有0出0全1出1或門

000011101111有1出1全0出0非門0110出入相反與非001011101110

有

0

出

1全

1

出

0或非001010100110

有

1

出

0全

0

出

1&YAB≥1YAB1YA5.邏輯門電路和組合邏輯電路27一月2026名稱圖形符號邏輯表達(dá)式真值表

A

B

Y口訣與或非異或門000011101110相異出1相同出0同或門

001010100111相同出1相異出0=ABY5.邏輯門電路和組合邏輯電路27一月20263.邏輯函數(shù)及其表示方法（1）邏輯函數(shù)

定義：

如果對應(yīng)于輸入邏輯變量A、B、C、…的每一組確定值，輸出邏輯變量Y就有唯一確定的值，則稱Y是A、B、C、…的邏輯函數(shù)。記為：

等式左邊的字母Y稱為輸出邏輯變量，字母上面沒有非運算符的叫做原變量，有非運算符的叫做反變量。

5.邏輯門電路和組合邏輯電路27一月2026（2）特點：

(1)邏輯變量和邏輯函數(shù)只能取兩個值0和1。并且這里的0和1只表示兩種不同的狀態(tài)，沒有數(shù)量的含義。

(2)函數(shù)和變量之間的關(guān)系是由“與”、“或”、“非”三種基本運算決定的。

5.邏輯門電路和組合邏輯電路27一月2026（3）邏輯函數(shù)的表示

①真值表

列出輸入變量的各種取值組合及其對應(yīng)輸出邏輯函數(shù)值的表格稱真值表。為避免遺漏，各變量的取值組合應(yīng)按照二進(jìn)制遞增的次序排列。

例：上述開關(guān)與燈泡邏輯關(guān)系的真值表分別如表所示。

與邏輯真值表

或邏輯真值表

非邏輯真值表

5.邏輯門電路和組合邏輯電路27一月2026②邏輯表達(dá)式

由邏輯變量和與、或、非三種運算符連接起來所構(gòu)成的式子。

邏輯函數(shù)的表達(dá)式的五種表示形式：

1)與或表達(dá)式：2)或與表達(dá)式：

3)與非-與非表達(dá)式：

4)或非-或非表達(dá)式：

5)與或非表達(dá)式：

一種形式的函數(shù)表達(dá)式相應(yīng)于一種邏輯電路。盡管一個邏輯函數(shù)表達(dá)式的各種表示形式不同，但邏輯功能是相同的。

5.邏輯門電路和組合邏輯電路27一月2026由真值表可以轉(zhuǎn)換為函數(shù)表達(dá)式，方法：

在真值表中依次找出函數(shù)值等于1的變量組合，變量值為1的寫成原變量，變量值為0的寫成反變量，把組合中各個變量相乘。這樣對應(yīng)于函數(shù)值為1的每一個變量組合就可以寫成一個乘積項。然后，把這些乘積項相加，就得到相應(yīng)的函數(shù)表達(dá)式了。

例：真值表

ABC

L

000001010011100101110111

000101015.邏輯門電路和組合邏輯電路27一月2026由表達(dá)式也可以轉(zhuǎn)換成真值表，方法為：

畫出真值表的表格，將變量及變量的所有取值組合按照二進(jìn)制遞增的次序列入表格左邊，然后按照表達(dá)式，依次對變量的各種取值組合進(jìn)行運算，求出相應(yīng)的函數(shù)值，填入表格右邊對應(yīng)的位置，即得真值表。

5.邏輯門電路和組合邏輯電路27一月2026ABCZ000011001101010011011000100001101101110001111001例題：已知邏輯函數(shù)式，求與它對應(yīng)的真值表。解：將輸入變量A、B、C的各組取值代入函數(shù)式，算出函數(shù)Z的值，并對應(yīng)地填入表中就是真值表。5.邏輯門電路和組合邏輯電路27一月2026③邏輯符號及邏輯圖

定義：由表示邏輯運算的邏輯符號所構(gòu)成的圖形

邏輯運算的種類：

基本運算：

（1）與邏輯，符號：

（2）或邏輯

，符號：

（3）非邏輯，符號：

5.邏輯門電路和組合邏輯電路27一月2026例：邏輯功能

可用下圖實現(xiàn):

5.邏輯門電路和組合邏輯電路27一月2026④波形圖

波形圖的定義：如果已知輸入變量隨時間變化的波形，就可以根據(jù)邏輯函數(shù)式、真值表或邏輯圖表達(dá)的邏輯關(guān)系，畫出輸出變量隨時間變化的波形。這種能反映輸入變量和輸出變量隨時間變化的圖形就稱為波形圖。

如圖1.3.8即為1.3.7異或關(guān)系的波形圖。

圖1.3.8異或關(guān)系的波形圖

特點：波形圖能直觀地表達(dá)出變量和函數(shù)值之間隨時間變化的規(guī)律。因為波形圖和實際電路中的電平波形相對應(yīng)，在數(shù)字電路的分析、設(shè)計等實際工作中應(yīng)用較多。波形圖可以幫助我們掌握數(shù)字電路的工作情況和診斷電路故障。

5.邏輯門電路和組合邏輯電路27一月2026小結(jié)：

常用的邏輯函數(shù)表示方法有真值表、函數(shù)表達(dá)式、邏輯圖等，它們之間可以任意地相互轉(zhuǎn)換。對于一個具體的邏輯函數(shù)，究竟采用哪種表示方式應(yīng)視實際需要而定。在使用時應(yīng)充分利用每一種表示方式的優(yōu)點。由于由真值表到邏輯圖以及由邏輯圖到真值表的轉(zhuǎn)換，直接涉及到數(shù)字電路的分析和設(shè)計問題，因此顯得更為重要。

5.邏輯門電路和組合邏輯電路27一月20264.邏輯代數(shù)及基本運算公式(1)邏輯代數(shù)邏輯代數(shù)亦稱布爾代數(shù)，它研究輸入條件和輸出結(jié)果的因果關(guān)系，采用二值函數(shù)進(jìn)行邏輯運算。(2)邏輯代數(shù)基本公式和定律①常量之間的邏輯關(guān)系邏輯與：邏輯或：邏輯非：5.邏輯門電路和組合邏輯電路27一月2026②基本公式和定律如表所示。5.邏輯門電路和組合邏輯電路27一月2026④常用公式：5.邏輯門電路和組合邏輯電路27一月2026（3）邏輯函數(shù)的化簡1．化簡方法①并項法。利用，將兩項合并為一項，消去一個變量。如5.邏輯門電路和組合邏輯電路27一月2026②吸收法。利用公式吸收多余項。如③消去法利用公式消去多余因子。如5.邏輯門電路和組合邏輯電路27一月2026④配項法利用,A+A=A公式為某項配上合適的項，以便于函數(shù)式的化簡?；喤e例[例4-1]化簡解：5.邏輯門電路和組合邏輯電路27一月2026[例4-2]化簡解：5.邏輯門電路和組合邏輯電路27一月2026[例4-3]化簡解：

5.邏輯門電路和組合邏輯電路27一月2026[例4-4]化簡解：5.邏輯門電路和組合邏輯電路27一月2026邏輯函數(shù)的卡諾圖化簡法卡諾圖是指按相鄰性原則排列的最小項的方格圖。1.邏輯函數(shù)的最小項最小項的定義

在n個輸入變量的邏輯函數(shù)中，如果一個乘積項包含n個變量，而且每個變量以原變量或反變量的形式出現(xiàn)且僅出現(xiàn)一次，那么該乘積項稱為該函數(shù)的一個最小項。對n個輸入變量的邏輯函數(shù)來說，共有2n個最小項。例如三變量的邏輯函數(shù)A，B，C可以組成很多種乘積項，但符合最小項定義的只有8個：而等就不是最小項。5.邏輯門電路和組合邏輯電路27一月2026最小項的性質(zhì)

(1)對于任意一個最小項，只有變量的一組取值使得它的值為1，而取其他值時，這個最小項的值都是0。

(2)若兩個最小項之間只有一個變量不同，其余各變量均相同，則稱這兩個最小項滿足邏輯相鄰。

(3)對于任意一種取值全體最小項之和為1。(4)任意兩個不同最小項的乘積恒為0。

(5)對于一個n輸入變量的函數(shù),每個最小項有n個最小項與之相鄰。5.邏輯門電路和組合邏輯電路27一月202627一月2026最小項的編號最小項通常用mi表示，下標(biāo)i即最小項編號，用十進(jìn)制數(shù)表示。編號的方法是：先將最小項的原變量用1、反變量用0表示，構(gòu)成二進(jìn)制數(shù)將此二進(jìn)制數(shù)轉(zhuǎn)換成相應(yīng)的十進(jìn)制數(shù)就是該最小項的編號imiF(A,B,C)ABC1117m75.邏輯門電路和組合邏輯電路最小項

變量取值A(chǔ)BC最小項編號000001010011100101110111M0M1M2M3M4M5M6M7三變量的最小項編號5.邏輯門電路和組合邏輯電路27一月20262.邏輯函數(shù)的最小項表達(dá)式

利用邏輯代數(shù)的基本定律，可以將任何一個邏輯函數(shù)變化成最基本的與或表達(dá)式，其中的與項均為最小項。這個基本的與或表達(dá)式稱為最小項表達(dá)式。如:為了簡便，可將上式記為

※任何邏輯函數(shù)都可以化成最小項表達(dá)式的形式,并且任何邏輯函數(shù)最小項表達(dá)式的形式都是唯一的.5.邏輯門電路和組合邏輯電路化最小項邏輯表達(dá)式的方法①可以用公式法當(dāng)中的配項法配項法最小項表達(dá)式編號表示解:5.邏輯門電路和組合邏輯電路27一月2026找出真值表中所有F值為1的行,每一行相應(yīng)的變量以原變量或反變量相與組合為最小項表達(dá)式中的一項.各項用或運算連接起來得到最小項表達(dá)式.F為1的有4項:m(1,3,6,7)最小項表達(dá)式為:例如,函數(shù),求其最小項表達(dá)式.解:列出其真值表√√√√5.邏輯門電路和組合邏輯電路②可以用列真值表法27一月20264.卡諾圖卡諾圖是邏輯函數(shù)的圖形表示法。這種方法是將n個變量的全部最小項填入具有2n個小方格的圖形中，其填入規(guī)則是使相鄰最小項在幾何位置上也相鄰。所得到的圖形稱為n變量最小項的卡諾圖，簡稱卡諾圖。二變量卡諾圖5.邏輯門電路和組合邏輯電路27一月2026三變量卡諾圖5.邏輯門電路和組合邏輯電路四變量卡諾圖第4章邏輯門電路和組合邏輯電路27一月2026卡諾圖的特點(1)n變量的卡諾圖具有2n個小方塊，分別表示2n個最小項。(2)在卡諾圖中，任意相鄰小方塊所表示的最小項都僅有一個變量不同，即這兩個最小項具有相鄰性。(3)用卡諾圖表示邏輯函數(shù).一個邏輯函數(shù)Y不僅可以用邏輯表達(dá)式、真值表，而且還可以用卡諾圖表示。其基本方法是：根據(jù)給定邏輯函數(shù)畫出對應(yīng)的卡諾圖框，按構(gòu)成邏輯函數(shù)最小項在相應(yīng)的方格中填寫“1”，其余的方格填寫“0”或不填，便得到相應(yīng)邏輯函數(shù)的卡諾圖。第4章邏輯門電路和組合邏輯電路27一月2026（1）給出的是邏輯函數(shù)的真值表。

具體畫法:先畫與給定函數(shù)變量數(shù)相同的卡諾圖，然后根據(jù)真值表來填寫每一個方塊的值，也就是在相應(yīng)的變量取值組合的每一小方格中，函數(shù)值為1的填上“1”，為0的填上“0”，就可以得到函數(shù)的卡諾圖。

1.卡諾圖表示邏輯函數(shù)由已知邏輯函數(shù)畫卡諾圖時，通常有下列三種情況：5.邏輯門電路和組合邏輯電路例:已知邏輯函數(shù)Y的真值表，畫出Y的卡諾圖。ABCY00000011010101111000101011001111▲▲▲▲5.邏輯門電路和組合邏輯電路27一月2026ABCY00000011010101111000101011001111解:先畫出A、B、C三變量的卡諾圖，然后按每一小方塊所代表的變量取值，將真值表相同變量取值時的對應(yīng)函數(shù)值填入小方塊中，即得函數(shù)Y的卡諾圖:

5.邏輯門電路和組合邏輯電路27一月2026（2）給出的是邏輯函數(shù)最小項表達(dá)式。把邏輯函數(shù)的最小項填入相應(yīng)變量的卡諾圖中，也就是將表達(dá)式中所包含的最小項在對應(yīng)的小方格中填入“1”，其它的小方格填入“0”，這樣所得到的圖形就是邏輯函數(shù)的卡諾圖。例:試畫出函數(shù)Y(A，B，C，D)=∑m（0,1,3,5,6,8,10,11,15）的卡諾圖

解:先畫出四變量卡諾圖，然后在對應(yīng)于m0、m1、m3、m5、m6、m8、m10、m11、m15的小方格中填入“1”，其它的小方格填入“0”.5.邏輯門電路和組合邏輯電路27一月2026（3）給出的是一般邏輯函數(shù)表達(dá)式。先將一般邏輯函數(shù)表達(dá)式變換為最小項表達(dá)式,則可得到相應(yīng)的卡諾圖。

例:畫出的卡諾圖.解:Y的最小項表達(dá)式為:

畫出三變量卡諾圖填項為:上面畫的是函數(shù)Y的卡諾圖。若要畫的卡諾圖，則要將圖中“1”換成“0”

，其余填寫“1”。

5.邏輯門電路和組合邏輯電路27一月20262.卡諾圖化簡邏輯函數(shù)(卡諾圖化簡法)(1)化簡依據(jù):

利用公式AB+A=A將兩個最小項合并消去表現(xiàn)形式不同的變量。(2)合并最小項的規(guī)律:

利用卡諾圖合并最小項有兩種方法：圈0得到反函數(shù)，圈1得到原函數(shù)，通常采用圈1的方法。

(3)化簡方法。

消去不同變量，保留相同變量。5.邏輯門電路和組合邏輯電路27一月2026合并最小項的規(guī)律①當(dāng)2個（21）相鄰小方格的最小項合并時，消去1個互反變量；②當(dāng)4個（22）相鄰小方格的最小項合并時，消去2個互反變量；③當(dāng)8個（23）相鄰小方格的最小項合并時，消去3個互反變量；④當(dāng)2n個相鄰小方格的最小項合并時，消去n個互反變量。n為正整數(shù)。5.邏輯門電路和組合邏輯電路27一月2026兩個相鄰項的合并5.邏輯門電路和組合邏輯電路27一月2026四個相鄰項的合并5.邏輯門電路和組合邏輯電路27一月2026八個相鄰項的合并5.邏輯門電路和組合邏輯電路27一月2026畫圈遵循的原則是：

①按合并最小項的規(guī)律，對函數(shù)所有的最小項畫包圍圈；②包圍圈的個數(shù)要最少，使得函數(shù)化簡后的乘積項最少；③一般情況下，應(yīng)使每個包圍圈盡可能大，則每個乘積項中變量的個數(shù)最少；④最小項可以被重復(fù)使用，但每一個包圍圈至少要有一個新的最小項（尚未被圈過）。用卡諾圖法化簡邏輯函數(shù)的步驟:①畫出函數(shù)的卡諾圖。②畫卡諾圈：按合并最小項的規(guī)律，將2n個相鄰項為1的小方格圈起來。③讀出化簡結(jié)果。5.邏輯門電路和組合邏輯電路27一月2026例:用卡諾圖化簡邏輯函數(shù)

Y（A,B,C,D）=∑m（0,2,3,5,7,8,10,11,15）5.邏輯門電路和組合邏輯電路27一月2026解：第一步，畫出Y的卡諾圖,

第二步，按合并最小項的規(guī)律畫出相應(yīng)的包圍圈；第三步，將每個包圍圈的結(jié)果相加，得例:化簡Y（A,B,C,D）=∑m(3,4,5,7,9,13,14,15)。(a)、(b)是兩種不同的圈法,圖(a)是最簡的；圖(b)不是最簡的,因為只注意對1畫包圍圈應(yīng)盡可能大,但沒注意復(fù)合圈的個數(shù)應(yīng)盡可能少,實際上包含4個最小項的復(fù)合圈是多余的。

5.邏輯門電路和組合邏輯電路27一月2026解：首先畫出Y的卡諾圖，然后合并最小項。

※從上述例題可知，利用卡諾圖化簡邏輯函數(shù)，對最小項畫圈是比較重要的。圈的最小項越多，消去的變量就越多；圈的數(shù)量越少，化簡后所得到的乘積項就越少。

需要指出的是：用卡諾圖化簡邏輯函數(shù)時，由于對最小項畫包圍圈的方式不同，得到的最簡與或式也往往不同。

卡諾圖法化簡邏輯函數(shù)的優(yōu)點是簡單、直觀，容易掌握，但不適用于五變量以上邏輯函數(shù)的化簡。5.邏輯門電路和組合邏輯電路27一月20261.無關(guān)項在實際的邏輯問題中，有時變量會受到實際邏輯問題的限制,使某些取值是不允許、不可能、不應(yīng)該出現(xiàn)的，這些取值對應(yīng)的最小項稱為，無關(guān)項有時又稱為禁止項、約束項、任意項，在卡諾圖或真值表中用×或Φ來表示。無關(guān)項的值可以是1,也可以是0;對于含有無關(guān)項的邏輯函數(shù)的化簡，如果它對函數(shù)化簡有利，則認(rèn)為它是“1”；反之，則認(rèn)為它是“0”。

邏輯函數(shù)中的約束項表示方法如下：如一個邏輯函數(shù)的無關(guān)項是,,,ABC,則可以寫成下列等式：

或∑d(0,2,6,7)=05.含有無關(guān)項的邏輯函數(shù)的化簡5.邏輯門電路和組合邏輯電路27一月20262.具有無關(guān)項的函數(shù)化簡具有無關(guān)項的化簡步驟如下：

①填入具有無關(guān)項的函數(shù)卡諾圖(無關(guān)項填“×”)。②畫圈合并（使結(jié)果簡化看作“1”，否則為“0”）。③寫出簡化結(jié)果（消去不同，保留相同）。例:設(shè)輸入A、B、C、D是十進(jìn)制數(shù)X的二進(jìn)制編碼，當(dāng)X≥5時，輸出Y為1;否則為0.求Y的最簡“與或”表達(dá)式。解:（1）根據(jù)題意列真值表:5.邏輯門電路和組合邏輯電路27一月2026XABCDY000000100010200100300110401000501011601101701111從表中看出①當(dāng)A、B、C、D的取值為0000~0100時，Y=0；

②當(dāng)A、B、C、D的取值為0101~1001時，Y=1；

③當(dāng)A、B、C、D的取值為1010~1111時，因為十進(jìn)制數(shù)只有0~9這10個數(shù)碼，對應(yīng)的二進(jìn)制編碼是0000~1001，所以對于A、B、C、D的這6組取值是不允許出現(xiàn)的。也就是說，這6個最小項是“無關(guān)項”。XABCDY810001910011-1010×-1011×-1100×-1101×-1110×-1111×5.邏輯門電路和組合邏輯電路27一月2026

真值表得Y的表達(dá)式為:

Y（A，B，C，D）=∑m(5,6,7,8,9)+∑d(10,11,12,13,14,15)

(2)用卡諾圖化簡：

不考慮約束條件的化簡如圖(a)所示,化簡結(jié)果為

5.邏輯門電路和組合邏輯電路27一月2026考慮約束條件的化簡如圖(b)所示,化簡結(jié)果為

Y(A,B,C,D)=A+BD+BC

可見，利用約束條件的表達(dá)式較為簡單。

湖南鐵路科技職業(yè)技術(shù)學(xué)院電子電氣系分別用公式法和卡諾圖法化簡下列函數(shù)：公式法：5.邏輯門電路和組合邏輯電路湖南鐵路科技職業(yè)技術(shù)學(xué)院電子電氣系分別用公式法和卡諾圖法化簡下列函數(shù)：卡諾圖法：5.邏輯門電路和組合邏輯電路湖南鐵路科技職業(yè)技術(shù)學(xué)院電子電氣系10.1組合邏輯電路的分析與設(shè)計數(shù)字電路的分類：1.組合邏輯電路2.時序邏輯電路組合邏輯電路的特點：1.功能上：任意時刻的輸出僅取決于該時刻的輸入，與原來的狀態(tài)無關(guān)。2.結(jié)構(gòu)上：不含記憶（儲存）元件時序邏輯電路的特點：1.功能上：任意時刻的輸出不僅決于該時刻的輸入，還與原來的狀態(tài)有關(guān)。2.結(jié)構(gòu)上：含記憶（儲存）元件概述5.邏輯門電路和組合邏輯電路組合邏輯電路分析步驟如下：(1)根據(jù)已給組合電路邏輯圖逐級寫出輸出函數(shù)的邏輯表達(dá)式。(2)化簡所得邏輯表達(dá)式。(3)列出真值表。(4)根據(jù)真值表和邏輯表達(dá)式確定電路的邏輯功能。5.邏輯門電路和組合邏輯電路27一月2026一.組合邏輯電路的分析

對給定的組合邏輯電路進(jìn)行邏輯描述，找出相應(yīng)的邏輯關(guān)系表達(dá)式，以確定該電路的功能，或檢查和評價該電路設(shè)計得是否合理經(jīng)濟(jì)。組合邏輯電路分析舉例[例]組合邏輯電路如圖所示，試分析該電路的功能。5.邏輯門電路和組合邏輯電路27一月2026解：（1）由邏輯圖逐級寫出邏輯表達(dá)式（2）化簡與變換，寫出最簡表達(dá)式（3）由表達(dá)式列出真值表，如表所示。輸入輸出

AB

Y

00011011

0110（4）由真值表可知，Y與A、B是異或關(guān)系。5.邏輯門電路和組合邏輯電路27一月20265.邏輯門電路和組合邏輯電路27一月2026

練習(xí)：解：1.寫出邏輯表達(dá)式2.列真值表ABCL00000011010101

10

1001

1010