1、歷年數(shù)字試題分析,電氣學(xué)院00級數(shù)字試卷2003.1.13,信息學(xué)院00級數(shù)字試卷2002.7.1,04年春季學(xué)期(選擇題),05年秋電院各專業(yè),08年春信院各專業(yè),電氣學(xué)院00級數(shù)字試卷2003.1.13,、求下列邏輯函數(shù)的最簡與或式(方法不限) （20分）,二、請回答下列問題 （15分） 何謂ROM和RAM? 二者主要區(qū)別是什么？ 2. 如果時鐘頻率為1MHz，8位逐次漸近型A/D轉(zhuǎn)換器和8位雙積分型A/D轉(zhuǎn)換器，哪一個轉(zhuǎn)換速度快?并定量說明為什么? 3. 若將15.36kHz的脈沖轉(zhuǎn)換成60Hz的脈沖，計算出最少需要多少個觸發(fā)器才能構(gòu)成此分頻器? 4. 555定時器可以用來構(gòu)成多諧振蕩器

2、，欲改變其振蕩頻率，可以調(diào)整那些參數(shù)? 5. 某RAM有6條地址線和8條數(shù)據(jù)線(即I/O線),計算其存儲容量為多少?若用此RAM擴展存儲容量為1K 8位的RAM,計算最少需要多少片?,三、 1寫出圖示電路中Y的邏輯式； （12分） 2填寫功能表； 3請用一個2-4線譯碼器和4個三態(tài)與非門實現(xiàn)功能表中的功能。 （提示：譯碼器譯碼規(guī)則可自行確定，反變量可直接作為輸入變量）,四、用雙四選一數(shù)據(jù)選擇器74LS153設(shè)計一位全加器，按圖示端子接線（A1A0端），寫出設(shè)計步驟，畫出電路圖（可附加必要門電路）。74LS153邏輯框圖和參考功能表如下所示。（10分）,五、請畫出下述各觸發(fā)器Q端的輸出波形，設(shè)各

3、觸發(fā)器的起始狀態(tài)均為“0”狀態(tài)。 （10分）,六、 1說出圖示電路中I、II部分的名稱和功能； 2當(dāng)VREF= - 8V時，簡單計算并畫出VO時序波形 (注：設(shè)十進(jìn)制加法計數(shù)器74160初始狀態(tài)Q3Q2Q2Q0=0011)。 （13分）,計算步驟：,七、用邊沿JKFF設(shè)計同步時序電路，能實現(xiàn)下面時序圖所描述邏輯功能(13分),八、 1指出此電路的名稱； 2按已知條件定性畫出VO波形（已知：VCC=6V）。 （7分）,返回,信息學(xué)院00級數(shù)字試卷2002.7.1,、求下列邏輯函數(shù)的最簡與或式。（20分）,二、請回答下列問題 （15分）,1. 直接A/D轉(zhuǎn)換器中的并聯(lián)比較型和反饋比較型哪一個轉(zhuǎn)換速

4、度快? 2. 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器與倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器各有何特點? 3. 組合邏輯電路和時序邏輯電路各有何特點? 4.判斷下列邏輯電路，正確的畫對號（），錯誤的畫叉號（ X ）,三、試用三輸入端與非門和反向器設(shè)計一個1位全加器（20分）,四、用JK觸發(fā)器和門電路設(shè)計一個帶進(jìn)位的五進(jìn)制加法計數(shù)器(15分),五、試用集成同步十進(jìn)制計數(shù)器74160和數(shù)據(jù)選擇器設(shè)計一個邏輯電路，要求每輸入七個時鐘脈沖(CP)為一個循環(huán)，并且在第2和第6個脈沖到來時，輸出端Z有時鐘脈沖(CP)信號輸出，其它時間輸出信號為零。(注:可附加必要的門電路) ( 10分）,六、給定555定時器電路。 （10分） 如果

5、輸入是一個三角波，輸出的是一個方波。 連接相應(yīng)電路;畫出輸出波形。（5分）,2. 如果在“5”號端分別加高低兩個電平值，輸出端加發(fā)音設(shè)備后，能連續(xù)發(fā)出高低音頻率。連接相應(yīng)電路,七、邏輯圖給出如下，圖中所用元件為74LS04和74LS20（G4,G5為一片）。 （10分） 1. 請分析該電路的邏輯功能? 2. 若A、B、C輸入端由于誤操作全被對地短路,輸出Z應(yīng)是什么值? 3. 若A、B、C端全未被接入（懸空），輸出Z應(yīng)是什么值? 4. 若G4門的輸出端被接地，則可能會出現(xiàn)什么情況?,返回,04年春季學(xué)期,1下列敘述正確的是（ ）5分 A、通常把存儲容量和存取速度作衡量ADC和DAC性能的重要指標(biāo)

6、 B、轉(zhuǎn)換精度和轉(zhuǎn)換速度是RAM和ROM性能優(yōu)劣的主要指標(biāo)。 C、并聯(lián)比較型ADC的轉(zhuǎn)換速度要高于逐次漸近型ADC的速度。 2下列敘述正確的是（ ）5分 A數(shù)值比較器的輸出不僅取決于當(dāng)時的輸入信號，而且還取決于電路原來的狀態(tài)。 B、移位寄存器的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關(guān)。 C、卡諾圖是邏輯函數(shù)唯一的表示方法。 D、ROM是組合電路。,7. 下列哪個電路輸出（TTL門電路）是正確的（ ）5分,8下列哪個電路輸出（CMOS門電路）是正確的（ ）5分,9用與非門設(shè)計一個全減器，其步驟是（ ）5分 A、（1）寫函數(shù)式（2）卡諾圖化簡（3）畫邏輯圖 B、（1）畫狀態(tài)圖（2）次態(tài)卡諾

7、圖（3）狀態(tài)方程（4）驅(qū)動方程（5）畫邏輯圖 C、（1）真值表 （2）寫函數(shù)式 （3）畫邏輯圖 D、（1）畫波形 （2）寫函數(shù)式 （3）校驗自啟動（4）畫邏輯圖,10設(shè)計一個全減器，設(shè)ai為被減數(shù)，bi為減數(shù)，ci-1為低位借位，di為差輸出，ci為借位輸出，其邏輯函數(shù)式為（ ）7分,11若觸發(fā)器在CP作用下其輸出波形如下圖所示（初始狀態(tài)為零狀態(tài)），問下面四組電路哪一組電路的輸出都和此波形一致（ ）8分,12試用JK觸發(fā)器和門電路設(shè)計一個同步六進(jìn)制加法計數(shù)器，其狀態(tài)方程中Q2n+1的表達(dá)式是（ ）5分,13. 同12題，得到的驅(qū)動方程中的J0和K0是（ ）5分,14同12題，進(jìn)位輸出方程是（

8、）5分 A、CQ2Q1 B、CQ1Q0 C、CQ2Q0 D、CQ2Q1Q0,1674160是十進(jìn)制加法計數(shù)器,下圖電路是幾進(jìn)制計數(shù)器（ ）5分 A、六進(jìn)制 B、七進(jìn)制 C、八進(jìn)制 D、九進(jìn)制,1574160是十進(jìn)制加法計數(shù)器,下圖電路是幾進(jìn)制計數(shù)器（ ）5分 A、五進(jìn)制 B、六進(jìn)制 C、七進(jìn)制 D、八進(jìn)制,18.如17題電路圖所示,VCC5V,VI4V,輸出Vo波形的頻率為（ ）5分,17判斷下列各部分電路各實現(xiàn)了什么功能（ ）5分 A、L1單穩(wěn)態(tài)觸發(fā)器 L2施密特觸發(fā)器 L3多諧振蕩器 B、L1多諧振蕩器 L2單穩(wěn)態(tài)觸發(fā)器 L3施密特觸發(fā)器 C、L1施密特觸發(fā)器 L2單穩(wěn)態(tài)觸發(fā)器 L3多諧振

9、蕩器 D、L1多諧振蕩器 L2施密特觸發(fā)器 L3單穩(wěn)態(tài)觸發(fā)器,555定時器內(nèi)部結(jié)構(gòu)圖,19電路圖如下所示，設(shè)初始狀態(tài)為“000”狀態(tài)，在CP的用下，電路輸出Vo波形為? 5分,000-001-011-111-110-100-000,返回,05年秋電院各專業(yè),有多選題,1與 邏輯關(guān)系相同的是（ ）4分,2函數(shù),的最簡與或式為（ ）4分,3函數(shù),的最簡與或式為（ ）4分,4函數(shù),的最簡與或式為（ ）4分,5函數(shù),的最簡與或式為（ ）4分,6下列說法正確的是（ ）4分 時序邏輯的輸出不僅和該時刻的輸入有關(guān),還和電路原來的狀態(tài)有關(guān) 數(shù)值比較器的輸出不僅和該時刻的輸入有關(guān),還和電路原來的狀態(tài)有關(guān) 集電極

10、開路門的輸出端需要外接電阻和電源，才可以正常工作 使能端為低電平有效的三態(tài)門，當(dāng)使能端輸入高電平時，輸出為高阻狀態(tài) 7下列TTL門電路輸出為低電平的是（ ）4分,8對于TTL門電路能夠?qū)崿F(xiàn)“線與”的是（ ）4分 (A)OC門 (B)OD門 (C)普通TTL門 (D) 普通CMOS門 9下列說法不正確的是（ ）5分 (A) A/D轉(zhuǎn)換通常需要經(jīng)過采樣、保持、量化和編碼4個階段 (B) A/D轉(zhuǎn)換過程中存在著因為采樣和量化引起的誤差 (C) A/D轉(zhuǎn)換器可以分為直接A/D轉(zhuǎn)換和間接A/D轉(zhuǎn)換兩大類 (D) A/D轉(zhuǎn)換除了存在選項B中的兩種誤差，就不存在其他誤差了 10邏輯圖如下所示,74283為4

11、位加法器，兩個4位二進(jìn)制數(shù)A和B,M是控制輸入端,輸出結(jié)果為Y,問當(dāng)M1時,電路輸出端Y的邏輯是（ ）4分,11下列表達(dá)式中可以實現(xiàn)五選一數(shù)據(jù)選擇器功能的是（ ）5分,12只在上升沿觸發(fā)的觸發(fā)器是（ ）5分,（A） （B） （C） （D）,13用JKFF設(shè)計七進(jìn)制加法計數(shù)器，狀態(tài)變量由高位到低位分別為Q2Q1Q0，對應(yīng)的觸發(fā)器為FF2、FF1和FF0，進(jìn)位輸出Y。則狀態(tài)輸出Q0n+1方程為（ ）5分,14同上題，JK觸發(fā)器FF2的驅(qū)動方程為（ ）5分,15同上題，下列說法正確的是（ ）5分,(A)輸出方程為 (B)此電路可以自啟動 (C)此電路至少需要4個觸發(fā)器 (D)以上說法都不正確,16電

12、路如下圖所示，當(dāng)M=1時，此電路為幾進(jìn)制計數(shù)器（ ）5分 A 六進(jìn)制 B 八進(jìn)制 C 十進(jìn)制 D 以上說法都不正確,17電路如下圖所示，下列說明正確的是（ ）5分,VI,(A)此電路為555定時器構(gòu)成的施密特觸發(fā)器 (B)此電路為單穩(wěn)態(tài)觸發(fā)器 (C)此電路不是多諧振蕩器 (D)當(dāng)VI增加時，輸出信號頻率降低,18下列說法正確的是（ ）5分 (A) ROM是組合邏輯電路 (B) EEPROM是紫外線擦除的可編程ROM (C) 只讀存儲器的特點是斷電后所存儲內(nèi)容將會丟失（揮發(fā)） (D) RAM可以分為DRAM和SRAM 19下列說法正確的是（ ）5分 (A) 555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)持

13、續(xù)時間和觸發(fā)脈沖的寬度有關(guān) (B) 555定時器構(gòu)成的施密特觸發(fā)器的高低閾值是不可以改變的 (C) 555定時器構(gòu)成的多諧振蕩器輸出頻率只和外接電阻和電容有關(guān)，和其他參數(shù)無關(guān) (D)以上說明都不正確,20. 4位倒T型D/A轉(zhuǎn)換器，VREF=16 V，當(dāng)輸入0001時，最右邊是最低位，則輸出為（ ）5分 1 V (B) 0 V (C) 1V (D) 以上都不對 21. 下列說法正確的是（ ）5分 (A) 存儲器容量等于字?jǐn)?shù)位數(shù) (B) 某存儲器地址碼為10位，16位并行數(shù)據(jù)端（I/O），其存儲容量為1016位 (C) 試用10244位的RAM構(gòu)成40964位的存儲器，需要進(jìn)行字?jǐn)U展 (D) 試

14、用10244位的RAM構(gòu)成409616位的存儲器，需要16片RAM,22. 下列說法正確的是（ ）4分 (A)在組合邏輯電路設(shè)計過程中，第一步要寫出函數(shù)表達(dá)式 (B)數(shù)據(jù)選擇器、數(shù)值比較器和計數(shù)器都是常用的組合邏輯電路 (C)組合邏輯電路中可以包含觸發(fā)器 (D) 74LS138即3線8線譯碼器是組合邏輯電路 22. 下列說法正確的是（ ）4分 (A)電路有競爭現(xiàn)象，就一定會有冒險現(xiàn)象 (B)在邏輯電路的設(shè)計過程中，可以完全忽略競爭冒險現(xiàn)象的存在，即認(rèn)為競爭冒險不會影響電路功能 (C)實現(xiàn)函數(shù)的電路不可能出現(xiàn)競爭冒險現(xiàn)象 (D)競爭冒險一般是由于信號傳輸延遲時間不一致引起的,返回,2008年春季

15、學(xué)期,1*求邏輯函數(shù),邏輯關(guān)系相同的是（ ）,2求邏輯函數(shù),的最簡與或式（ ）,3求邏輯函數(shù),最簡與或式（ ）,注:有*號標(biāo)志為雙選題,其余為單選；題干括號后有標(biāo)注為標(biāo)注分值,其余為2分,4函數(shù),的最簡與或式（ ）,5邏輯函數(shù),的最簡與或式（ ）,6邏輯函數(shù),最少需要幾個與非門可以實現(xiàn)此邏輯（ ）4分 (A) 2 (B) 3 (C) 4 (D) 5,的最簡與或式（ ）,7邏輯函數(shù),8邏輯函數(shù),約束條件,的最簡與或式（ ）,9*邏輯函數(shù)為,，約束條件為,的最簡與或式（ ）4分,10邏輯函數(shù),的標(biāo)準(zhǔn)與或式為（ ）,11圖中門電路為74系列TTL門。要求VIVIH時,發(fā)光二極管D導(dǎo)通并發(fā)光,且發(fā)光二

16、極管導(dǎo)通電流約為10mA,下列說法正確的是（ ）,(A)兩個電路都不能正常工作 (B)兩個電路都能正常工作 (C)電路（A）可以正常工作 (D)電路（B）可以正常工作 12*下列門電路輸出端可以并聯(lián)使用的是（ ） (A)普通TTL門電路 (B)TTL電路的OC門 (C)普通CMOS門電路 (D) CMOS電路的漏極開路門 13*下列說法正確的是（ ） (A)TTL門電路輸入端接的電阻不能影響門電路工作狀態(tài) (B) TTL門電路輸入端接的電阻可能影響門電路工作狀態(tài) (C) CMOS門電路輸入端串接的電阻不能影響門電路工作狀態(tài) (D) CMOS門電路輸入端串接的電阻可能影響門電路工作狀態(tài),14*.

17、 電路如右圖（TTL門），下列說法正確的是（ ）4分 (A) VI1輸入電平對VI2電位沒有影響 (B)當(dāng)VI1懸空或接高電平時，VI2測量值約為1.4V (C)當(dāng)VI1懸空或接高電平時，VI2測量值約為4.3V (D)當(dāng)VI1接低電平VIL時，VI2測量值也為VIL 15*. 電路如下圖，下列說法正確的是（ ）,(A)TTL門電路,當(dāng)VI1和VI2懸空或接高電平,R=51k時,VO為高電平 (B) TTL門電路,當(dāng)VI1和VI2懸空或接高電平,R=51k時,VO為低電平 (C) CMOS門電路,當(dāng)VI1和VI2接高電平,R=51k時,VO為高電平 (D) CMOS門電路,當(dāng)VI1接高電平VI

18、2接低電平,R=51k,VO為高電平,16下列說法正確的是（ ） (A)組合邏輯電路輸出不僅和該時刻輸入有關(guān),還與電路原來狀態(tài)有關(guān) (B)常用的組合邏輯電路有編碼器、譯碼器、加法器、比較器、寄存器 (C)組合邏輯電路可能發(fā)生競爭冒險 (D)組合邏輯電路需要用狀態(tài)方程來描述其邏輯功能 17用8選1數(shù)據(jù)選擇器實現(xiàn)函數(shù),A2、A1、A0分別接A、B、C，下列選項正確的是( ) 4分,(B),(C),(D),18*設(shè)計一位全加器設(shè)A、B為兩個加數(shù)，CI為低位的進(jìn)位，問全加器的輸出“和”S、“進(jìn)位”CO邏輯方程是（ ）4分,(A),19*下列說法正確的是（ ） (A) 觸發(fā)器按邏輯功能分RSFF、DFF

19、、JKFF和主從觸發(fā)器 (B) 同步觸發(fā)器不僅有同步輸入端，也可以有異步輸入端 (C) 邊沿觸發(fā)器抗干擾能力比同步觸發(fā)器強 (D) 觸發(fā)器屬于組合邏輯電路 20*設(shè)觸發(fā)器初始狀態(tài)為0狀態(tài)，在時鐘脈沖CP作用下，關(guān)于各觸發(fā)器說法正確的是（ ）4分,(A) Q1和Q3的輸出波形一樣 (B) Q1和Q11對應(yīng)觸發(fā)器，在CP下降沿時，觸發(fā)器狀態(tài)更新 (C) Q1和Q2的輸出波形一樣 (D) Q8對應(yīng)觸發(fā)器是邊沿觸發(fā)器,21*下列說法正確的是（ ） (A) 時序邏輯電路分為同步時序電路和異步時序電路 (B) 時序邏輯電路需要用狀態(tài)方程描述 (C) 一般來說時序邏輯電路僅由觸發(fā)器構(gòu)成 (D) 計數(shù)器是常用

20、的組合邏輯電路之一 22*下列說法正確的是（ ） (A) 狀態(tài)轉(zhuǎn)換圖是描述時序邏輯一種比較直觀形象的方式 (B) 從真值表方程邏輯電路圖的過程是時序邏輯電路設(shè)計的過程 (C) 在時序邏輯電路設(shè)計過程中，觸發(fā)器的個數(shù)n與邏輯狀態(tài)數(shù)量M之間的關(guān)系是2n-1M2n (D) 以上說法都不對,23. 用JK觸發(fā)器設(shè)計四位同步二進(jìn)制加法計數(shù)器，4個觸發(fā)器編號為FF0FF3，問FF1觸發(fā)器的驅(qū)動方程是（ ）,24 同上題，F(xiàn)F2觸發(fā)器的狀態(tài)方程為（ ）4分,25*. 同上題，下列說法正確的是（ ） (A) 此計數(shù)器電路結(jié)構(gòu)沒有規(guī)律，不容易通過增加觸發(fā)器個數(shù)提高計數(shù)容量 (B) 此電路可以當(dāng)作時鐘脈沖CP的2

21、、3、4分頻電路使用 (C) FF3觸發(fā)器狀態(tài)輸出Q3可以作為進(jìn)位信號使用 (D) 此電路肯定可以自啟動,26*. 4位二進(jìn)制計數(shù)器74161的功能表如下,下列說法正確的是（ ）,(A) 通過功能表可以知道，,(B) 如果要將計數(shù)器預(yù)置到某個狀態(tài)，只要讓,(C) 如果要74161工作在計數(shù)狀態(tài)，必須,(D) 此計數(shù)器狀態(tài)，不能停留在某個狀態(tài)保持不變 27下列關(guān)于矩形脈沖的產(chǎn)生與整形說法正確的是( ) (A) 單穩(wěn)態(tài)觸發(fā)器的有2個狀態(tài)，并且2個狀態(tài)都可以長期自行保持 (B) 555定時器構(gòu)成的施密特觸發(fā)器的兩個閾值不能改變 (C) 施密特觸發(fā)器可以構(gòu)成多諧振蕩器 (D) 555定時器是構(gòu)成施密特

22、觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的唯一方式,是異步的置零端,就馬上可以實現(xiàn),28*電路如圖所示，下列說法正確的是（ ）4分,(A) 此電路在A0和1時，進(jìn)位輸出分別在00和11狀態(tài)時Y1 (B) Q2觸發(fā)器的驅(qū)動方程為,29關(guān)于右上電路，說法正確的是（ ）4分,(A) 此電路為74161構(gòu)成的11進(jìn)制計數(shù)器 (B) Q3輸出和原來的進(jìn)位信號C都可以作為新計數(shù)器的進(jìn)位輸出 (C) 此電路中，數(shù)據(jù)輸入端D0D3，也可以都接高電平1 (D) 此電路可能不能自啟動,(C) 無論A為何值，此電路狀態(tài)變化規(guī)律不變 (D) 此電路邏輯功能只能用JK觸發(fā)器實現(xiàn),不能用其它觸發(fā)器實現(xiàn),習(xí)題6.6,30*關(guān)于下面

23、電路，說法正確的是（ ）,(A) 此電路可能不能自啟動 (B) Q3輸出和原來的進(jìn)位信號C都可以作為新計數(shù)器的進(jìn)位輸出 (C) 此電路中，數(shù)據(jù)輸入端D0D3，也可以都接高電平1 (D) 此電路為同步10進(jìn)制加法計數(shù)器74160構(gòu)成的7進(jìn)制計數(shù)器,31設(shè)計一個燈光控制邏輯電路。要求紅、綠、黃三種顏色的燈在時鐘信號作用下按下表規(guī)定的順序轉(zhuǎn)換狀態(tài)，表中1表示亮，0表示燈滅，下列說法正確的是（ ）,(A) 題目中描述邏輯屬于組合邏輯 (B) 實現(xiàn)題目要求功能電路需要3個觸發(fā)器 (C) 表中燈的狀態(tài)可以作為時序邏輯電路的狀態(tài)編碼 (D) 此電路可能不能自啟動,VI,32. 電路如下圖所示，下列說明正確的是（ ） (A)此電路為555定時器構(gòu)成的施密特觸發(fā)器 (B)此電路為555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 (C)此電路為555定時器構(gòu)成的多諧振蕩器 (D)當(dāng)VI增加時，輸出信號頻率不變,(A)此電路中0.01uF電容影響電路的邏輯