1、論述數(shù)字系統(tǒng)設(shè)計(jì)的原理和方法一、數(shù)字系統(tǒng)原理數(shù)字系統(tǒng)，即有一些邏輯單元構(gòu)成的具備數(shù)字運(yùn)算和邏輯處理的一類算術(shù)系統(tǒng)，完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路。用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能，所以又稱數(shù)字邏輯電路。數(shù)字電路一般分為組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路簡(jiǎn)稱組合電路，它由最基本的的邏輯門電路組合而成。特點(diǎn)是：輸出值只與當(dāng)時(shí)的輸入值有關(guān)，即輸出惟一地由當(dāng)時(shí)的輸入值決定。電路沒有記憶功能，輸出狀態(tài)隨著輸入狀態(tài)的變化而變化，類似于電阻性電路，如加法器、譯碼器、編碼器、數(shù)據(jù)選擇器等都屬于此類。時(shí)序邏輯

2、電路簡(jiǎn)稱時(shí)序電路，它是由最基本的邏輯門電路加上反饋邏輯回路（輸出到輸入）或器件組合而成的電路，與組合電路最本質(zhì)的區(qū)別在于時(shí)序電路具有記憶功能。時(shí)序電路的特點(diǎn)是：輸出不僅取決于當(dāng)時(shí)的輸入值，而且還與電路過去的狀態(tài)有關(guān)。它類似于含儲(chǔ)能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計(jì)數(shù)器、移位寄存器、儲(chǔ)存器等電路都是時(shí)序電路的典型器件。數(shù)字電路是以二進(jìn)制邏輯代數(shù)為數(shù)學(xué)基礎(chǔ)，使用二進(jìn)制數(shù)字信號(hào)，既能進(jìn)行算術(shù)運(yùn)算又能方便地進(jìn)行邏輯運(yùn)算（與、或、非、判斷、比較、處理等），因此極其適合于運(yùn)算、比較、存儲(chǔ)、傳輸、控制、決策等應(yīng)用。以二進(jìn)制作為基礎(chǔ)的數(shù)字邏輯電路，簡(jiǎn)單可靠，準(zhǔn)確性高。集成度高，體積小，功耗低是數(shù)字電

3、路突出的優(yōu)點(diǎn)之一。電路的設(shè)計(jì)、維修、維護(hù)靈活方便，隨著集成電路技術(shù)的高速發(fā)展，數(shù)字邏輯電路的集成度越來越高，集成電路塊的功能隨著小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI）、超大規(guī)模集成電路（VLSI）的發(fā)展也從元件級(jí)、器件級(jí)、部件級(jí)、板卡級(jí)上升到系統(tǒng)級(jí)。電路的設(shè)計(jì)組成只需采用一些標(biāo)準(zhǔn)的集成電路塊單元連接而成。對(duì)于非標(biāo)準(zhǔn)的特殊電路還可以使用可編程序邏輯陣列電路，通過編程的方法實(shí)現(xiàn)任意的邏輯功能。因?yàn)閿?shù)字系統(tǒng)的穩(wěn)定，易于實(shí)現(xiàn)等特點(diǎn)，因此數(shù)字系統(tǒng)設(shè)計(jì)廣泛的應(yīng)用于電視、雷達(dá)、通信、電子計(jì)算機(jī)、自動(dòng)控制、航天等科學(xué)技術(shù)各個(gè)領(lǐng)域。二、實(shí)現(xiàn)方法近年來、,可編程邏輯器件隨著微

4、電子制造工藝的發(fā)展取得了長(zhǎng)足的進(jìn)步,其代表作之一的現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)在電子、通信等領(lǐng)域已經(jīng)得到了廣泛應(yīng)用,成為數(shù)字系統(tǒng)設(shè)計(jì)領(lǐng)域中的要器件之一。FPGA（FieldProgrammable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。以硬件描述語言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些

5、可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flipflop）或者其他更加完整的記憶塊。系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計(jì)者而改變，所以FPGA可以完成所需要的邏輯功能。FPGA一般來說比ASIC（專用集成電路）的速度要慢，實(shí)現(xiàn)同樣的功能比ASIC電路面積要大。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來改正程序

6、中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會(huì)提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于ASIC的芯片上。另外一種方法是用CPLD（Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)。FPGA的開發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語言來實(shí)現(xiàn)；相比于PC或單片機(jī)（無論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，也造成了FPGA開發(fā)入門較難。目前國(guó)內(nèi)有專業(yè)的FPGA外協(xié)開發(fā)廠家，如北京中科鼎橋ZKDQ-TECH等。FPGA開

7、發(fā)需要從頂層設(shè)計(jì)、模塊分層、邏輯實(shí)現(xiàn)、軟硬件調(diào)試等多方面著手。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門陣列（FPGA）是可編程器件，與傳統(tǒng)邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)。FPGA利用小型查找表（161RAM）來實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)

8、成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式，并最終決定了FPGA所能實(shí)現(xiàn)的功能，F(xiàn)PGA允許無限次的編程。使用FPGA設(shè)計(jì)時(shí)需要注意的以下三個(gè)方面：1、面積與速度的互換。這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等；這里的速度指的是FPGA工作的最高頻率（和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工 作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連）。 在實(shí)際設(shè)計(jì)中，

9、使用最小的面積設(shè)計(jì)出最高的速度是每一個(gè)開發(fā)者追求的目標(biāo)，但是“魚和熊掌不可兼得”，取舍之間展示了一個(gè)開發(fā)者的智慧。速度換面積速度優(yōu)勢(shì)可以換取面積的節(jié)約。面積越小，就意味著可以用更低的成本來實(shí)現(xiàn)產(chǎn)品的功 能。速度換面積的原則在一些較復(fù)雜的算法設(shè)計(jì)中常常會(huì)用到。在這些算法設(shè)計(jì)中，流水線設(shè)計(jì)常常是必須用到的技術(shù)。在流水線的設(shè)計(jì)中，這些被重復(fù)使用但是使 用次數(shù)不同的模塊將會(huì)占用大量的FPGA資源。對(duì)FPGA的設(shè)計(jì)技術(shù)進(jìn)行改造，將被重復(fù)使用的算法模塊提煉出最小的復(fù)用單元，并利用這個(gè)最小的高速代替原 設(shè)計(jì)中被重復(fù)使用但次數(shù)不同的模塊。當(dāng)然，在改造的過程中必然會(huì)增加一些其他的資源來實(shí)現(xiàn)這個(gè)代替的過程。但是只

10、要速度具有優(yōu)勢(shì)，那么增加的這部分邏輯依 然能夠?qū)崿F(xiàn)降低面積提高速度的目的?？梢钥吹?，速度換面積的關(guān)鍵是高速基本單元的復(fù)用。面積換速度在這種方法中面積的復(fù)制可以換取速度的提高。支持的速度越高，就意味著可以實(shí)現(xiàn)更高的產(chǎn)品性能。一些注重產(chǎn)品性能的應(yīng)用領(lǐng)域可以采用并行處理技術(shù)，實(shí)現(xiàn)面積換速度。2、硬件可實(shí)現(xiàn)原則。FPGA設(shè)計(jì)通常會(huì)使用HDL語言，比如Verilog HDL或者VHDL。當(dāng)采用HDL語言來描述一個(gè)硬件電路功能的時(shí)候，一定要確保代碼描述的電路是硬件可實(shí)現(xiàn)的。Verilog HDL語言的語法與C語言很相似，但是它們之間有著本質(zhì)的區(qū)別。C語言是基于過程的高級(jí)語言，編譯后可以在CPU上運(yùn)行。而V

11、erilog HDL語言描述的本身就是硬件結(jié)構(gòu)，編譯后是硬件電路。因此，有些語句在C語言的環(huán)境中應(yīng)用是沒有問題的，但是在HDL語言環(huán)境下就會(huì)導(dǎo)致結(jié)果不正確或者 不理想。如:for（i=0;i16;i+）DoSomething();在C語言中運(yùn)行沒有任何問題，但是在Verilog HDL的環(huán)境下編譯就會(huì)導(dǎo)致綜合后的資源嚴(yán)重浪費(fèi)。3、同步設(shè)計(jì)原則。同步電路和異步電路是FPGA設(shè)計(jì)的兩種基本電路結(jié)構(gòu)形式。異步電路的最大缺點(diǎn)是會(huì)產(chǎn)生毛刺。同步設(shè)計(jì)的核心電路是由各種觸發(fā)器構(gòu)成的。這類電路的任何輸出都是在某個(gè)時(shí)鐘的邊沿驅(qū)動(dòng)觸發(fā)器產(chǎn)生的。所以，同步設(shè)計(jì)可以很好地避免毛刺的產(chǎn)生。不管你是一名邏輯設(shè)計(jì)師、硬件工

12、程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問題。不過，你不必獨(dú)自面對(duì)這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。時(shí)至今日，F(xiàn)PGA市場(chǎng)的主要業(yè)者僅剩數(shù)家，包括Altera、Xilinx(賽靈思，過去稱為：智霖科技)、Actel、Atmel、Lattice、QuickLogic等，不過2007年11月QuickLogic也確定淡出FPGA市場(chǎng)，并轉(zhuǎn)進(jìn)

13、發(fā)展CSSP(CustomerSpecificStandardProduct)。但FPGA領(lǐng)域依然有新興業(yè)者出現(xiàn)，例如AchronixSemiconductor、MathStar等。且除了單純數(shù)字邏輯性質(zhì)的可程序邏輯裝置外，混訊、模擬性質(zhì)的可程序邏輯裝置也展露頭角，例如CypressSemiconductor的PSoC(ProgrammableSystem-on-Chip)即具有可組態(tài)性的混訊電路，或如Actel公司也提出可程序化的混訊芯片：Fusion，或者也有業(yè)者提出所謂的現(xiàn)場(chǎng)可程序化模擬數(shù)組(FieldProgrammableAnalogArray；FPAA)等，相信這些都能為可程序化芯片帶來更多的發(fā)展動(dòng)能。4 FPGA（現(xiàn)場(chǎng)可編程