1、PCB中的電磁兼容技術(shù)PCB中的電磁兼容技術(shù)一、引言隨著信息化社會(huì)的發(fā)展,電子產(chǎn)品的數(shù)量及種類不斷增加,其功能和速度也在不斷提高, 使得印制電路板(PCB) 承載的電子器件和線路的密度飛速提高,隨之而來的電磁兼容性(EMC Electro Magnetic Compatibility) 問題也變得越來越突出。PCB設(shè)計(jì)不再只是器件之間的電氣連接,還必須考慮電磁兼容性。因此,在進(jìn)行PCB 設(shè)計(jì)時(shí),應(yīng)根據(jù)實(shí)際需要選擇合適的印制板板層設(shè)置,進(jìn)行合理的元器件布局和信號(hào)走線,并采取一些基本的措施以降低電磁干擾,增強(qiáng)電路的抗干擾能力,滿足電磁兼容性指標(biāo)的要求。二、EMC及相關(guān)概念2.1 電磁兼容電磁兼容(

2、Electro Magnetic CompartibilityEMC 直譯為“電磁兼容性”) 一般指電氣及電子設(shè)備在共同的電磁環(huán)境中能執(zhí)行各自功能的共存狀態(tài)。它是研究在有限的空間、時(shí)間和頻率資源下各種設(shè)備和系統(tǒng)可以相互共存而不至于造成性能下降甚至無法正常工作的科學(xué)。它主要包括兩個(gè)方面的內(nèi)容：一是發(fā)射性；二是抗擾性。即電磁騷擾性和電磁敏感性。電磁兼容是通過控制電磁干擾來實(shí)現(xiàn)的，電磁干擾產(chǎn)生的問題包含過量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會(huì)對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。PCB是

3、產(chǎn)生EMI的源頭，所以PCB設(shè)計(jì)直接關(guān)系到電子產(chǎn)品的電磁兼容性(EMC)。如果在高速PCB設(shè)計(jì)中對(duì)EMC/EMI予以重視，將有助縮短產(chǎn)品研發(fā)周期加快產(chǎn)品上市時(shí)間。2.2 PCB上的電磁干擾2.2.1 元器件的高頻寄生特性在一塊PCB 板上，導(dǎo)線、電阻、電容、電感等在不同頻率下表現(xiàn)出不同的特性，如圖1 所示：圖1 元器件在高低頻時(shí)不同特性導(dǎo)線:一般不把PCB 上的走線看做射頻輻射器，除非走線特別長(zhǎng)，并且頻率很高，導(dǎo)線就會(huì)具有天線效應(yīng)。電阻:在純數(shù)字電路中，電阻主要是用作限流和確定固定電平。但在射頻系統(tǒng)中，電阻對(duì)EMI 的產(chǎn)生也是有貢獻(xiàn)的。寄生電容存在于電阻的兩端之間，它對(duì)極高頻設(shè)計(jì)有很大的破壞。

4、電容:當(dāng)電路頻率超過電容自諧振頻時(shí)，電容就出現(xiàn)電感特性了。電容器引腳上的寄生電感將使電容器在其自身諧振頻率以上時(shí)表現(xiàn)為電感特性而失去其原有的功能。電感:在數(shù)字電路中，電感用于對(duì)電磁干擾的抑制。對(duì)于電感來說，其電感阻抗隨著頻率的增加而增加，當(dāng)頻率很高時(shí)，高頻信號(hào)的傳遞就會(huì)受到影響。2.2.2 常見的電磁干擾PCB 設(shè)計(jì)中存在的電磁干擾主要有: 傳導(dǎo)干擾 傳導(dǎo)干擾主要通過導(dǎo)線耦合及共模阻抗耦合來影響其它電路。例如噪音通過電源電路進(jìn)入某一系統(tǒng)，所有使用該電源的電路就會(huì)受到它的影響。 串音干擾 串音干擾是由電容性干擾和電磁性干擾所引起的，是一個(gè)信號(hào)線路干擾另外一鄰近的信號(hào)路徑。它通常發(fā)生在鄰近的電路和

5、導(dǎo)體上，用電路和導(dǎo)體的互容和互感來表征。 輻射干擾 輻射干擾是由于空間電磁波的輻射而引入的干擾。PCB 中的輻射干擾主要是電纜和內(nèi)部走線間的共模電流輻射干擾。當(dāng)電磁波照射到傳輸線上時(shí)，將出現(xiàn)耦合問題，沿線引起的分布小電壓源可分解為共模(CM) 和差模( DM) 分量。三、PCB中的電磁兼容設(shè)計(jì)3.1 器件的選擇3.1.1 器件封裝電子元器件的封裝分為有鉛封裝和無鉛封裝兩種。有鉛封裝的元器件有寄生效應(yīng)，特別是在高頻范圍。從EMC的觀點(diǎn)來看，首選應(yīng)當(dāng)是表貼元器件。3.1.2 電阻的選擇因?yàn)榈偷募纳?yīng)，表面貼電阻是首選。有鉛封裝類型的電阻選擇順序由高到低的次序是炭膜電阻>金屬氧化膜電阻>

6、;繞線電阻。3.1.3 電容的選擇 旁路電容旁路電容的主要作用是對(duì)交流旁路，濾掉從敏感區(qū)域進(jìn)入的干擾。旁路電容主要擔(dān)當(dāng)高頻的旁路器件，來減少在電源部分的瞬態(tài)電路的要求。通常，鋁和鉭電容是旁路電容的最佳選擇，它們的取值取決于PCB 上瞬態(tài)電流的需要，但是通常取值在10470uF,假如PCB 上有許多集成電路，開關(guān)電路和PCB 上帶有長(zhǎng)導(dǎo)線的程序存儲(chǔ)單元，可能需要更大的電容。 去耦電容在有源器件開關(guān)時(shí)產(chǎn)生的高頻開關(guān)噪聲通過電源線向其他地方散播，去耦電容的主要作用是局部穩(wěn)定有源器件的直流電源，減小通過板子傳播的開關(guān)噪音，將這些噪音去耦到地。理想的講，旁路電容和去耦電容應(yīng)當(dāng)在電源入口的地方盡力靠近放在

7、一起，來濾掉高頻噪聲，去耦電容的取值大約是旁路電容的1/100 到1/1000, 去耦電容應(yīng)當(dāng)盡可能的靠近IC,因?yàn)閷?dǎo)線電阻會(huì)降低去耦電容的作用. 儲(chǔ)能電容 儲(chǔ)能電容可為芯片提供所需要的電流，并且將電流變化局限在較小的范圍內(nèi)，從而減小輻射。儲(chǔ)能電容一般放在下列位置：PCB 板的電源端；子卡、外圍設(shè)備和子電路I/O 接口和電源終端連接處；功耗損毀電路和元器件的附近；輸入電壓連接器的最遠(yuǎn)位置；遠(yuǎn)于直流電壓輸入連接器的高密元件位置；時(shí)鐘產(chǎn)生電路和脈動(dòng)敏感器件附近。 3.2 PCB板層布局與EMCPCB板設(shè)計(jì)的開始階段就是層的設(shè)置,層設(shè)置不合理可能產(chǎn)生諸多的噪聲而形成電磁干擾和自身的EMC 問題,所以

8、合理的層布局對(duì)電磁兼容性而言是十分重要的。PCB板層由電源層、地線層和信號(hào)層組成。層的選擇、層的相對(duì)位置以及電源、地平面的分割、PCB板的布線、信號(hào)質(zhì)量、接口電路的處理等都對(duì)PCB 板的EMC 指標(biāo)起著至關(guān)重要的作用,也直接影響到整臺(tái)電子產(chǎn)品的電磁兼容性。3.2.1 PCB的層數(shù)選擇根據(jù)電源、地的種類、信號(hào)線的密集程度、信號(hào)頻率、特殊布線要求的信號(hào)數(shù)量、周邊要素、成本價(jià)格等方面的綜合因素來確定PCB 板的層數(shù)。要滿足EMC 的嚴(yán)格指標(biāo)并且考慮制造成本,適當(dāng)增加地平面是PCB 的EMC 設(shè)計(jì)最好的方法之一。對(duì)電源層而言,一般通過內(nèi)電層分割能滿足多種電源的需要,但若需要多種電源供電,且互相交錯(cuò),則

9、必須考慮采用兩層或兩層以上的電源平面。對(duì)信號(hào)層而言,除了考慮信號(hào)線的走線密集度外,從EMC 的角度,還需要考慮關(guān)鍵信號(hào)(如時(shí)鐘、復(fù)位信號(hào)等) 的屏蔽或隔離,以此確定是否增加相應(yīng)層數(shù)。單面板和雙面板雖然制造簡(jiǎn)單、裝配調(diào)試方便,但只適用于一般電路要求,不適用于高組裝密度或復(fù)雜電路的場(chǎng)合。尤其是高速數(shù)字電路、數(shù)?；旌想娐返腜CB。由于沒有好的參考平面,環(huán)路面積增大而使輻射增強(qiáng),平行走線也不可避免。就EMC 要求而言,如果成本允許,在PCB設(shè)計(jì)時(shí)盡量不選擇單面板或雙面板。3.2.2 PCB的層排列 PCB 的層排列也是有原則的,合理排列各層對(duì)PCB的抗干擾能力十分有益。PCB 設(shè)計(jì)中層排列的一些基本原

10、則如下。 (1) 關(guān)鍵電源平面與其對(duì)應(yīng)的地平面相鄰。由于電源、地平面存在自身的特性阻抗,電源平面的阻抗比地平面阻抗高,相鄰的兩平面可形成耦合電容,并與PCB 板上的退耦電容一起降低電源平面的阻抗,同時(shí)獲得較寬的濾波效果。(2) 相鄰層的關(guān)鍵信號(hào)不能跨分割區(qū),從而避免形成較大的信號(hào)環(huán)路,降低產(chǎn)生較強(qiáng)輻射和敏感度等問題。 (3) 高頻、高速、時(shí)鐘等關(guān)鍵信號(hào)有一相鄰地平面,這樣設(shè)計(jì)的信號(hào)線與地平面間的距離僅為線路板層間的距離,高頻電路將選擇環(huán)路面積最小的路徑流動(dòng),形成最小的信號(hào)環(huán)路面積,從而減少輻射。也就是說,與地線層相鄰的信號(hào)層作為優(yōu)選層進(jìn)行信號(hào)走線。參考面的選擇也應(yīng)優(yōu)選地平面,雖然電源平面、地平

11、面皆可用作參考平面,且有一定的屏蔽作用。但相對(duì)而言,電源平面具有較高的特性阻抗,與參考電平存在較大的電位差。從屏蔽角度考慮,地平面一般均作接地處理,并作為基準(zhǔn)電平參考點(diǎn),其屏蔽效果遠(yuǎn)遠(yuǎn)優(yōu)于電源平面。(4) 避免電源層平面向自由空間輻射能量,使電源平面小于地平面,一般要求電源平面向內(nèi)縮進(jìn)20-H(即20-H原則, H指相鄰電源平面與地平面的介質(zhì)厚度) 。 3.3 PCB板元器件布局與EMCPCB 板上元器件布局不當(dāng)是引發(fā)干擾的重要因素。元器件本身也是一個(gè)干擾源和敏感器,尤其是集成電路等有源器件,其固有的敏感特性和電磁特性(比如頻率特性、輸入/輸出阻抗特性、輸入端的平衡/非平衡特性、翻轉(zhuǎn)時(shí)間等)對(duì)

12、電磁兼容問題產(chǎn)生重要影響。因此,元器件的合理布局,不僅更容易實(shí)現(xiàn)原理線路的連通,而且可以保證信號(hào)的完整性,滿足電磁兼容性的標(biāo)準(zhǔn)。 元器件布局首先應(yīng)滿足系統(tǒng)的機(jī)械結(jié)構(gòu)進(jìn)行定位,把所有嚴(yán)格定位的器件(如變壓器、傳感器、散熱器、顯示器、可調(diào)式電位器、按鍵以及接口接插件等) 放好并鎖定。一些質(zhì)量較大的器件不宜直接安裝在PCB 上,需要用支架并安裝在機(jī)殼上。但從電磁兼容性考慮,元?dú)饧牟季猪氉裱恍┕餐脑瓌t 。3.3.1 PCB 板的空間分割 對(duì)PCB 板進(jìn)行空間分割的目的是為了降低PCB 上不同類型的元器件之間互相干擾。空間分割的實(shí)施方法就是對(duì)元器件進(jìn)行分組,可以根據(jù)電源電壓高低、數(shù)字器件或模擬器件

13、、高速器件或低速器件以及電流大小等特點(diǎn),對(duì)電路板上的不同電氣單元進(jìn)行功能分組,每個(gè)功能組的元器件彼此被緊湊地放置在一起以便得到最短的線路長(zhǎng)度和最佳的功能特性。高壓、大功率器件時(shí),與低壓、小功率器件應(yīng)保持一定間距,盡量分開布線。 建議首先以不同的直流電源電壓來分組,因?yàn)楦叩碗娫措妷浩骷o挨在一起,由于電位差而產(chǎn)生電場(chǎng)輻射干擾。如果使用同種電壓的元器件中仍有數(shù)字和模擬元件之分,則可以再進(jìn)行分組。按電源電壓、數(shù)字及模擬電路分組后可進(jìn)一步按速度快慢、電流大小進(jìn)行分組。 3.3.2 敏感器件的處理 某些敏感器件例如鎖相環(huán),對(duì)噪音干擾特別敏感,他們需要更高層次的隔離。解決的方法是在敏感器件周圍的電源銅箔上

14、蝕刻出馬蹄形絕緣溝槽,如圖所示。 圖2 馬蹄形絕緣溝槽示意圖 該器件使用的所有信號(hào)進(jìn)出都通過狹窄的馬蹄形根部的開口。噪音電流必然在開口周圍經(jīng)過而不會(huì)接近敏感部分。使用這種方法時(shí),確保所有其他信號(hào)都遠(yuǎn)離被隔離的部分。這種設(shè)計(jì)方法可以避免能夠引起干擾的噪音信號(hào)的產(chǎn)生,確保所有其他信號(hào)都遠(yuǎn)離被隔離的部分。 3.3.3 元器件布局時(shí)的其他基本原則 連接器及其引腳應(yīng)根據(jù)元器件在板上的位置確定。所有連接器最好放在印制板的一側(cè),盡量避免從兩側(cè)引出電纜,以便減小共模電流輻射。因?yàn)镻CB板上有高速數(shù)字信號(hào)時(shí),如果產(chǎn)生共模輻射,電纜是很好的共模輻射天線(振子天線會(huì)比單極天線產(chǎn)生更大的共模干擾輻射) 。 I/O驅(qū)動(dòng)

15、器應(yīng)緊靠連接器,避免I/O信號(hào)在板上長(zhǎng)距離走線,耦合不必要的干擾信號(hào)。當(dāng)高速數(shù)字集成芯片與連接器之間沒有直接的信號(hào)交換時(shí),高速數(shù)字集成芯片應(yīng)安排在遠(yuǎn)離連接器處。否則,高速數(shù)字信號(hào)有可能通過電場(chǎng)或磁場(chǎng)耦合對(duì)輸入/輸出環(huán)路產(chǎn)生差模干擾,并通過接口電纜向外輻射。如果高速器件必須與連接器相連,則應(yīng)把高速器件放在連接器處,盡量縮短走線,然后在稍遠(yuǎn)處安放中速器件,最遠(yuǎn)處安放低速器件。否則,高速信號(hào)將穿過整個(gè)印制板才能到達(dá)連接器,可能對(duì)沿途的的中低速電路產(chǎn)生干擾。 高速器件(頻率大于10MHz或上升時(shí)間小于2ns的器件) 在印制電路板上的走線盡可能短。 發(fā)熱元件(如ROM ,RAM、功率輸出器件和電源等)

16、遠(yuǎn)離關(guān)鍵集成電路,最好放在邊緣或偏上方部位,以利于散熱。 電感布局時(shí),不要并行靠在一起,因?yàn)檫@樣會(huì)形成空芯變壓器并相互感應(yīng)產(chǎn)生干擾信號(hào),因此他們之間的距離至少要相當(dāng)于其中一個(gè)器件的高度,或者成直角排列以將其互感減到最小。 許多電磁干擾都來自電源,集成電路的退耦電容盡量靠近IC的電源引腳,且退耦電容的引線盡量短。建議使用表貼封裝電容。 3.4 PCB的布線設(shè)計(jì)拙劣的PCB 走線對(duì)信號(hào)的傳輸會(huì)產(chǎn)生極大的影響，導(dǎo)致更多的電磁兼容問題，因此布線時(shí)應(yīng)遵循一些普遍準(zhǔn)則： 輸入輸出端的導(dǎo)線盡量避免相鄰長(zhǎng)距離平行，可增大線條間距或走線間插入地線來減少平行串?dāng)_。 走線寬度不要突變，不要突然拐角，拐彎處一般走圓弧

17、或135 度角。 減小電流流通過程的導(dǎo)線環(huán)路面積，是因?yàn)檩d流回路對(duì)外的輻射與通過電流、環(huán)路面積和信號(hào)頻率成正比。 減少導(dǎo)線長(zhǎng)度，增加導(dǎo)線寬度，有利于減少導(dǎo)線阻抗。 為使同一層內(nèi)相鄰線路間的串?dāng)_和噪聲耦合最小，應(yīng)予線間隔離以實(shí)現(xiàn)布線分離。 設(shè)置分流和保護(hù)線路，對(duì)關(guān)鍵信號(hào)進(jìn)行隔離和保護(hù)。 電源線、地線及信號(hào)線走線時(shí)，除了要遵循走線的普遍準(zhǔn)則外，還應(yīng)依據(jù)自身的功能與特點(diǎn)進(jìn)行布線。3.4.1 電源線 電源線盡量加粗電源線寬度以減少環(huán)路電阻，使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致。對(duì)于具有電源層和地層的多層PCB，應(yīng)減少電源線到電源層或地層的線長(zhǎng)。盡可能使電源單獨(dú)為各功能單元供電，使用公共電源的所有電

18、路盡可能彼此靠近，相互兼容。 3.4.2 地線 克服電磁干擾,最主要的手段就是接地。公共地線應(yīng)盡量布置在PCB 板的邊緣，且最好形成環(huán)形或網(wǎng)狀以減小接地電位差。接地線應(yīng)盡量加粗，盡可能多保留銅箔做地線以提高屏蔽效果。數(shù)字地與模擬地分開，模擬地中低頻地應(yīng)盡量采用單點(diǎn)并聯(lián)，實(shí)際布線有困難時(shí)可部分串聯(lián)后再并聯(lián)，高頻地宜采用多點(diǎn)串聯(lián)。對(duì)于雙面板,地線布置特別講究，通過采用單點(diǎn)接地法，電源和地是從電源的兩端接到印制線路板上來的，電源一個(gè)接點(diǎn)，地一個(gè)接點(diǎn)。印制線路板上，要有多個(gè)返回地線，并都匯聚到回電源的那個(gè)接點(diǎn)上，就是所謂單點(diǎn)接地。所謂模擬地、數(shù)字地、大功率器件地開分，是指布線分開，而最后都匯集到這個(gè)接地點(diǎn)上來。與印刷線路板以外的信號(hào)相連時(shí)，通常采用屏蔽電纜。對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都接地。低頻模擬信號(hào)用的屏蔽電纜，一端接地為好。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地) 、數(shù)字