1、會計學1組合邏輯電路組合邏輯電路(lu j din l)的分析與設計的分析與設計第一頁，共34頁。第1頁/共34頁第二頁，共34頁。1.由給定由給定(i dn)的邏輯圖寫出邏輯關的邏輯圖寫出邏輯關系表達式。系表達式。分析分析(fnx)步驟：步驟：2.用邏輯代數(shù)用邏輯代數(shù)(dish)或卡諾圖對邏輯或卡諾圖對邏輯表達式進行化簡。表達式進行化簡。3.列出輸入輸出真值表并得出結論。列出輸入輸出真值表并得出結論。電路電路 結構結構輸入輸出之間輸入輸出之間的邏輯關系的邏輯關系3.1 3.1 小規(guī)模集成電路構成的組合邏輯電路小規(guī)模集成電路構成的組合邏輯電路的分析和設計的分析和設計一、組合邏輯電路的分析一、組

2、合邏輯電路的分析第2頁/共34頁第三頁，共34頁。ABCY&邏輯圖邏輯圖邏輯邏輯(lu j)表達式表達式 1 1 最簡與或最簡與或表達式表達式 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABYACBCABYYYY 321例：分析例：分析(fnx)下圖的邏輯功能下圖的邏輯功能 第3頁/共34頁第四頁，共34頁。A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或最簡與或表達式表達式 3 真值表真值表CABCABY 3 4 電路電路(dinl)的的邏輯功能邏輯功能當輸入當輸入A、B、C中有中有2個或個或3個

3、為個為1時，輸出時，輸出(shch)Y為為1，否則輸出，否則輸出(shch)Y為為0。所以這個電路實際上是一種。所以這個電路實際上是一種3人表決用的組合電路：只要有人表決用的組合電路：只要有2票或票或3票同意，表決就通過。票同意，表決就通過。 4 第4頁/共34頁第五頁，共34頁。Y31111ABCYY1Y21邏輯圖邏輯圖BBACBABYYYYBYYYBAYCBAY21321321邏輯邏輯(lu j)表達式表達式BABBABBACBAY最簡與或最簡與或表達式表達式第5頁/共34頁第六頁，共34頁。真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01

4、1 111111100ABCY&用與非門實現(xiàn)用與非門實現(xiàn)(shxin)電路的輸出(shch)Y只與輸入A、B有關，而與輸入C無關。Y和A、B的邏輯關系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關系為與非運算的關系。電路電路(dinl)的邏的邏輯功能輯功能ABBAY第6頁/共34頁第七頁，共34頁。例：分析下圖的邏輯例：分析下圖的邏輯(lu j)功能功能 &ABFBAABABBABBAABAFBBAABABBAABA）（）（BABA第7頁/共34頁第八頁，共34頁。A B F 0 0 0 0 1 1 1 0 1 1 1 0 真值表真值表相同相同

5、(xin tn)為為“0”不同為不同為“1”異或門異或門=1BAF第8頁/共34頁第九頁，共34頁。例：分析例：分析(fnx)下圖的邏輯功下圖的邏輯功能能 &ABFABABBABABABABAFBABABABA第9頁/共34頁第十頁，共34頁。A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表相同相同(xin tn)為為“1”不同為不同為“0”同或門同或門=1BAF第10頁/共34頁第十一頁，共34頁。任務任務(rn wu)要求要求最簡單最簡單(jindn)的邏輯電的邏輯電路路1.指定指定(zhdng)實際問題的邏輯含義，列出實際問題的邏輯含義，列出真值表，進而寫

6、出邏輯表達式。真值表，進而寫出邏輯表達式。2.用邏輯代數(shù)或卡諾圖對邏輯表達式進用邏輯代數(shù)或卡諾圖對邏輯表達式進行化簡。行化簡。3.列出輸入輸出狀態(tài)表并畫出邏輯電路圖。列出輸入輸出狀態(tài)表并畫出邏輯電路圖。設計步驟：設計步驟：3.2 3.2 組合邏輯電路的設計組合邏輯電路的設計第11頁/共34頁第十二頁，共34頁。真值表真值表電路電路(dinl)功能描功能描述述設紅、綠、黃燈分別用A、B、C表示，燈亮時其值為1，燈滅時其值為0；輸出報警信號用F表示，燈正常工作時其值為0，燈出現(xiàn)故障時其值為1。根據(jù)邏輯(lu j)要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1

7、 110001 0 01 0 11 1 01 1 10111第12頁/共34頁第十三頁，共34頁。 2 邏輯邏輯(lu j)表達式表達式最簡與或最簡與或表達式表達式 3 2 4 邏輯邏輯(lu j)變換變換ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 第13頁/共34頁第十四頁，共34頁。 5 邏輯電路邏輯電路(lu j din l)圖圖ACABCBAF 5 ABCF&111第14頁/共34頁第十五頁，共34頁。真值表真值表電路功電路功能能(gngnng)描描述述設主裁判為變量A，副裁判分別為B和C；

8、表示成功(chnggng)與否的燈為Y，根據(jù)邏輯要求列出真值表。 1 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAY 2 邏輯表達式邏輯表達式第15頁/共34頁第十六頁，共34頁。ABACY& 3 最簡與或最簡與或表達式表達式 4 5 邏輯邏輯(lu j)變換變換邏輯電路邏輯電路(lu j din l)圖圖 3 4 5 ACABYACABBBACCCABCBAABCCABABCABCCABCBAY)()(第16頁/共34頁第十七頁，共34頁。例例 某火車站有特快、直快和慢車三種類型的

9、客運列車進出，試用兩輸入與非門和反相器設計一個指示列車等待進站的邏輯電路，某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設計一個指示列車等待進站的邏輯電路，3 3個指示燈一、二、三號分別對應特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當特快列車請求進站時，無論其它個指示燈一、二、三號分別對應特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當特快列車請求進站時，無論其它(qt)(qt)兩種列車是否請求進站，一號燈亮。當特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，兩種列車是否請求進站，一號燈亮。當特快沒有

10、請求，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號燈亮。而慢車有請求時，三號燈亮。第17頁/共34頁第十八頁，共34頁。解：解：1、 邏輯邏輯(lu j)抽象。抽象。輸入信號輸入信號: I0、I1、I2分別分別(fnbi)為特快、直快和慢車的進站請求信號為特快、直快和慢車的進站請求信號且有進站請求時為且有進站請求時為1，沒有請求時為，沒有請求時為0。輸出輸出(shch)信號信號: L0、L1、L2分別為分別為3個指示燈的狀態(tài)，個指示燈的狀態(tài)，且燈亮為且燈亮為1，燈滅為，燈滅為0。輸 入輸 出I0I1I2L0L1L2000000110001010001

11、001根據(jù)題意列出真值表根據(jù)題意列出真值表(2) 寫出各輸出邏輯表達式。寫出各輸出邏輯表達式。101IIL 2102IIIL L0 = I0第18頁/共34頁第十九頁，共34頁。輸 入輸 出I0I1I2L0L1L2000000110001010001001真值表真值表2、 根據(jù)真值表寫出各輸出根據(jù)真值表寫出各輸出(shch)邏輯表達式。邏輯表達式。101IIL 2102IIIL L0 = I000IL 101IIL 2102IIIL 3、 根據(jù)要求將上式變換根據(jù)要求將上式變換(binhun)為與非形式為與非形式第19頁/共34頁第二十頁，共34頁。 I0 L0 L1 I1 I2 L2 &

12、; 1 1 1 & & 1 1 4、 根據(jù)輸出根據(jù)輸出(shch)邏輯表達式畫出邏輯圖。邏輯表達式畫出邏輯圖。00IL 101IIL 2102IIIL 第20頁/共34頁第二十一頁，共34頁。例例 試設計一個碼轉換電路，將試設計一個碼轉換電路，將4位格雷碼轉換為自然位格雷碼轉換為自然(zrn)二進二進制碼。可以采用任何邏輯門電路來實現(xiàn)。制碼。可以采用任何邏輯門電路來實現(xiàn)。解：解：(1) 明確明確(mngqu)邏輯功能，列出真值表。邏輯功能，列出真值表。設輸入設輸入(shr)變量為變量為G3、G2、G1、G0為格雷碼，為格雷碼，當輸入格雷碼按照從當輸入格雷碼按照從0到到15遞增排

13、序時，遞增排序時，可列出邏輯電路真值表可列出邏輯電路真值表輸出變量輸出變量B3、B2、B1和和B0為為自然二進制碼。自然二進制碼。第21頁/共34頁第二十二頁，共34頁。0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0輸 出輸 入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1

14、 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0輸 出輸 入邏輯電路邏輯電路(lu j din l)真值表真值表第22頁/共34頁第二十三頁，共34頁。 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 畫出各輸出畫出各輸出(shch)函數(shù)的卡諾圖，并化簡和變換。函數(shù)的卡諾圖，并化簡和變換。33GB 2B 2G3G2G3G第23頁/共34頁第二十四頁，共34頁。 2G3G1B 1G

15、 2G3G1G2G3G1G 2G3G1G(2G3G) ) 2G3G1G 2G3G) ) 2G3G1G 3G2G 1G0B 3G2G 1G 0G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 第24頁/共34頁第二十五頁，共34頁。(3) 根據(jù)根據(jù)(gnj)邏輯表達式，畫出邏輯圖邏輯表達式，畫出邏輯圖 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 第25頁/共34頁第二十六頁，共34頁。L由于由于G1G1門的延遲時間門的延遲時間tpd2

16、tpd2輸出端出現(xiàn)輸出端出現(xiàn)(chxin)(chxin)了一個正向窄脈沖。了一個正向窄脈沖。一、產(chǎn)生競爭冒險的原因一、產(chǎn)生競爭冒險的原因1.1.產(chǎn)生產(chǎn)生“1 1冒險冒險”例：例：電路如圖，已知輸入波形，畫輸出波形。電路如圖，已知輸入波形，畫輸出波形。AAL 解：解：第26頁/共34頁第二十七頁，共34頁。AAL 則存在則存在1 1冒險；冒險；AAL 則存在則存在0 0冒險。冒險。 AAL第27頁/共34頁第二十八頁，共34頁。CCL 若輸入若輸入(shr)(shr)變量變量A AB Bl l，則有：則有：因此，該電路存在因此，該電路存在0 0冒險。冒險。畫出畫出ABl 時時L的波形。的波形。BCCAL L第28頁/共34頁第二十九頁，共34頁。（2）變換邏輯式，消去互補）變換邏輯式，消去互補(h b)變量變量例例3.2的邏輯式的邏輯式三、冒險現(xiàn)象的消除方法三、冒險現(xiàn)象的消除方法(fngf)(fngf)1 1修改邏輯設計修改邏輯設計（1 1）增加冗余項）增加冗余項在例在例3.13.1的電路中，存在冒險現(xiàn)象。如在其表達式中增加乘積項的電路中，存在冒險現(xiàn)象。如在其表達式中增加乘積項ABAB，使其變?yōu)椋菏蛊渥優(yōu)椋築BL )(CBBAL ABBCCAL )(CBBAL BCACBAL 因此，該電路存在因此，該電路存在l