1、姓名設(shè)計(jì)題目要求設(shè)計(jì)工具及版本Altera MAX+PLUS n Version 10207/10/2002設(shè)計(jì)原理及結(jié)構(gòu)方案本文設(shè)計(jì)的循環(huán)移位存放器主要是以2輸入4路復(fù)用器為根本單元,通過對(duì)2輸入4路復(fù)用器74x157進(jìn)行擴(kuò)展實(shí)現(xiàn)可限制型16位多路復(fù)用移位.通過調(diào)整 74x157輸入端的輸入數(shù)據(jù),實(shí)現(xiàn)1bit、2bit、4bit、8bit移位,再通過這幾種移位的組合實(shí)現(xiàn)1-16bit 移位.左右移位也是通過增加74x157組,限制輸入端數(shù)據(jù)實(shí)現(xiàn).邏輯、算術(shù)左移需要在最低位補(bǔ)零,這通過在移位前參加賦零選擇電路.幾種移位的選擇也 由2路、2路、4路選擇器實(shí)現(xiàn).本設(shè)計(jì)的結(jié)構(gòu)方案是首先設(shè)計(jì)循環(huán)右移電

2、路,在此根底上擴(kuò)展出循環(huán)左移、邏輯移 位、算術(shù)移位.其中循環(huán)右移電路決定了該設(shè)計(jì)的總體框架,它包括四個(gè)大的模塊： 移1bit模塊、移2bit模塊、移4bit模塊和移 8bit模塊.在每個(gè)模塊中分別先后加入左移模塊、邏輯移位模塊、算術(shù)移位模塊就可實(shí)現(xiàn)全部功能. 電路設(shè)計(jì)描述 循環(huán)右移一位的設(shè)計(jì)：通過so限制16位多路復(fù)用器移位學(xué)號(hào)一個(gè)16-bit循環(huán)移位右移電路的功能表如右.信號(hào)S是移位數(shù),A是移位前的并行輸入,Y是移位后的并行輸出.1完成該電路的硬件設(shè)計(jì). 要求估算電路占用的資源大小及電路的速度.2以該移位電路為核心,擴(kuò)展設(shè)計(jì)一個(gè)能完成算術(shù)左移、算術(shù)右移、邏輯左移、邏輯右移、循環(huán)左移、 循環(huán)右

3、移.Dl15:12如圖,74x157功能是2輸入4位多路復(fù)用器,一片74x157的AB輸入端分別輸入 和Dl14:11即可通過SO的限制實(shí)現(xiàn)右移一位或保持.實(shí)際電路圖如下：rciArc忖CZJ.TQ<>-'r：36閃 3715口仆qQ1：3111?31=&114C-iT7:1匸|*¥*mt9&U-循環(huán)右移多位的設(shè)計(jì)原理如上圖,類似循環(huán)右移一位的設(shè)計(jì)可以設(shè)計(jì)出循環(huán)右移2位、4位、8位的電路.將這幾種移位給以串聯(lián)即可實(shí)現(xiàn)1到15位的任意位數(shù)的循環(huán)右移.S3:0來限制位數(shù),該電路還有節(jié)省器件的優(yōu)點(diǎn)但延遲較大.將循環(huán)右移1位、2位、4位、8位的電路做成電路

4、模塊shiftrl、shiftr2、shiftr4、shiftr8并進(jìn)行串聯(lián)得總的循環(huán)右移電路圖如下:DIOonOGD(3DMCISDI6DI?OB鄧DI1D0111Dll 2DI1301140115 i| 丄碼 TQ1.3' 'I J.YOC口 ii a I q >d s 些d A.YOJ.¥03 I T> 4 CEM «Q I LVt'I 1.JL > J X2EM兒JL4 J XEW$l.口 1> JXYOCII 1a：VOiE> 1j> 14¥03-D1 ll¥ CkdE> 1ft

5、T OS 1¥04-D> 1fl-rt>7D- 1TO-B 1T O !>> JwoxcKH“YC1A.1J_<3T OXiE.> JX-l¥0X3*Dii1 %VOXdt U JLd-ami. f t廠嶂D JaAXE> 1EE> J3KMAD> 1SE> 1斗Ekiir即B-E> 19> 1XOAA.JL> 1XEm jXSIMJL£EMXS5 a*06YO1YD2:¥03TO乓¥ OS：YOA.TOTYO-DYD4TOXXramTO1.4Iohif tt-Cl*

6、d i r I C! 1 4D 4 1.&D I 14口 I IE¥DXYpaTO3¥<!YOET&6T07YO<G肯口1.園YD JL JL wia- ¥013JLKWQ1.G循環(huán)左移的實(shí)現(xiàn)：在每個(gè)右移模塊中參加左右選擇電路,即可實(shí)現(xiàn)左移與右移輸出,其中 右移,具體實(shí)現(xiàn)電路如下：sel限制左移與在此電路后再參加選擇復(fù)用電路即可實(shí)現(xiàn)左移、右移、保持三種功能如下列圖:此即一位左移、右移、保持電路,2bit、4bit移位類似,兩個(gè)限制端是 S1、SO,其中S1用來限制左移還是右移,SO用來限制移動(dòng)或者保持.8bit移位比擬特殊,由于左移 8

7、位與右移8位結(jié)果相同,因此可以有相對(duì)簡(jiǎn)單的電路, 可以省略左移右移選擇功能,電路圖如下：Ytt_ TOl'也mu沁廣TZ4| B sa FT刃:心T孔“去- -i- - C . 1 » 9 懇 I4個(gè)模塊的循環(huán)左右移均已實(shí)現(xiàn),只需將4個(gè)模塊串聯(lián)即可實(shí)現(xiàn) 1到15位的循環(huán)左移右移.邏輯移位的設(shè)計(jì)：邏輯移位要求：邏輯左移時(shí),低位移向高位,最低位補(bǔ)“0邏輯右移時(shí),高位移向低位,最高位移入“1由于還是涉及到移位并且左右移動(dòng)和循環(huán)移位有很大共同處,因此邏輯移位的設(shè)計(jì)是以循環(huán)移位為根底.以循環(huán)移動(dòng)一位為例,在此參加邏輯移位功能.由于只移動(dòng)一位,因此右移時(shí)將最高位賦值“1左移時(shí)最低位補(bǔ)“

8、0這都是在循環(huán)移位模塊的輸入端進(jìn)行處理.當(dāng)然邏輯移位功能的參加不能去掉循環(huán)移位的功能,另外還有算術(shù)移位的功能,因此本設(shè)計(jì)采用三選一選擇器來加以限制：低位的處理與高位的類似.對(duì)于2位邏輯移位,那么需要修改最高兩位和最低兩位 的值,需要分別加二選一選擇器.移動(dòng)四位時(shí)如果直接用與非門搭會(huì)比擬繁瑣, 因此本設(shè)計(jì)采用2輸入4位多路復(fù)用器74x157,前后兩個(gè)74x157的sei端可以 限制邏輯移位、算術(shù)移位、循環(huán)移位三種功能移動(dòng)8位時(shí)與移動(dòng)四位時(shí)類似,只不過這時(shí)要變成八位的選擇與更改, 需要 的74x157個(gè)數(shù)翻番.算術(shù)移位的設(shè)計(jì)：算術(shù)移位要求：邏輯左移時(shí),低位移向高位,最低位補(bǔ)“0邏輯右移時(shí),高位移向

9、低位,最高位維持原值不變.該功能與邏輯功能根本類似,只需右移時(shí)將最高位賦予DI15即可.由于8位循環(huán)移位的特殊性,增加邏輯算術(shù)移位時(shí)也會(huì)比擬特殊.后端74x157 中輸入短的輸入會(huì)有差異,這時(shí)的左右移位和循環(huán)移位時(shí)也會(huì)產(chǎn)生差異,因此必須參加左右移動(dòng)限制端S1.S1為1時(shí)右移,S1為0時(shí)左移,需要用非門、與門 加以限制.最后得出總的具有全部功能的8位移動(dòng)模塊電路,如下列圖：整體程序的設(shè)計(jì):最終的1bit模塊、2bitlogicl 、模塊、4bit模塊、8bit模塊分別命名為XH LO MA LR分別限制循S3:0來限制位數(shù).最后整體電路如下:Iogic2、logic4、logic8,將他們進(jìn)行串

10、聯(lián),用 環(huán)移位、邏輯移位、算術(shù)移位、左右移位功能,用限制的優(yōu)化設(shè)計(jì)：由于XH LO MA分別實(shí)現(xiàn)循環(huán)移位、邏輯移位、算術(shù)移位功能,不能同時(shí) 為“1,因此可以用譯碼器加以限制,比方 74IS138.這樣XH LO MA就不會(huì) 同時(shí)為“ 1 了.仿真鼓勵(lì)設(shè)計(jì)方案及電路仿真結(jié)構(gòu)仿真鼓勵(lì)設(shè)計(jì)方案：利用MAX+PLUSH提供的工具進(jìn)行仿真.其中各個(gè)端口功能如下： XH循環(huán)移位,高電平有效 L0:邏輯移位,高電平有效 MA算術(shù)移位,高電平有效LR:左右移位,“ 1為右移,“ 0為左移S3:0:移動(dòng)的位數(shù)仿真結(jié)果：循環(huán)右移：XH =1; LR=1*XH莎 s3.OJ1B10101010MA0k-LR10卄

11、DI115.0B 10110000000009101011000000000010w YO15.0B 00000000101011000000000010101100運(yùn)行時(shí)間為1us 循環(huán)左移：XH =1; LR=0f Jarno.Vatue.9B0 Qnse ion)1Q10昨 s3. 0MASW-LRLOFD15 0 &¥O 岸 0B 10110000000000101011000000000010B 00001010110000000000101011000000運(yùn)行時(shí)間為1us. 邏輯右移：LO =1; LR=1Name:-IfValue:ir9800ns1 CMtf

12、-XHII0Js3. 0B 101010100*LR1Xtf-LO1IMDI15 .0B10110000000000101011000000000010YO15.0B 11111111111011001111111111101100Simulator: Ti ming E-imuhti onSimulation Input： Im1 249,«cfSimulation Time： 1 .Ous 回StartPauseOpen SCFHopStart Time: 0.0ns 'JJse Device Setup /Hol 電 C.heck Outputs運(yùn)行時(shí)間為1us邏輯左移

13、：LO =1; LR=OMme:Valueyauunsii-XH3C0 1® s3.OB 10101010m-MA0LR0tf-LO1001(15 00 10110000000000101011000000000010Y015 0B 00001000000000000000100000000000運(yùn)行時(shí)間為1us 算術(shù)右移：MA =1; LR=1運(yùn)行時(shí)間為1us 算術(shù)左移：MA =1; LR=ONamerValue:r980(0ns1 C1>-XH3L0i務(wù) s3. 00 10101010MA11> LR01>-LO0DI15.OB10110000000000101

14、011000000000010YO15. OjB 00001000000000000000100000000000Name產(chǎn) sp .O西 MAValiie.B 10101010E>LO降 DI15.O S>YO15 0B 1Q11000000000010Simulaten Timing SimulatfonSimulation Input Im1248<&dSimulation Time： I.OusStart Time： 0.0nsUse Devicej Setup/HofdCheck Outputs1011COOQQ00Q0Q1QStart運(yùn)行時(shí)間為1us從仿真結(jié)果可以看出,該設(shè)計(jì)完全到達(dá)了題目要求的功能,且速度比擬快.占用資源的大?。涸撾娐房偣灿?7個(gè)74x157和少量與門、或門、非門,電路占用資源不多.設(shè)計(jì)總結(jié)通過作者將仿真結(jié)果與預(yù)期結(jié)果進(jìn)行了認(rèn)真的比擬后,充分說明了本文提出的設(shè)計(jì)方法的可行性和準(zhǔn)確性.假設(shè)讀者覺得結(jié)果還不是很可靠,將設(shè)計(jì)中的Im1248各個(gè)端口賦予其它的十六位的二進(jìn)