1、.二、選擇題：（ 選擇一個(gè)正確的答案填入括號(hào)內(nèi)，每題3 分，共 30 分 ）1. 設(shè)圖 1 中所有觸發(fā)器的初始狀態(tài)皆為0，找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下, 輸出電壓波形恒為 0 的是：（C ）圖。圖 1D ）。D ）。2. 下列幾種TTL 電路中，輸出端可實(shí)現(xiàn)線與功能的電路是（A、或非門(mén)B 、與非門(mén)C、異或門(mén)D 、 OC門(mén)3. 對(duì) CMOS與非門(mén)電路，其多余輸入端正確的處理方法是（A、通過(guò)大電阻接地（>1.5K）B 、懸空C、通過(guò)小電阻接地（<1K）D、通過(guò)電阻接V CC4. 圖 2 所示電路為由555 定時(shí)器構(gòu)成的（A ）。A、施密特觸發(fā)器B、多諧振蕩器C、單穩(wěn)態(tài)觸發(fā)器D、 T觸

2、發(fā)器5. 請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路（C ）。A、計(jì)數(shù)器B 、寄存器C、譯碼器D 、觸發(fā)器6下列幾種A/D 轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（A ）。A、并行A/D 轉(zhuǎn)換器B 、計(jì)數(shù)型A/D轉(zhuǎn)換器C、逐次漸進(jìn)型A/D 轉(zhuǎn)換器 D、雙積分A/D 轉(zhuǎn)換器7某電路的輸入波形u I 和輸出波形u O 如圖 3 所示，則該電路為（C ）。圖3A、施密特觸發(fā)器B、反相器C、單穩(wěn)態(tài)觸發(fā)器D、 JK 觸發(fā)器8要將方波脈沖的周期擴(kuò)展10 倍，可采用（C ）。A、 10 級(jí)施密特觸發(fā)器B 、 10 位二進(jìn)制計(jì)數(shù)器C、十進(jìn)制計(jì)數(shù)器D、 10 位 D/A轉(zhuǎn)換器9、已知邏輯函數(shù)與其相等的函數(shù)為（D ）。A、B、C、D

3、、10、一個(gè)數(shù)據(jù)選擇器的地址輸入端有3 個(gè)時(shí)，最多可以有（C ）個(gè)數(shù)據(jù)信號(hào)輸出。A、 4 B 、 6 C、 8 D、 161、 在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（D ）A、 m 1 與 m 3 B 、 m 4 與 m 6C、 m 5 與 m 13 D 、 m 2 與 m 82、 L=AB+C 的對(duì)偶式為：（B ）A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ；3、半加器和的輸出端與輸入端的邏輯關(guān)系是（ D ）A、與非 B、或非C、 與或非 D、異或4、 TTL 集成電路74LS138 是 / 線譯碼器，譯碼器為輸出低電平有效，若輸入為

4、A 2A 1 A 0 =101 時(shí)，輸出：為（ B ）。A . 00100000 B. 11011111 C.11110111 D. 000001005、屬于組合邏輯電路的部件是（A ）。A、編碼器B 、寄存器C、觸發(fā)器D、計(jì)數(shù)器6存儲(chǔ)容量為8K×8 位的ROM存儲(chǔ)器，其地址線為（C ）條。A、 8 B 、 12 C、 13 D、 147、一個(gè)八位D/A 轉(zhuǎn)換器的最小電壓增量為0.01V, 當(dāng)輸入代碼為10010001 時(shí)，輸出電壓為（ C ） V。A、 1.28 B 、 1.54 C 、 1.45 D 、 1.568、 T 觸發(fā)器中，當(dāng)T=1 時(shí)，觸發(fā)器實(shí)現(xiàn)（C ）功能。A、置1

5、B 、置 0 C 、計(jì)數(shù)D 、保持9、指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（C ）。A、 JK 觸發(fā)器B 、 3/8 線譯碼器C、移位寄存器D 、十進(jìn)制計(jì)數(shù)器10、只能按地址讀出信息，而不能寫(xiě)入信息的存儲(chǔ)器為（B ）。A、 RAM B、 ROM C、 PROM D、 EPROM1 以下式子中不正確的是（C ）a 1?A Ab A A=Ac A B A Bd1A12已知Y AB B AB 下列結(jié)果中正確的是（C ）aYAbYBcYABdY A B3 TTL 反相器輸入為低電平時(shí)其靜態(tài)輸入電流為（C ）a3mAb5mAc1mAd7mA4下列說(shuō)法不正確的是（C ）a 集電極開(kāi)路的門(mén)稱(chēng)

6、為OC門(mén)b 三態(tài)門(mén)輸出端有可能出現(xiàn)三種狀態(tài)（高阻態(tài)、高電平、低電平）c OC門(mén)輸出端直接連接可以實(shí)現(xiàn)正邏輯的線或運(yùn)算d 利用三態(tài)門(mén)電路可實(shí)現(xiàn)雙向傳輸5以下錯(cuò)誤的是（B ）a 數(shù)字比較器可以比較數(shù)字大小b 實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加的電路叫全加器c 實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和來(lái)自低位的進(jìn)位相加的電路叫全加器d 編碼器可分為普通全加器和優(yōu)先編碼器6下列描述不正確的是（A ）a觸發(fā)器具有兩種狀態(tài)，當(dāng)Q=1 時(shí)觸發(fā)器處于1 態(tài)b時(shí)序電路必然存在狀態(tài)循環(huán)c異步時(shí)序電路的響應(yīng)速度要比同步時(shí)序電路的響應(yīng)速度慢d邊沿觸發(fā)器具有前沿觸發(fā)和后沿觸發(fā)兩種方式，能有效克服同步觸發(fā)器的空翻現(xiàn)象7電路如下圖（圖中為下降沿Jk觸

7、發(fā)器） ，觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為“011”，請(qǐng)問(wèn)時(shí)鐘作用下，觸發(fā)器下一狀態(tài)為（B ）a “110”b“100”c “010”d“000”8、下列描述不正確的是（A ）a時(shí)序邏輯電路某一時(shí)刻的電路狀態(tài)取決于電路進(jìn)入該時(shí)刻前所處的狀態(tài)。b寄存器只能存儲(chǔ)小量數(shù)據(jù)，存儲(chǔ)器可存儲(chǔ)大量數(shù)據(jù)。c主從JK 觸發(fā)器主觸發(fā)器具有一次翻轉(zhuǎn)性d上面描述至少有一個(gè)不正確9下列描述不正確的是（B ）a EEPROM 具有數(shù)據(jù)長(zhǎng)期保存的功能且比EPROM 使用方便b集成二十進(jìn)制計(jì)數(shù)器和集成二進(jìn)制計(jì)數(shù)器均可方便擴(kuò)展。c將移位寄存器首尾相連可構(gòu)成環(huán)形計(jì)數(shù)器d上面描述至少有一個(gè)不正確1將代碼（10000011） 842

8、1轉(zhuǎn)換為二進(jìn)制數(shù)（B ） 。A、 （ 01000011） 2B、 （ 01010011） 2C、 （ 10000011） 2D、 （ 000100110001） 2AB 的對(duì)偶式為（2函數(shù) F A BA、 （ A B ）?（A B）C、 A B?A B3有符號(hào)位二進(jìn)制數(shù)的原碼為（A、 -29B、 +294邏輯函數(shù)Y AC ABDA ）。B、 A B?A B；D、 （A B）（A B）11101） ，則對(duì)應(yīng)的十進(jìn)制為（C、 -13D、 +13BCD （E F ）的最簡(jiǎn)的與或式（A、 AC+BD ；B、 AC5邏輯函數(shù)的F= AB ABABDC、 AC+BBC 的標(biāo)準(zhǔn)與或式為（D 、 A+BDA

9、)。A、(2,3,4,5,7)C、(0,1,2,3,5)B、(1,2,3,4,6)D、(3,4,5,6,7)6邏輯函數(shù)Y（ A， B， C） =（0,2,4,5） 的最簡(jiǎn)與或非式為（A ） 。A、 AC ABB、 AB ACC、 AC ABD 、 AB AC B C7邏輯函數(shù)Y（ A， B， C， D） =（1,2,4,5,6,9）其約束條件為AB+AC=0 則最簡(jiǎn)與或式為（ A ） 。A、 BC CD CDC、 AC D CD CD8下圖為T(mén)TL 邏輯門(mén)，其輸出B、 BCCDACD ；D、ABBDACY 為(A) 。A、 0B、 1C、 A B9下圖為OD 門(mén)組成的線與電路其輸出Y 為（A、

10、1B、0C、BD、A?B10 下圖中觸發(fā)器的次態(tài)方程Qn+1 為（A ） 。A、AB、0C、QnD、Qn11 RS 觸發(fā)器要求狀態(tài)由0 1其輸入信號(hào)為（A ） 。A、 RS=01 B、 RS=× 1C、 RS=× 012電源電壓為+12V 的 555 定時(shí)器、組成施密特觸發(fā)器，控制端開(kāi)路，則該觸發(fā)器的回差電壓VT為（ A ） 。A、 4VB、 6VC、 8VD、 12V13為了將三角波換為同頻率的矩形波，應(yīng)選用（B ） 。A、施密特觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、多諧振器D、計(jì)數(shù)器1. 十進(jìn)制數(shù)85 轉(zhuǎn)換為二進(jìn)制數(shù)為（D ）A 1001011 B 1010011 C 110010

11、1 D 10101012. 二進(jìn)制數(shù)11011 轉(zhuǎn)換為十進(jìn)制數(shù)為（B ）A 32 B 27 C 64 D 1284. 8421BCD 碼 110011 001 表示十進(jìn)制為（A ）A 33.2 B 51.0125 C 63.2 D 51.25在下列一組數(shù)中，與（111001）2 相等的數(shù)是（C ）A （34）16B （ 65） 8C（57）106下列數(shù)碼均代表十進(jìn)制數(shù)6，其中按余3 碼編碼的是（ C ）A 0110；B1100；C 10017. “異或”邏輯與以下哪種邏輯是非的關(guān)系 （ C ）A“與”邏輯B “或”邏輯 C “同或”邏輯8. F1 bc bc與 F2bc bc 兩函數(shù)的關(guān)系為（

12、 C ）A相同B對(duì)偶C反函數(shù)9. n 個(gè)變量，有多少個(gè)最小項(xiàng)（ A ）A 2nB 2n C n10. 利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實(shí)現(xiàn)開(kāi)關(guān)電路的斷開(kāi)和接通（A放大狀態(tài)B 擊穿狀態(tài)C 飽和狀態(tài)D 11. TTL 門(mén)電路是采用以下什么設(shè)計(jì)的門(mén)電路（A ）A雙極型三極管B 單極型MOS管C 二極管C ）導(dǎo)通狀態(tài)D 三態(tài)門(mén)14. 邏輯電路的分析任務(wù)是（D ）A給定功能，通過(guò)一定的步驟設(shè)計(jì)出電路B 研究電路的可靠性C研究電路如何提高速度D 給定電路，通過(guò)一定的步驟說(shuō)明電路的功能15. 組合邏輯電路不含有（A ）A記憶能力的器件B 門(mén)電路和觸發(fā)器C 門(mén)電路D 運(yùn)算器16. 常用的一種3-8 線譯碼器是（

13、B ）A 74148 B 74138 C 7448 D17.74138 是（ B ）A時(shí)序邏輯器件B 組合邏輯器件C 定時(shí)器件18. 共陽(yáng)型七段數(shù)碼管各段點(diǎn)亮需要（ C ）A 高電平B 接電源C 低電平D19. 由門(mén)電路組成的全加器是（ B ） 74151D 整形器件A時(shí)序邏輯器件B 組合邏輯器件C 脈沖邏輯器件D 以上答案都不正確22. 輸入 100Hz脈沖信號(hào)，要獲得A 100 進(jìn)制 B 10 進(jìn)制23. 時(shí)序邏輯電路設(shè)計(jì)的任務(wù)是（20. TTL 門(mén)電路的工作電源一般是（B ）A 25 v B +5V C 3V 18V10HZ的輸出脈沖信號(hào)需要用多少進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)（C 50 進(jìn)制D 5 進(jìn)

14、制A ）A給定功能，通過(guò)一定的步驟設(shè)計(jì)出時(shí)序電路B 研究電路的可靠性C研究電路如何提高速度D 給定電路，通過(guò)一定的步驟說(shuō)明電路的功能24. 計(jì)數(shù)器是（A ）A時(shí)序邏輯器件B 組合邏輯器件C 定時(shí)器件25. 以下何種電路具有記憶能力（CC 時(shí)序邏輯電路D 多諧振蕩電路C ）B 門(mén)電路和觸發(fā)器模擬電路和數(shù)字電路A ）組成。C譯碼器B ）C 寄存器D 譯碼器A門(mén)電路B 組合邏輯電路26. 時(shí)序邏輯電路一般可以分兩類(lèi)，即（A組合邏輯電路和時(shí)序邏輯電路C同步型和異步型D28時(shí)序邏輯電路通常由門(mén)電路和（A存儲(chǔ)電路B寄存器29. 利用定時(shí)器555 可以設(shè)計(jì)實(shí)現(xiàn)（A全加器B 多諧振蕩器1 、 8421BCD

15、碼 01101001.01110001 轉(zhuǎn)換為十進(jìn)制數(shù)是：( CD： 54.56A： 78.16B： 24.25C： 69.712、最簡(jiǎn)與或式的標(biāo)準(zhǔn)是：（ C ）（B )ABCF00000011010101101001101011001111B ：表達(dá)式中乘積項(xiàng)最少，表達(dá)式中乘積項(xiàng)最多，D：表1A： 表達(dá)式中乘積項(xiàng)最多，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多C：表達(dá)式中乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最少且每個(gè)乘積項(xiàng)的變量個(gè)數(shù)最多3、用邏輯函數(shù)卡諾圖化簡(jiǎn)中，四個(gè)相鄰項(xiàng)可合并為一項(xiàng)A：消去1 個(gè)表現(xiàn)形式不同的變量，保留相同變量B ：消去2 個(gè)表現(xiàn)形式不同的變量，保留相同變量C：消

16、去3 個(gè)表現(xiàn)形式不同的變量，保留相同變量D ：消去4 個(gè)表現(xiàn)形式不同的變量，保留相同變量4 、已知真值表如表1 所示，則其邏輯表達(dá)式為：A ）A： A B C B ： AB + BC C： AB + BCD ： ABC ( A+B+C )5、函數(shù)F（A， B， C）=AB+BC+AC 的最小項(xiàng)表達(dá)式為：（ B ）A：F（A,B,C）= m（0，2，4）B ：F（A,B,C）= m（3，5，6，7）C：F（A,B,C）= m（0，2，3，4）D：F（A,B,C）= m（2，4，6，7）32） 10需要（ C ） 個(gè)移位脈沖。C： 5D：6E1=1 ， E2A=E2B=0）時(shí)，地址碼A2A1A0=

17、011，C： 11110111D： 111111116、欲將一個(gè)移位寄存器中的二進(jìn)制數(shù)乘以（A： 32B：107、已知74LS138 譯碼器的輸入三個(gè)使能端（則輸出 Y7 Y 0是：（ C ）A： 11111101B： 101111118、要實(shí)現(xiàn)Qn 1 Qn ， JK 觸發(fā)器的J、 K 取值應(yīng)是：（ D ）A： J=0， K=0B： J=0， K=1C： J=1， K=0D： J=1，K=19、能夠?qū)崿F(xiàn)線與功能的是：（ B ）.A： TTL 與非門(mén) 邏輯門(mén)B： 集電極開(kāi)路門(mén)C： 三態(tài)邏輯門(mén)D： CMOS10 、個(gè)四位串行數(shù)據(jù)，輸入四位移位寄存器，時(shí)鐘脈沖頻率為轉(zhuǎn)換為 4 位并行數(shù)據(jù)輸出。)可

18、1kHz，經(jīng)過(guò) (C4S4S3S2S1AD：結(jié)果是：4sA： B： C： D：11000110011011110101圖11和二進(jìn)制數(shù)(111100111.001) 等值的十六進(jìn)制數(shù)是A (747.2) 16B (1E7.2) 16 C(3D7.1)16D(F31.2) 162和邏輯式ACBC AB 相等的式子是(A AC+BB BCCDA BC3 32 位輸入的二進(jìn)制編碼器，其輸出端有(D ) 位。A. 256B. 128C. 44 n 位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器A 2n-nnB 2 -2n5 4 個(gè)邊沿 JK 觸發(fā)器 , 可以存儲(chǔ)A 4B 86三極管作為開(kāi)關(guān)時(shí)工作區(qū)域是A飽和區(qū)+放大區(qū)C放

19、大區(qū)+擊穿區(qū)(B擊穿區(qū)D飽和區(qū)D. 5, 其無(wú)關(guān)狀態(tài)數(shù)為個(gè)C 2nA ) 位二進(jìn)制數(shù)C 16D )+截止區(qū)+截止區(qū))D2n-17. 下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器(8施密特觸發(fā)器常用于對(duì)脈沖波形的(A基本RS觸發(fā)器B同步RS觸發(fā)器)C主從結(jié)構(gòu)觸發(fā)器A定時(shí)B計(jì)數(shù)C )C整形1 在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：（ D ）Am 1 與m 3Bm 4 與m 6Cm 5 與m 13Dm 2 與m 82 L=AB+C 的對(duì)偶式為：（ B ）A . A+BCB . （A+B）C3屬于組合邏輯電路的部件是（A ） 。A編碼器B寄存器4 T 觸發(fā)器中，當(dāng)T=1 時(shí)，觸發(fā)器實(shí)現(xiàn)（A置

20、1B置05指出下列電路中能夠把串行數(shù)據(jù)變成并行數(shù)據(jù)的電路應(yīng)該是（C . A+B+CD. ABCC觸發(fā)器D計(jì)數(shù)器C ）功能。C計(jì)數(shù)D保持C ）。A JK 觸發(fā)器B 3/8 線譯碼器C移位寄存器D十進(jìn)制計(jì)數(shù)器6某電路的輸入波形u I 和輸出波形u O 下圖所示，則該電路為（C ） 。A施密特觸發(fā)器C單穩(wěn)態(tài)觸發(fā)器7. 三極管作為開(kāi)關(guān)時(shí)工作區(qū)域是A飽和區(qū)+放大區(qū)C放大區(qū)+擊穿區(qū)（B擊穿區(qū)D飽和區(qū)D ）+截止區(qū)+截止區(qū)B反相器D JK觸發(fā)器8已知邏輯函數(shù)與其相等的函數(shù)為（D ） 。A.B.C.D.9. 一個(gè)數(shù)據(jù)選擇器的地址輸入端有3 個(gè)時(shí)，最多可以有（C ）個(gè)數(shù)據(jù)信號(hào)輸出。A 4B 6C 8D 1610

21、. 用觸發(fā)器設(shè)計(jì)一個(gè)24 進(jìn)制的計(jì)數(shù)器，至少需要（ D ） 個(gè)觸發(fā)器。A 3 B 4C 6D 51 下列電路中不屬于時(shí)序電路的是C 。A同步計(jì)數(shù)器B異步計(jì)數(shù)器2 CT74LS290 計(jì)數(shù)器的計(jì)數(shù)工作方式有A 1B 23 3 線 8 線譯碼器有A 。A 3 條輸入線，8 條輸出線C 2 條輸入線，8 條輸出線4一個(gè)五位的二進(jìn)制加法計(jì)數(shù)器，初始狀態(tài)為器的狀態(tài)為D 。A 00111B 00101C組合邏輯電路D數(shù)據(jù)寄存器C 種。C 3D 4B 8條輸入線，3 條輸出線D 3 條輸入線，4 條輸出線00000，問(wèn)經(jīng)過(guò)201 個(gè)輸入脈沖后，此計(jì)數(shù)C 01000D 010015若將一TTL 異或門(mén)輸入端A

22、、 B 當(dāng)作反相器使用，則A、 B 端的連接方式為A 。A A 或 B 中有一個(gè)接1B A 或 B 中有一個(gè)接0.C A 和 B 并聯(lián)使用D不能實(shí)現(xiàn)6. 下列各種電路結(jié)構(gòu)的觸發(fā)器中哪種能構(gòu)成移位寄存器（C ）A基本RS觸發(fā)器B同步RS觸C主從結(jié)構(gòu)觸發(fā)器D SR鎖存器7邏輯函數(shù)F(A,B,C) = AB+B C+AC'A F(A,B,C)= m(0,2,4)D )。B F(A,B,C)= m(1,5,6,7)C F（A,B,C）= m （0,2,3,4）D8設(shè)計(jì)一個(gè)把十進(jìn)制轉(zhuǎn)換成二進(jìn)制的編碼器，則輸入端數(shù)F(A,B,C)= m(3,4,6,7)M和輸出端數(shù)N分別為(A M=N=10B M

23、=10， N=29數(shù)字 電 路 中 的 工 作 信 號(hào) 為 （ B ）A直流信號(hào)C隨時(shí)間連 續(xù) 變 化 的 電 信 號(hào)10 L=AB+C 的對(duì)偶式為：（ A ）A A+BCB.（A+B）CC M=10， N=4 。B脈沖 信 號(hào)D M=10， N=3C. A+B+CD ABC1 數(shù)字電路中的工作信號(hào)為（B ） 。A 隨時(shí)間連續(xù)變化的電信號(hào)C直流信號(hào)2邏輯符號(hào)如圖一所示，當(dāng)輸入A " 0" ，輸入A “ 1”3邏輯圖和輸入B “ 0”A， B 的波形如圖二所示，分析BB 為方波時(shí)，則輸出C方波"0"=1t1 時(shí)刻輸出F 為（A “ 1”4圖三邏輯電路為（A

24、 與非門(mén)圖一A ）。B “ 0”A ）。B 與門(mén)C任意C脈沖信號(hào)F 應(yīng)為（C ） 。ABt1圖二或門(mén)A BCFA BCF25邏輯電路如圖四所示，輸入A 0， B 1， C 1，則輸出F1 和 F2 分別為（D ）。67邏輯電路如圖五所示，其邏輯功能相當(dāng)于一個(gè)（8與二進(jìn)制數(shù)9時(shí)序邏輯電路中一定是含（A F10,F2 0B F10,F2 1F AB+BC+CA 的“與非”邏輯式為（A F AB BC CAB FC F11,F2B ）。AB BCCAA “與”非門(mén)B “導(dǎo)或”門(mén)10101010 相應(yīng)的十進(jìn)制數(shù)為（A 110A 觸發(fā)器D 譯碼器10用ADB ）210A ）B 組合邏輯電路CCn 個(gè)觸發(fā)

25、器構(gòu)成計(jì)數(shù)器，可得到最大計(jì)數(shù)長(zhǎng)度是（n2n-1B 2nD F11,F2 0C F AB170BCCA2n1 已知某電路的真值表如下表所示，則該電路的邏輯表達(dá)式為（C ） 。A Y CB Y ABCC Y AB CD Y BC CABCYABCY000010000011101101001101011111112三輸入、八輸出譯碼器，對(duì)任一組輸入值其有效輸出個(gè)數(shù)為（C ） 。A 3 個(gè)B 8個(gè)C1個(gè)D11個(gè)3 JK 觸發(fā)器要實(shí)現(xiàn)Qn+1=1 時(shí)，J、 K 端的取值為（D ）。A J=0,K=1B J=0,K=0CJ=1,K=1DJ=1,K=04. 邏輯函數(shù)F=A(A B)=( A ) 。A. BB. AC.ABD.(A B)5五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為（A ）。A.5B.10C.25D.326同步時(shí)序電路和異步時(shí)序