1、題 1.1 完成下面的數(shù)值轉(zhuǎn)換:(1將二進(jìn)制數(shù)轉(zhuǎn)換成等效的十進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)。(0011101 2(11011.110 2(110110111 2解: (0011101 2 =1×24+ 1×23+ 1×22+ 1×20=(2910(0011101 2 =(0 011 1012= (358(0011101 2 =(0001 11012= (1D16 (27.75 10, (33.6 8, (1B.C 16; (439 10, (667 8, (1B7 16;(2 將十進(jìn)制數(shù)轉(zhuǎn)換成等效的二進(jìn)制數(shù) (小數(shù)點(diǎn)后取 4位 、 八進(jìn)制數(shù)及十六進(jìn)制數(shù)。

2、(89 10(1800 10(23.45 10解得到: (1011001 2, (131 8, (59 16; (10111.0111 2, (27.31 8, (17.7 16;(3求出下列各式的值。(54.2 16=( 10 (127 8=( 16 (3AB6 16=( 4解 (84.125 10; (57 16; (3222312 4;題 1.2 寫(xiě)出 5位自然二進(jìn)制碼和格雷碼。題 1.3 用余 3碼表示下列各數(shù)(8 10 (7 10 (3 10 解(1 1011; (2 1010; (3 0110題 1.4 直接寫(xiě)出下面函數(shù)的對(duì)偶函數(shù)和反函數(shù)。(Y AB C D E C '=+

3、( Y AB A C C D E ''=+( Y A B C D E '''=+ ( Y A B C A B C '''=+解 (1( ( (2( (3( ( (4D D D D Y A B C D E C Y A B C D E C Y A B A C C D E Y A B AC C D E Y A BC DE Y A B C D E Y ABC A B C Y A B C A B C '''''''=+=+''''''&#

4、39;'=+=+''''''''''='''''''=+=+, , , ,題 1.5 證明下面的恒等式相等( ( AB C B ABC A BC ABCAB B A B A BBC AD A B B D A C C D A C B D B D AB BC ''+=+''+=+=+'''+=+1、 (AB+CB=AB+BC=AB ( C+C'+ ( A+A'BC=ABC +ABC&#

5、39;+ABC + A'BC= ABC+ABC'+ A'BC2、 AB'+B+A'B=A+B+A'B=A+B+B=A+B3、左 =BC+AD, 對(duì)偶式為 (B+C(A+D=AB+AC+BD+CD右 =(A+B(B+D (A+C(C+D,對(duì)偶式為: AB+AC+BD+CD對(duì)偶式相等,推得左 =右。4、 (A+C'(B+D(B+D'= (A+C'(B+BD+BD'= (A+C'B=AB+BC'題 1.7 在下列各個(gè)邏輯函數(shù)中,當(dāng)變量 A 、 B 、 C 為哪些取值組合時(shí),函數(shù) Y 的值為 1。 Y AB

6、 BC A C '=+Y AB A B C A B ABC '''''=+Y AB A B C A B ABC '''''=+( Y AB BC A B '=+Y=AB+BC+A'C= AB(C+C'+BC (A+A'+A'C(B+B'=m7+m6+m1+m3使以上四個(gè)最小項(xiàng)為 1時(shí), Y 為 1.即:111; 110; 011; 001(2 000,001,011,100(3 100,101,000,011,010,111(4 110,111,010題 1.

7、8 列出下面各函數(shù)的真值表12=Y AB BC AC Y A B B C AC '''+=+12=Y ABC AB C Y AB BC A C '''+=+題 1.9 在舉重比賽中,有甲、乙、丙三名裁判,其中甲為主裁判,乙、丙為副裁判,當(dāng)主 裁判和一名以上 (包括一名副裁判認(rèn)為運(yùn)動(dòng)員上舉合格后, 才可發(fā)出合格信號(hào)。 列出該函 數(shù)的真值表。設(shè) A 為主裁判,真值表如下表所示。題 1.10 一個(gè)對(duì) 4邏輯變量進(jìn)行判斷的邏輯電路。 當(dāng) 4變量中有奇數(shù)個(gè) 1出現(xiàn)時(shí), 輸出為 1; 其他情況,輸出為 0。列出該電路的真值表,寫(xiě)出函數(shù)式。Y A B C D

8、A B CD A BC D A BCD AB C D AB CD ABC D ABCD ''''''''''''''''=+ 題 1.11 已知邏輯函數(shù)真值表如右表所示,寫(xiě)出對(duì)應(yīng)的函數(shù)表達(dá)式。將 Y 為 1對(duì)應(yīng)的最小項(xiàng)相加,就可以得到函數(shù)式。Y=m1+m2+m4+m5+m7=A'B'C+ A'BC'+ AB'C'+ AB'C+ ABC同理可以得到題 1.12的函數(shù)式:Y= A'B'C'D+

9、A'B'CD'+A'BC'D'+A'BCD+AB'C'D'+AB'CD+ABC'D+ABCD'題 1.13 寫(xiě)出如下圖所示的各邏輯圖對(duì)應(yīng)的邏輯函數(shù)式。 1( ( Y AB A B A B ''''=2( ( Y A B BC ABC ''''=+=題 1.14 寫(xiě)出如下圖所示的各邏輯圖對(duì)應(yīng)的邏輯函數(shù)式。 Y1=(A+B 'C ' +(C'D ' Y2=(AB'E+(B'CDE &#

10、39;題 1.15 利用公式法將下列各函數(shù)化為最簡(jiǎn)與或式。(1Y=AB'C+A'+B+C'=B'C+A'+B+C'= C+A'+B+C=1(2Y=(A'BC '+(AB' '=A+B'+C'+A'+B=1(3Y=AB'CD+ABD+AC'D=AD(B'C+B+C'=AD(4Y=AB' (A'CD+(AD+B'C' ' '(A'+B= AB' (A'CD+(AD+B'C

11、9; ' '(AB' '=0(5Y=AC (C'D+A'B +BC(B'+AD '+CE '= BC(B'+AD (CE '=ABCDE(6Y=AC +AC'D+AB'E'F' +B(D+E+BC'DE'+BC'D'E+ABE'F= AC +AD+AB'E'F' +B(D+E+BC' (D+E+ABE'F= AC+AD+B(D+E +AE' (B F題 1.16 寫(xiě)出下圖中各邏輯圖的邏輯函

12、數(shù)式,并化簡(jiǎn)為最簡(jiǎn)與或式。 (aY=(AB'C '(BC' ' '=AB'C+BC'(bY=(A'+B'+(A+B'' +(B+C' ' '= (A'+B(A+B'(B+C'=(AB+A'B' (B+C'=AB+A'B'C'(cY1=(AB' '(AD'C ' '=AB'+ AD'CY2=(AB' '(AD'C' '(

13、A'C'D(ACD'=AB'+ AD'C'+A'C'D+ACD= AB'+ AD'C'+A'C'D+ACD(dY1=(AB +(A+BC ' '=AB+ +(A+BC=AB+BC+ACY2=(A+B+C=BC+AC題 1.17 將下列各函數(shù)式化為最小項(xiàng)之和的形式。 Y=A'BC+AC+B'C=A'BC+A(B+B'C+(A+A'B'C= A'BC+ABC+AB'C+ A'B'CY=AB+(BC&#

14、39;(C'+D' ' '=AB+B+C'+D'=B+C'+D'= m(0,1,2,4,5,6,7,8,9,10,12,13,14,15 Y=AB'C'D+BCD+A'D= m(1,3,5,7,9,15Y=(A+B(C+D '=A B+C D= m(0,1,2,3,4,7,8,11,12,13,14,15 題 2-1 三極管的開(kāi)關(guān)特性指的是什么?什么是三極管的開(kāi)通時(shí)間和關(guān)斷時(shí)間?若希望提 高三極管的開(kāi)關(guān)速度,應(yīng)采取哪些措施?解:三極管在快速變化的脈沖信號(hào)的作用下,其狀態(tài)在截止與飽和導(dǎo)通之間轉(zhuǎn)換,三極

15、管 輸出信號(hào)隨輸入信號(hào)變化的動(dòng)態(tài)過(guò)程稱(chēng)開(kāi)關(guān)特性。開(kāi)通時(shí)間是指三極管由反向截止轉(zhuǎn)為正向?qū)ㄋ钑r(shí)間,即開(kāi)啟時(shí)間 (是三極管發(fā)射 結(jié)由寬變窄及基區(qū)建立電荷所需時(shí)間關(guān)斷時(shí)間是指三極管由正向?qū)ㄞD(zhuǎn)為反向截止所需的時(shí)間,即關(guān)閉時(shí)間 (主要是清除三極管內(nèi)存儲(chǔ)電荷的時(shí)間三級(jí)管的開(kāi)啟時(shí)間和關(guān)閉時(shí)間總稱(chēng)為三極管的開(kāi)關(guān)時(shí)間,提高開(kāi)關(guān)速度就是減小開(kāi)關(guān)時(shí)間。 因?yàn)橛械拇笮∈菦Q定三極管開(kāi)關(guān)時(shí)間的主要參數(shù)。所以為提高開(kāi)關(guān)速度通常要減輕三極管飽和深 度題 2-2 試寫(xiě)出三極管的飽和條件,并說(shuō)明對(duì)于題圖 2-62的電路,下列方法中,哪些能使 未達(dá)到飽和的三極管飽和 . 解:三極管的飽和判斷條件為所以,能使未達(dá)到飽和的三極管飽

16、和的方法: 題 2-3 電路如圖 2-63所示,其三極管為硅管, =20,試求 小于何值時(shí),三極管 T 截止;大于何值時(shí),三極管 T 飽和;題 2-5 為什么說(shuō) TTL 反相器的輸入端在以下 4種接法下都屬于邏輯 0? (1輸入端接地。(2輸入端接低于 0.8V 的電源。(3輸入端接同類(lèi)門(mén)的輸出低電壓 0.2V 。 (4輸入端接 200 解:(2因?yàn)?TTL 反相器 V IL(max=0.8V, 相當(dāng)于輸入低電平。 (4因?yàn)?TTL 反相器接的輸入端負(fù)載off on t t >s ft t >B BS i I >6BE B bV i R -=CCCESBS C V V i R

17、 -=b R 題 2-6 為什么說(shuō) TTL 反相器的輸入端在以下 4種接法下都屬于邏輯 1? (1輸入端懸空。(2輸入端接高于 2V 的電源。(3輸入端接同類(lèi)門(mén)的輸出高電壓 3.6V 。 (4輸入端接 10k 的電阻到地。(1 如果輸入端 A 懸空,由下圖 TTL 反相器電路可見(jiàn),反相器各點(diǎn)的電位將和 A 端接高電 平的情況相同,輸出也為低電平。所以說(shuō) TTL 反相器的輸入端懸空相當(dāng)于接高電平。 (2因?yàn)?TTL 反相器 輸入端接高于 2V 的電源相當(dāng)于輸入高電平。 (此時(shí) 反相器輸出低電平(4因?yàn)?TTL 反相器接的輸入端負(fù)載 ,則 TTL 反相器輸出低電平。所以輸入端接的 電 阻到地相當(dāng)于

18、接高電平。題 2-7 指出圖 2-65中各門(mén)電路的輸出是什么狀態(tài)(高電平、低電平或高阻態(tài) 。已知這些 門(mén)電路都是 74系列的 TTL 電路。解:根據(jù) TTL 反相器電路輸入端負(fù)載特性:關(guān)門(mén)電阻 開(kāi)門(mén)電阻同時(shí)考慮圖中各邏輯門(mén)的 功能特點(diǎn) : 題 2-8 說(shuō)明圖 2-66中各門(mén)電路的輸出是高電平還是低電平。已知它們都是 74HC 系列的 CMOS 電路。解:根據(jù) CMOS 門(mén)在輸入正常工作電壓 0V DD 時(shí),輸入端的電流為 “0” 的特點(diǎn),則接輸入 端電阻時(shí),電阻兩端幾乎沒(méi)有壓降值。答案如下: 題 2-9 用 OC 門(mén)實(shí)現(xiàn)邏輯函數(shù) 畫(huà)出邏輯電路圖。(IH min =2.0VV ( ( Y AB

19、BC D '''= 題 2-10 分析題圖 2-67所示電路,求輸入 S1 、 S0各種取值下的輸出 Y ,填入 2.11 在題圖 2-68所示的 TTL 門(mén)電路中, 要實(shí)現(xiàn)下列規(guī)定的邏輯功能時(shí), 其連接有無(wú)錯(cuò)誤? 如有錯(cuò)誤請(qǐng)改正。 解:原圖都有錯(cuò)誤:(a 圖的普通 TTL 門(mén)不可輸出端 “ 線與 ” 連接, TTL 門(mén)只有 OC 門(mén)可輸出端線與連接;(b 圖應(yīng)把接 VCC 處改為接邏輯 “0” ,才能實(shí)現(xiàn); (c 圖原來(lái)不能實(shí)現(xiàn);原圖需作如下修改:題 2-15 試說(shuō)明在下列情況下,用萬(wàn)用表測(cè)量圖 2-71中的端得到的電壓各 為多少: (1 懸空;(2 接低電平(0.2

20、V ; (3 接高電平(3.2V ; (4 經(jīng) 51電阻接地; (5 經(jīng) 10k 電阻接地。1( ( Y AB CD ''= 2( Y AB '=3( Y AB C '=+(a(b(cVA 1Y ( a 2Y (b 3Y圖中的與非門(mén)為 74系列的 TTL 電路,萬(wàn)用表使用 5V 量程,內(nèi)阻為 20 k/V解:根據(jù) TTL 門(mén)電路輸入端負(fù)載特性和 TTL 與非門(mén)的邏輯功能解題。(1 懸空時(shí):圖 2-71的等效電路如圖 (a所示, 懸空的端連接的發(fā)射結(jié)不導(dǎo)通,只有 端的發(fā)射結(jié)導(dǎo)通,總電路等同一個(gè)反相器。萬(wàn)用表相當(dāng)一個(gè) 20k 以上的大電阻接在 和地之間。因?yàn)?20k

21、 >(2.0k ,根據(jù)反相器輸入端負(fù)載特性,則 =1.4V。2 接低電平 (0.2V 時(shí):連接 端的發(fā)射結(jié)導(dǎo)通, VB1 被箝位在 0.9V , 此時(shí)接端 的 發(fā)射結(jié)也導(dǎo)通,發(fā)射結(jié)壓降 0.7V ,因此 =0.2V。(3 接高電平(3.2V :情況同(1 ,則 =1.4V。(4 經(jīng) 51 電阻接地:圖 2-71的等效電路如圖 (b所示 , 由圖可由下式求得的 電壓 值:求得 =0.05V, 則 =0.05V(5 經(jīng) 10k 電阻接地:則 =1.4V(此時(shí) 也為 1.4V ,只是 10k 電阻上和 20k 電阻上各自的電流值不同 。題 2-16 若將圖 2-71中的門(mén)電路改為 CMOS 與

22、非門(mén),試說(shuō)明當(dāng)為題 2-15給出的五種狀態(tài) 時(shí)測(cè)得 的各等于多少 ?解:因?yàn)?CMOS 門(mén)在輸入工作電壓(0VDD時(shí),輸入端電流為 0,所以萬(wàn)用表的等效內(nèi) 阻(20K 壓降為 0,則給出的五種狀態(tài)時(shí)測(cè)得的 均為 0V 。題 3.1 分析如圖示電路的邏輯功能。 Y=(A +B (A+BC =AB+(A+BC=AB+AC+BC三人表決電路。題 3.2 如圖所示電路中 S1S0取不同值時(shí)輸出 Y 的邏輯表達(dá)式。 Y=(A S1+(B S1 S0題 3.3 編碼器的邏輯功能是什么?普通編碼器和優(yōu)先編碼器的 主要區(qū)別是什么?編碼器是將 m 路輸入數(shù)據(jù)按一定規(guī)律編成 n 位二進(jìn)制碼,。普通編碼器和優(yōu)先編碼

23、器的主要區(qū)別是普通編碼器只能處理某一時(shí)刻只 有一路有效的信號(hào),優(yōu)先編碼器允許多路信號(hào)同時(shí)有效,但某一時(shí)刻只能對(duì)優(yōu)先級(jí)別最高 的信號(hào)編碼。題 3.4 若區(qū)分 30個(gè)不同的信號(hào),應(yīng)編成幾位碼,若用 74HC148 構(gòu)成這樣的編碼器應(yīng)采用幾片 74HC148。 24<30<255位碼, 4片 74HC148。題 3.5 寫(xiě)出 圖示電路的輸出邏輯表達(dá)式,并分析其邏輯功能, 然后用與非門(mén)實(shí)現(xiàn)該邏輯功能。 功能 :三變量判奇電路。不能化簡(jiǎn),用與非門(mén)實(shí)現(xiàn):題 3.6 設(shè)計(jì)兩個(gè) 12位二進(jìn)制數(shù)比較電路,給出大于、小于和等 于輸出。 題 3.7 用 74HC148設(shè)計(jì)原碼輸出二-十進(jìn)制優(yōu)先編碼器。

24、題 3.8 用 74HC139設(shè)計(jì) 3線 8線譯碼器。F A B C A BC AB C ABC''''''=+( ( ( ( F A B C A BC AB C ABC '''''''''''=題 3.9 設(shè)計(jì)兩個(gè) 2位二進(jìn)制數(shù)乘法電路,要求:(1用與非門(mén) 設(shè)計(jì); (2用譯碼器設(shè)計(jì)。 函數(shù)式:Y3=A B C D Y2=ACD+AB CY1=A BC+BCD +AC D+AB DY0=BD(2用譯碼器設(shè)計(jì)(實(shí)驗(yàn)函數(shù)式:Y3=m15Y2=m10+m11+m14

25、Y1= (6,7,9,11,13,14Y0= (5,7, 13,15因有 4個(gè)輸入用兩片 74138構(gòu)成 4-16譯碼器 題 3.10 有一火災(zāi)報(bào)警系統(tǒng),有 3種不同類(lèi)型的火災(zāi)探測(cè)器,為 防止誤報(bào)警,當(dāng)兩種或兩種以上探測(cè)器發(fā)出火災(zāi)探測(cè) 號(hào)時(shí),電路才產(chǎn)生報(bào)警信號(hào)。用 1表示有火災(zāi),用 0表 Y=AB+AC+BC=(AB (AC (BC 題 3.11(1當(dāng) 時(shí) , 7448的輸入為何值,數(shù)碼管顯示何字符。 (2當(dāng)只有 時(shí), 7448的輸入為何值,數(shù)碼管顯示何字符 (3當(dāng) 均為 1時(shí) ,7448的輸入為何值 , 數(shù)碼管顯示何字符。 (1 7448輸入為 LT =1, 0111, 顯示 “ 7” 。(

26、2 7448輸入為 LT =1, 0000, 顯示 “ 0” 。(3 7448輸入為 LT =0, 0000, 顯示 “ 8” 。題 3.13 分析圖示電路的功能,當(dāng)輸入如圖所示時(shí),哪一個(gè)發(fā) 光二極管亮?邏輯功能是兩個(gè) 4位二進(jìn)制數(shù)相加,輸出結(jié)果與 10比較大小, D2亮 題 3.14 用集成 3線 8線譯碼器 74HC138實(shí)現(xiàn)下列一組邏輯函 數(shù),畫(huà)出邏輯圖。123(, , (0,1,5,6Y A B ACY A B C m Y A BC ABC''=+=''=+寫(xiě)成最小項(xiàng)和的形式 :題 3.15 用 8選 1數(shù)據(jù)選擇器 74HC151實(shí)現(xiàn), 123(0,1,

27、5,7(, , (0,1,5,6(0,1,2, 3,6,7 Y m Y A B C m Y m =Y AB A C BC C D '''=+ 題 3.16 用譯碼器 74HC138設(shè)計(jì)全加器。 S=m0+m3+m4+m7CO=m3+m5+m6+m70123, 1, , 1I D I I D I =45671, 1, 1, I I I I D = 題 3.17 試用 4片 74HC138設(shè)計(jì) 5線 32線譯碼器。 題 3.18 用集成 4位超前進(jìn)位加法器 74LS283設(shè)計(jì)一個(gè)兩個(gè) 4 位二進(jìn)制數(shù)的加 /減運(yùn)算電路,要求控制信號(hào) M =0時(shí)做加法運(yùn)算, M =1時(shí)做減法運(yùn)

28、算。C-D=C+D補(bǔ) 輸血判斷電路(實(shí)驗(yàn) 。 Y=(AC +BD =(AC (BD 邏輯圖:如果沒(méi)有特殊要求可用與或非門(mén)實(shí)現(xiàn)。用四 2輸入端與非門(mén) CD4011,和非門(mén) CD4069實(shí)現(xiàn):Y=(AC +BD =(AC (BD 實(shí)驗(yàn)二 1. 用 TTL 與非門(mén) 7420和非門(mén) 7404實(shí)現(xiàn) “ 用三個(gè)開(kāi)關(guān)控制一個(gè)燈電路 ” 。 設(shè)三個(gè)開(kāi)關(guān) A,B,C 都為 0時(shí),燈滅 (用 Y=0表示。 函數(shù)式:Y=A B C+A BC +AB C +ABC=(A B C (A BC (AB C (ABC 題 3.19 什么是競(jìng)爭(zhēng) 冒險(xiǎn),當(dāng)某一個(gè)門(mén)的兩個(gè)輸入端同時(shí)向相反方向變化時(shí),是否一定 會(huì)產(chǎn)生競(jìng)爭(zhēng) 冒險(xiǎn)。實(shí)

29、際電路中,由于器件對(duì)信號(hào)的延遲作用而使電路的輸出端有可能出現(xiàn)與穩(wěn)態(tài)電路邏輯關(guān) 系不符的尖峰脈沖現(xiàn)象稱(chēng)為組合電路的競(jìng)爭(zhēng) 冒險(xiǎn)。不一定產(chǎn)生。題 3.20 消除競(jìng)爭(zhēng) 冒險(xiǎn)的方法有哪些,各有何優(yōu)點(diǎn)、缺點(diǎn)。有接入濾波電容、修改邏輯設(shè)計(jì)和引入選通脈沖 3種方法。1接入濾波電容會(huì)使正常脈沖的上升時(shí)間和下降時(shí)間增加;(2修改邏輯設(shè)計(jì)局限性較大;(3引入選通脈沖是消除競(jìng)爭(zhēng) 冒險(xiǎn)行之有效的辦法,但要 注意選通脈沖的作用時(shí)間和脈沖寬度的選擇。【題 4.1】 如圖 4-34所示為由或非門(mén)構(gòu)成的基本 SR 觸發(fā)器及輸入信號(hào)的波形, 請(qǐng)畫(huà)出 Q 和 Q 端的波形。 Q t【題 4.2】 如圖 4-35所示為由與非門(mén)構(gòu)成的

30、基本 SR 觸發(fā)器及輸入信號(hào)的波形, 請(qǐng)畫(huà)出 Q 和 Q 端的波形。 Q Q DS 'DR '【題 4.3】如圖 4-36所示為同步 SR 觸發(fā)器,并給出了 CLK 和輸入信號(hào) S 、 R 的波形,請(qǐng)畫(huà) 出 Q 和 Q 端的波形。設(shè)觸發(fā)器初始狀態(tài)為 Q =0。Q 12435 【題 4.4】如圖 4-37給出了主從 SR 觸發(fā)器的 CLK 及 S 、 R 的波形,請(qǐng)畫(huà)出 Q 和 Q 端的波形。設(shè)觸發(fā)器初始狀態(tài)為 Q =0。 有誤見(jiàn)更正【題 4.4】如圖 4-37給出了主從 SR 觸發(fā)器的 CLK 及 S 、 R 的波形,請(qǐng)畫(huà)出 Q 和 Q 端的波形。設(shè)觸發(fā)器初始狀態(tài)為 Q =0。

31、Q Q S R CLK 12345【題 4.5】如圖 4-38給出了主從 SR 觸發(fā)器的 CLK 、 R 、 S 及異步置 1端 SD 的波形,異步 清零端 RD =1,請(qǐng)畫(huà)出 Q 和 Q 端的波形。Q tt12435CLKSR1 2 3 4 5Q Q12435【題 4.6】 如圖 4-39給出了主從 JK 觸發(fā)器的 CLK 、 J 、 K 的波形, 請(qǐng)畫(huà)出 Q 和 Q 端的波形。 設(shè)觸發(fā)器初始狀態(tài)為 Q =0。J K CLK 12345【題 4.7】如圖 4-40所示為主從 JK 觸發(fā)器的 CLK 、 J 、 K 端的波形,請(qǐng)畫(huà)出 Q 和 Q 端的波 形。設(shè)觸發(fā)器初始狀態(tài)為 Q =0。tt1

32、2435Q Q12435【題 4.8】如圖 4-41給出了邊沿觸發(fā)的 JK 觸發(fā)器的邏輯符號(hào)圖(下降沿觸發(fā)及 CLK 、 J 、 K 端的波形,請(qǐng)畫(huà)出 Q 和 Q 端的波形。設(shè)觸發(fā)器初始狀態(tài)為 Q =0。Q Q J K CLK 1234 5【題 4.9】如圖 4-42給出了邊沿觸發(fā)的 JK 觸發(fā)器的邏輯符號(hào)圖(上升沿觸發(fā)及 CLK 、 J 、 K 端的波形,請(qǐng)畫(huà)出 Q 和 Q 端的波形。設(shè)觸發(fā)器初始狀態(tài)為 Q =0。t 1243512435 【題 4.10】如圖 4-43給出了邊沿觸發(fā)的 D 觸發(fā)器的邏輯符號(hào)圖(上升沿觸發(fā)及 CLK 、 D 端的波形,請(qǐng)畫(huà)出 Q 和 Q 端的波形。設(shè)觸發(fā)器初始

33、狀態(tài)為 Q =0。 Q Q D CLK 12345【題 4.11】 如圖 4-44中各觸發(fā)器電路的特性方程, 然后畫(huà)出在連續(xù)時(shí)鐘信號(hào) CLK 作用下的 觸發(fā)器 Q 端波形。設(shè)觸發(fā)器初始狀態(tài)為 Q =0。 tt12435 Q Q 【題 4.12】 列出圖 4-45電路的特性方程, 根據(jù)圖中給出 A 、 B 端波形畫(huà)出 Q 和 Q 端的波形。 設(shè)觸發(fā)器初始狀態(tài)為 Q =0。 Q Q B A CLK求解 TFF 特性方程:Q*=TQ + T Q= (A B Q +(A B Q= A B Q (上升沿動(dòng)作 【題 5.14】利用 3片集成十進(jìn)制計(jì)數(shù)器 74160接成三十六進(jìn)制加法計(jì)數(shù)器。 【題 5.15

34、】利用兩片集成 4位二進(jìn)制計(jì)數(shù)器 74161接成三十進(jìn)制加法計(jì)數(shù)器。 30=1EH=0001 1110B。使用整體清零法 :附加一個(gè) 4輸入與非門(mén),輸入連接 74161(2的 Q 0端和 74160(1的 Q 3、 Q 2、 Q 1端,其輸出連接兩個(gè) RD 端。5.1574161 (2RD LD LD 【題 5.16】利用 JK 觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加法計(jì)數(shù)器。 (1 狀態(tài)轉(zhuǎn)換圖如下:(2畫(huà)次態(tài)和輸出卡諾圖*210(/ Q Q Q C 輸出方程20C Q Q =驅(qū)動(dòng)方程:221020112010000FF : =, =FF : , FF : 1J Q Q K Q J Q Q K Q J K

35、 '= JKFF 特性方程:*Q JQ K Q ''=+檢驗(yàn)自啟動(dòng):由卡諾圖可知 110 >111、 111 >000,所以電路能自啟動(dòng)。 (3繪出電路圖【題 5.17】利用 D 觸發(fā)器設(shè)計(jì)一個(gè)同步七進(jìn)制加法計(jì)數(shù)器。 21C Q Q =狀態(tài)方程:*221021*1110210*001020210FF : FF :FF : +=(Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q '=+'''=+''''''=DFF 特性方程:*Q D =驅(qū)動(dòng)方程:2210

36、211110210001020210FF : FF : FF : +=(D Q Q Q Q D Q Q Q Q Q D Q Q Q Q Q Q Q '=+'''=+''''''=檢驗(yàn)自啟動(dòng):由卡諾圖可知 111 >000,所以電路能自啟動(dòng)。 (3繪出電路圖 (略【題 5.18】設(shè)計(jì)一個(gè)數(shù)字鐘電路,要求能用 24小時(shí)制顯示時(shí)、分、秒。 解:設(shè)計(jì)提示:1、分別實(shí)現(xiàn) 24、 60、 60進(jìn)制三個(gè)計(jì)數(shù)器, 用以實(shí)現(xiàn)時(shí)、分、秒三個(gè)模塊;2、利用串行進(jìn)位法將三個(gè)模塊級(jí)聯(lián), 秒模塊輸入 1Hz 頻率的時(shí)鐘信號(hào);3、每個(gè)模塊

37、通過(guò)顯示譯碼器(如 7448、 7449 連接到數(shù)碼管上,進(jìn)行時(shí)間的顯示。 電路圖略。題 6.1 試說(shuō)明 ROM 和 RAM 的區(qū)別,它們各適用于什么場(chǎng)合? 題 6.2 試說(shuō)明 PROM 種類(lèi),以及擦除和寫(xiě)入方法。 題 6.3 試說(shuō)明 SRAM 和 DRAM 存儲(chǔ)原理有何不同?題 6.4 一塊 ROM 芯片有 10條地址線, 8條數(shù)據(jù)線,試計(jì)算其存儲(chǔ)容量是多少?題 6.5 某計(jì)算機(jī)具有 16位寬度的地址總線和 8位寬度的數(shù)據(jù)總線,試計(jì)算其可訪問(wèn)的最 大存儲(chǔ)器容量是多少?如果計(jì)算機(jī)已安裝的存儲(chǔ)器容量超過(guò)此數(shù)值,會(huì)怎樣? 題 6.6 試用 512×4的 RAM 芯片構(gòu)成 5128的存儲(chǔ)器

38、。題 6.7 試用 256×4的 RAM 芯片構(gòu)成 10244的存儲(chǔ)器。需要一個(gè)怎樣規(guī)格的二進(jìn)制譯碼 器?題 6.8 試說(shuō)明 Flash ROM有何特點(diǎn)和用途,與其他存儲(chǔ)器比較有什么不同? 題 6.9 試說(shuō)明 CPLD 和 FPGA 各代表什么,其可編程原理各是什么? 題 6.10 試用 VHDL 語(yǔ)言設(shè)計(jì)六進(jìn)制加法計(jì)數(shù)器。題 6.1 試說(shuō)明 ROM 和 RAM 的區(qū)別,它們各適用于什么場(chǎng)合?答:ROM 斷電后數(shù)據(jù)仍能保留,而 RAM 內(nèi)數(shù)據(jù)會(huì)丟失; ROM 主要適合要求數(shù)據(jù)永久存儲(chǔ) 的場(chǎng)合,而 RAM 適合臨時(shí)存儲(chǔ)數(shù)據(jù)。題 6.2 試說(shuō)明 PROM 種類(lèi),以及擦除和寫(xiě)入方法。答:P

39、ROM 主要包括 OTPROM 、 UVEPROM 、 EEPROM ;紫外線擦除、 FN 隧道穿越擦除和 寫(xiě)入(隧道注入 ,以及熱電子注入寫(xiě)入(雪崩注入 。題 6.3 試說(shuō)明 SRAM 和 DRAM 存儲(chǔ)原理有何不同?答: SRAM 利用觸發(fā)器電路存儲(chǔ)數(shù)據(jù),能長(zhǎng)期自行存儲(chǔ)數(shù)據(jù);而 DRAM 利用電容效應(yīng)存 儲(chǔ)數(shù)據(jù),由于電容的漏電特性, DRAM 本身不能長(zhǎng)期保存數(shù)據(jù),需要控制電路配合使用。題 6.4 一塊 ROM 芯片有 10條地址線, 8條數(shù)據(jù)線,試計(jì)算其存儲(chǔ)容量是多少? 答:2108比特 =8K比特 =1K字節(jié)。題 6.5 某計(jì)算機(jī)具有 16位寬度的地址總線和 8位寬度的數(shù)據(jù)總線,試計(jì)算

40、其可訪問(wèn)的最 大存儲(chǔ)器容量是多少?如計(jì)算機(jī)已安裝存儲(chǔ)器容量超過(guò)此數(shù)值,會(huì)怎樣? 答: 2168比特。如果超出此數(shù)值,超出部分計(jì)算機(jī)不能直接訪問(wèn)(使用 。題 6.6 試用 512×4的 RAM 芯片構(gòu)成 5128的存儲(chǔ)器。 題 6.7 試用 256×4的 RAM 芯片構(gòu)成 10244的存儲(chǔ)器。需要一個(gè)怎樣規(guī)格的二進(jìn)制譯碼 器?需要一個(gè) 2線到 4線的二進(jìn)制譯碼器,輸出低電平有效。A 0A 1A 8CS題 6.8 試說(shuō)明 Flash ROM有何特點(diǎn)和用途,與其他存儲(chǔ)器比較有什么不同?答:Flash ROM集成度高、成本低,適合便攜設(shè)備長(zhǎng)期存儲(chǔ)數(shù)據(jù)。 Flash ROM屬于 RO

41、M , 斷電數(shù)據(jù)不丟失,集成度比 EEPROM 更高、容量更大、價(jià)格更低,擦除速度快。題 6.9 試說(shuō)明 CPLD 和 FPGA 各代表什么,其可編程原理各是什么?答:CPLD 是復(fù)雜可編程邏輯器件的簡(jiǎn)寫(xiě), FPGA 是現(xiàn)場(chǎng)可編程門(mén)陣列的簡(jiǎn)寫(xiě); CPLD 基于 乘積項(xiàng)編程原理,而 FPGA 則是基于查找表的編程原理。 A A A 0132A A題 7.5 試用 555定時(shí)器設(shè)計(jì)一個(gè)單穩(wěn)態(tài)觸發(fā)器,要求輸出脈沖寬度在 15s 范圍內(nèi)連續(xù)可 調(diào),取定時(shí)電容 C=10F tW=15s, 題 7.6 用 555定時(shí)器連接電路,要求輸入如圖所示,輸出為矩形 脈沖。連接電路并畫(huà)出輸出波形。 題 7.7 用

42、555定時(shí)器構(gòu)成的多諧振蕩器,欲改變其輸出頻率W C C ( (0ln( (V V t V V t -=-CC CCln23V RC V V -=-ln 31.1RC RC =k 90.9454.5R =可改變哪些參數(shù)。 欲改變輸出頻率可改變 R1,R2,C,VCC,VCO 。題 7.8 若用 555定時(shí)器構(gòu)成一個(gè)電路,要求當(dāng) VCO 端分別接 高、低電平時(shí), VO 端接的發(fā)聲設(shè)備能連續(xù)發(fā)出高、 低音頻率,連接電路并寫(xiě)出輸出信號(hào)周期表達(dá)式。 用多諧振蕩器: 輸出頻率會(huì)隨 VCO 的變化而變化。題 7.9 如圖 7-40所示的電路中 L1, L2, L3分別是什么電路。若 R1=R2=48K,

43、C=10F ,輸出信號(hào) VO 的頻率是多少。 L1為多諧振蕩器 ; L2為施密特觸發(fā)器 ; L3為單穩(wěn)態(tài)觸發(fā)器。施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器均不改變輸入信號(hào)的頻率, VO 的頻率僅由 L1的頻率決定。ln CC T 112CC T ( V V T R R C V V -+-=+-ln22T 00V T R C V -=-12T T T =+1f T=CC COCC COnn 1221/2( 112V V T R R C R C V V -=+- 題 7.10 如圖 7-41所示的電路是由 555定時(shí)器構(gòu)成的開(kāi)機(jī)延 時(shí)電路。給定 C=25F , R=91k, VCC=12V,計(jì)算常閉開(kāi)關(guān) S 斷開(kāi)

44、后, 經(jīng)過(guò)多長(zhǎng)時(shí)間跳變?yōu)楦唠娖?。可用電阻兩端電壓?jì)算時(shí)間S 斷開(kāi),電阻 R 上的電壓降到 1/3Vcc 也可用電容兩端電壓計(jì)算時(shí)間:兩種方法結(jié)果相同S 斷開(kāi),電阻 C 上的電壓上升到 2/3Vcc。 題 7.12 圖中,在 VI 輸入下用什么樣的電路可以得到 VO 的波形。12111Hz (2 ln 2f T R R C =+RC C D C C CC CC CC v ( -v (0T =RCln v ( -V (tV -0=RCln =RCln32.5S V -V 3 (a 用施密特觸發(fā)器。 (b 用單穩(wěn)態(tài)觸發(fā)器加反相器。 (c 輸入信號(hào)經(jīng)微分電路使其變成窄脈沖,然后用單穩(wěn)態(tài)觸發(fā)器再加反相器

45、。題 7.13 圖中,在 VI 輸入下用什么樣的電路可以得到 VO 的波形。 (a 先用施密特觸發(fā)器變成矩形脈沖,然后再用單穩(wěn)態(tài)觸發(fā)器。(b 先將輸入信號(hào)用反相器,然后用兩級(jí)單穩(wěn)態(tài)觸發(fā)器。題 8.1 已知某 8位倒 T 形電阻網(wǎng)絡(luò) DAC 電路中, 輸入二進(jìn)制數(shù) 10000000, 輸出模擬電壓。 當(dāng)輸入二進(jìn)制數(shù) 10101000時(shí),計(jì)算輸出模擬電壓的大小。解 :題 8.2 在如圖 8-28所示的 DAC 電路中,給定,試計(jì)算:(1輸入數(shù)字量的每一位為 1時(shí)在輸出端產(chǎn)生的電壓值。(2輸入為全 1、全 0和 1000000000時(shí)對(duì)應(yīng)的輸出電壓值。解 :倒 T 形電阻網(wǎng)絡(luò) DAC 的公式1 - 每一位的 1在輸出端產(chǎn)生的電壓分別為 -2.5V , -1.25V , -0.625V , -0.313V , -0.156V , -78.13mV , -39.06mV , -19.53mV , -9.77mV , -4.88mV 。(2輸入全 1、全 0和 1000000000時(shí)的輸出電壓分別為 -4.995V , 0V 和 -2.5V 。題 8.3 對(duì)于一個(gè) 8位 DAC :(1若最小輸出電壓增量為 0.02V ,試問(wèn)當(dāng)輸入