1、計(jì)算機(jī)組成原理試卷B一選擇題（每小題2 分，共 40 分）（1）馮諾依曼計(jì)算機(jī)工作的基本方式的特點(diǎn)是_。（A ）多指令流單數(shù)據(jù)流（B ）按地址訪問(wèn)并順序執(zhí)行指令（C）堆棧操作（D ）存貯器按內(nèi)容選擇地址（2）在機(jī)器數(shù) _中，零的表示形式是唯一的。（A ）原碼（ B）補(bǔ)碼（C）移碼（D）反碼（3）某機(jī)字長(zhǎng) 32位，其中1 位符號(hào)位， 31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為 _。（ A ） +（ 1 2-32）（ B） +（ 1 2-31）（C） 2-32（D ） 2-31（ 4）算術(shù) /邏輯運(yùn)算單元 74181ALU 可完成 _。（ A ） 16 種算術(shù)運(yùn)算功能（ C） 16 種算術(shù)運(yùn)

2、算功能和16 種邏輯運(yùn)算功能（B ） 16 種邏輯運(yùn)算功能（D ） 4 位乘法運(yùn)算和除法運(yùn)算功能（5）四片 74181ALU 和 1 片 74182CLA（A ）行波進(jìn)位（C）組內(nèi)先行進(jìn)位，組間行波進(jìn)位器件相配合，具有如下進(jìn)位傳遞功能（ B）組內(nèi)先行進(jìn)位，組間先行進(jìn)位（ D）組內(nèi)行波進(jìn)位，組間先行進(jìn)位_。（6）在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（A ）原碼運(yùn)算的二進(jìn)制減法器（C）原碼運(yùn)算的十進(jìn)制加法器_來(lái)實(shí)現(xiàn)。（B ）補(bǔ)碼運(yùn)算的二進(jìn)制減法器（D ）補(bǔ)碼運(yùn)算的二進(jìn)制加法器（7）計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指（A）RAM 存貯器（ C）主存貯器_ 。（B ） ROM 存貯器（D ） cache、

3、主存貯器和外存貯器（8）相聯(lián)存儲(chǔ)器是按（ A ）地址方式_進(jìn)行尋址的存貯器。（B）堆棧方式（ C）內(nèi)容指定方式（ D ）地址方式與堆棧方式（9）某 SRAM 芯片，存儲(chǔ)容量為64K 16 位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（A）64，16（B）16，64（C）64，8（D） 16，16_。（10）帶有處理器的設(shè)備一般稱(chēng)為_(kāi)設(shè)備。（ A ）智能化（B ）交互式（ C）遠(yuǎn)程通信（D ）過(guò)程控制（11）雙端口存儲(chǔ)器在 _情況下會(huì)發(fā)生讀（A ）左端口與右端口的地址碼不同（C）左端口與右端口的數(shù)據(jù)碼不同/ 寫(xiě)沖突。（B ）左端口與右端口的地址碼相同（D ）左端口與右端口的數(shù)據(jù)碼相同（12）交叉存貯器實(shí)質(zhì)上

4、是一種（ A ）模塊式，并行，多個(gè)（ C）整體式，并行，一個(gè)_ 存貯器，它能 _執(zhí)行 _獨(dú)立的讀寫(xiě)操作。（B ）模塊式串行，多個(gè)（D ）整體式，串行，多個(gè)（ 13）主存貯器和 CPU 之間增加 cache 的目的是 _。（A ）解決 CPU 和主存之間的速度匹配問(wèn)題（C）擴(kuò)大 CPU 中通用寄存器的數(shù)量（ B）擴(kuò)大主存貯器容量（D ）既擴(kuò)大主存貯器容量，又?jǐn)U大CPU 中通用寄存器的數(shù)量（14）微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。（A ）每一條機(jī)器指令由一條微指令來(lái)執(zhí)行（B ）每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行（C）每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行（D ）一條微

5、指令由若干條機(jī)器指令組成（15）寄存器間接尋址方式中，操作數(shù)處在_。（A ）通用寄存器（ B）主存單元（C）程序計(jì)數(shù)器（D ）堆棧（16）計(jì)算機(jī)的外圍設(shè)備是指 _。（A ）輸入 /輸出設(shè)備（B ）外存儲(chǔ)器（C）遠(yuǎn)程通信設(shè)備（D ）除了 CPU 和內(nèi)存以外的其它設(shè)備（17）為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用_。（A ）通用寄存器（B ）堆棧（C）存儲(chǔ)器（ D）外存（ 18）由于 CPU 內(nèi)部的操作速度較快，而 CPU 訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用 _來(lái)規(guī)定。（A ）主存中讀取一個(gè)指令字的最短時(shí)間（C）主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間（B ）主存中讀取一個(gè)數(shù)據(jù)字的

6、最長(zhǎng)時(shí)間（D ）主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間（ 19）堆棧尋址方式中， 設(shè) A 為通用寄存器， SP 為堆棧指示器， M SP 為 SP 指示器的棧頂單元，如果操作的動(dòng)作是： （ A） M SP ，（ SP） - 1 SP ，那么出棧的動(dòng)作應(yīng)是 _。（A ）（M SP） A， （SP） + 1 SP（B ）（SP） + 1 SP ，（M SP） A（C）（ SP） - 1SP ，（ M SP） A（D ）（ M SP） A ，（ SP） - 1SP（ 20）指令周期是指 _。（A ） CPU 從主存取出一條指令的時(shí)間（C） CPU 從主存取出一條指令加上CPU（B ）CPU 執(zhí)行一條指令的時(shí)

7、間執(zhí)行這條指令的時(shí)間（ D）時(shí)鐘周期時(shí)間二填空題（每小題1 分，共 10 分）（1） RISC 指令系統(tǒng)的最大特點(diǎn)是：（ 1） ； （ 2） ;（3） 種類(lèi)少。只有取數(shù)/ 存數(shù)指令訪問(wèn)存儲(chǔ)器。（2）存儲(chǔ)器的技術(shù)指標(biāo)有（4） ， （ 5） ， （ 6） ，和存儲(chǔ)器帶寬。（3）在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱(chēng)為（ 7）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括數(shù)據(jù)、（8）、（ 9）信息。（ 4）多媒體 CPU 是帶有 （ 10） 技術(shù)的處理器。它是一種多媒體擴(kuò)展結(jié)構(gòu)技術(shù)，特別適合于圖像數(shù)據(jù)處理。三計(jì)算題（每小題5 分，共 10 分）（1） X 1011，Y 1101

8、，用原碼一位乘法計(jì)算P=X Y 。（2） X 0.1011， Y 0.1101，用原碼恢復(fù)余數(shù)法計(jì)算X Y 。（原碼恢復(fù)余數(shù)法算法描述：1. QS = X S Y S ， RS = X S，|Q| = |X|Y|-|R|Y|2. 余數(shù)和被除數(shù)、除數(shù)均采用雙符號(hào)位；初始余數(shù)為|X| 。3. 每次用余數(shù)減去|Y|（通過(guò)加上 -|Y| 補(bǔ)來(lái)實(shí)現(xiàn)），若結(jié)果的符號(hào)位為0，則夠減，上商1，余數(shù)左移一位；若結(jié)果的符號(hào)位為1，則不夠減，上商0，先加 |Y|恢復(fù)余數(shù)，然后余數(shù)左移一位。4. 循環(huán)操作步驟3，共做 n+1 次，最后一次不左移，但若最后一次上商0，則必須恢復(fù)余數(shù)；若為定點(diǎn)小數(shù)除法，余數(shù)則為最后計(jì)算得

9、到的余數(shù)右移n 位的值。）+|Y|四簡(jiǎn)答題（每題5 分，共 10 分）1. 什么叫指令？什么叫指令系統(tǒng)？（5 分）2.CPU 中有哪些主要寄存器？簡(jiǎn)述這些寄存器的功能。（5 分）五綜合題（共10 分）CPU 執(zhí)行一段程序時(shí)，cache 完成存取的次數(shù)為次。已知cache 存取周期為40ns，主存存取周期為1 Cache 命中率 H 。2 Cache/主存系統(tǒng)的訪問(wèn)效率e。3平均訪問(wèn)時(shí)間Ta。5000 次，主存完成存取的次數(shù)為160ns。求：200六綜合設(shè)計(jì)題（共20 分）設(shè) CPU 有 16 根地址線， 8 根數(shù)據(jù)線，并用MREQ# 作訪存控制信號(hào)（低電平有效），用R/W# 作讀 /寫(xiě)控制信號(hào)

10、（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列存儲(chǔ)芯片：1K*4 位 SRAM ；4K*8 位 SRAM ； 8K*8 位 SRAM ； 2K*8 位 ROM ； 4K*8 位 ROM ； 8K*8 位 ROM ；及 3： 8譯碼器和各種門(mén)電路。要求：主存的地址空間滿足下述條件：最小8K 地址為系統(tǒng)程序區(qū)（ROM 區(qū)），與其相鄰的 16K 地址為用戶程序區(qū)（RAM 區(qū)），最大 4K 地址空間為系統(tǒng)程序區(qū)（ROM 區(qū)）。請(qǐng)畫(huà)出存儲(chǔ)芯片的片選邏輯，存儲(chǔ)芯片的種類(lèi)、片數(shù)， 并畫(huà)出 CPU 與存儲(chǔ)器的連接圖。計(jì)算機(jī)組成原理試卷B 參考答案一. 選擇題（每小題2 分，共 40 分）12345678910BBBCB

11、DDCDA11121314151617181920BAABBDBABC二. 填空題（每小題2 分，共 20 分）1指令條數(shù)少2指令長(zhǎng)度固定3指令格式和尋址方式4存儲(chǔ)容量5存儲(chǔ)時(shí)間6存儲(chǔ)周期7總線8地址9控制10 MMX三. 計(jì)算題（每小題5 分，共 10 分）（1）運(yùn)算步驟如下：（ 2）運(yùn)算步驟如下：部分積乘數(shù) Y操作說(shuō)明被除數(shù) /余數(shù)商 Q操作說(shuō)明0， 0000110100.101100000+0， 1011Y 4=1， +| X|+11.0011+-|Y |補(bǔ)0， 101111.101100000R0 0，上商 10， 110101.001000010左移一位0， 01101111右移一位

12、+11.0011+-|Y |補(bǔ)+原0， 1011原Y=1， +| X|00.010100011R，上商1 0X =0，101112Y =1， 110100.1010001101， 0001左移一位Ps=Xs Ys=0 1=1+11.0011+-|Y |0， 10001111右移一位補(bǔ)11.110100110R3 0X 原 =0.1011Y 原 =1.1101|X|=0.1011|Y|=0.1101-|Y| 補(bǔ) =11.0011QS=XSYS=1 RS=0四簡(jiǎn)答題（每題5 分，共 10 分）1、解：指令是計(jì)算機(jī)執(zhí)行某種操作的命令，也就是常說(shuō)的機(jī)器指令。一臺(tái)機(jī)器中所有機(jī)器指令的集合，稱(chēng)這臺(tái)計(jì)算機(jī)的

13、指令系統(tǒng)。（5 分）2、解： CPU 有以下寄存器： （ 5 分）（ 1） 指令寄存器（ IR ）：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。（ 2） 程序計(jì)數(shù)器（ PC）：用來(lái)確定下一條指令的地址。（ 3） 地址寄存器（ AR ）：用來(lái)保存當(dāng)前 CPU 所訪問(wèn)的內(nèi)存單元的地址。（ 4） 緩沖寄存器（ DR ）： 作為 CPU 和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 補(bǔ)償 CPU 和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。（ 5）通用寄存器（ AC ）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU ）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為 ALU 提供一個(gè)工作區(qū)。（6）

14、狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使 CPU 和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。五綜合題（共10 分）解： 命中率 H = Nc/（ Nc+Nm） = 5000/（ 5000+2000） =5000/5200=0.96 （ 3 分） 主存慢于 cache 的倍率 R = Tm/Tc=160ns/40ns=4訪問(wèn)效率：（）+（） . .（ 3分）平均訪問(wèn)時(shí)間. n（ 4 分）六綜合設(shè)計(jì)題（共 20 分）（1）首先根據(jù)題目的地址范圍寫(xiě)出相應(yīng)的二進(jìn)制地址碼。（3 分）A 15A 14A 13A 12A

15、 11A 10A 9A 8A 7A 6A 5A 4A 3A 2A 1A 00000000000000000最小 8K 系統(tǒng)區(qū)00011111111111110010000000000000 相鄰001111111111111116K0100000000000000用戶程序區(qū) 0101111111111111 1111000000000000 1111111111111111最大 4K系統(tǒng)區(qū)（2）選擇芯片（4 分）最小 8K 系統(tǒng)程序區(qū) 8K*8 位 ROM， 1 片16K 用戶程序區(qū)8K*8 位 SRAM， 2 片；4K 系統(tǒng)程序工作區(qū)4K*8 位 SRAM， 1 片。（3）分配 CPU地址線。（ 3 分）CPU的低 13 位地址線 A12A0與 1 片 8K*8 位 ROM