1、第12章數(shù)字系統(tǒng)設(shè)計基礎(chǔ)112.1 概述傳統(tǒng)的真值表、卡諾圖、狀態(tài)轉(zhuǎn)移圖等方法設(shè)計電路需要憑設(shè)計者的經(jīng)驗，而且不適合大規(guī)模的數(shù)字系統(tǒng)設(shè)計。需要一種數(shù)字系統(tǒng)的設(shè)計方法，突破傳統(tǒng)方法的局限性。本章將詳細(xì)介紹數(shù)字系統(tǒng)的描述工具：方框圖，算法流程圖、處理器明細(xì)表、ASM圖。2受控器，完成對信息的處理12.1.1 數(shù)字系統(tǒng)的基本模型圖12.1.1 數(shù)字系統(tǒng)的一般模型輸出接口數(shù)據(jù)處理器輸入接口輸入接口控制器輸出接口外部輸入控制信號時鐘輸入信號狀態(tài)信號控制信號數(shù)字邏輯子系統(tǒng)輸出信號外部輸出控制信號完成A/D，同步化處理。完成D/A轉(zhuǎn)換完成對處理器的控制。3說明控制器根據(jù)數(shù)據(jù)處理器的輸出狀態(tài)來產(chǎn)生控制信號。數(shù)

2、據(jù)處理器受控制信號產(chǎn)生狀態(tài)信號。在一個計算步驟，控制器發(fā)出控制信號給數(shù)據(jù)處理器，數(shù)據(jù)處理器完成控制信號所規(guī)定的操作?？刂破魇菂^(qū)別數(shù)字系統(tǒng)和簡單的功能部件的標(biāo)志。41)數(shù)據(jù)處理器 圖11.1.2 數(shù)據(jù)處理器模型組合邏輯網(wǎng)絡(luò)QmQ1m1輸入信號輸出信號S控制網(wǎng)絡(luò)m1CXZ1)數(shù)據(jù)處理器 (1)數(shù)據(jù)處理器的結(jié)構(gòu) 5（2）數(shù)據(jù)處理器的描述方法明細(xì)表：規(guī)定數(shù)據(jù)處理任務(wù)的表格明細(xì)表兩個子表：操作表和狀態(tài)變量表。操作表：列出在控制信號下，數(shù)據(jù)處理器應(yīng)實現(xiàn)的操作。狀態(tài)變量表：定義數(shù)據(jù)處理器輸出的狀態(tài)變量和信號。組合邏輯網(wǎng)絡(luò)QmQ1m1輸入信號輸出信號S控制網(wǎng)絡(luò)m1CXZ6設(shè)一個簡單數(shù)據(jù)處理器如圖 輸入信號X，

3、控制信號C1、C2、C3和C4（分別記為NOP、ADDA、ADDB和CLAB），兩個寄存器A、B。輸出狀態(tài)信號S1、S2及信號Z。 AB組合電路 S C X Z A0,B0CLAB輸出Z=ABB+XADDBX0S1無操作NOP定 義狀態(tài)變量操 作控制信號狀 態(tài) 變 量 表操 作 表表12.1.1 數(shù)據(jù)處理器明細(xì)表72）控制器實現(xiàn)一個較復(fù)雜的任務(wù)，必存在一個算法，控制器就是用來規(guī)定算法的步驟?？刂破鳑Q定算法步驟，必須有記憶能力，所以它是一個時序電路，應(yīng)包含存儲器組合邏輯網(wǎng)絡(luò)外部輸入控制信號外部輸出控制信號S(Q)狀態(tài)寄存器C現(xiàn)態(tài)激勵信號C=F（S，Q） Qn+1=G（S，Qn） 控制器的描述方法

4、：狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)移表812.1.2 對數(shù)字系統(tǒng)的時序的約定 1.同步數(shù)字系統(tǒng) (1)只有一個系統(tǒng)時鐘； (2)輸入信號都與系統(tǒng)時鐘同步； (3)系統(tǒng)時鐘同時到達(dá)所有存儲元件的時鐘脈沖 輸入端。 CP 現(xiàn)態(tài)次態(tài)圖12.1.4 系統(tǒng)時鐘脈沖波形9(3)C=F（S，Q）(1)Qn+1=G（S，Qn）組合邏輯網(wǎng)絡(luò)QmQ1m1輸出信號S控制網(wǎng)絡(luò)m1C輸入信號XZ組合邏輯網(wǎng)絡(luò)外部輸入控制信號外部輸出控制信號(Q)狀態(tài)寄存器現(xiàn)態(tài)1）最小時鐘周期10CP1CP2C0S0X0Z0(1)Q1=G（S0，Q0）(1) X1(3)C1=F（S1，Q1）C1S1X1Z1組合邏輯網(wǎng)絡(luò)QmQ1m1S控制網(wǎng)絡(luò)m1CXZ組

5、合邏輯網(wǎng)絡(luò)(Q)狀態(tài)寄存器現(xiàn)態(tài)11時鐘脈沖有效邊沿到達(dá)之前：所有與操作有關(guān)的信號都應(yīng)達(dá)到穩(wěn)定值。時鐘脈沖有效邊沿到達(dá)之后：（1）寄存器狀態(tài)Q更新，同時輸入信號X變化，根據(jù)S=R（X，Q），形成新的狀態(tài)變量S。（2）S穩(wěn)定后，控制器根據(jù)C=F（S，Q）（其中Q是已更新的寄存器狀態(tài)）形成控制信號C。（3）C穩(wěn)定以后，建立穩(wěn)定的信號和電路的輸出信號Z=G（X,Q,C）。最小周期由以上操作時間決定。 123.異步輸入信號轉(zhuǎn)換成同步輸入信號 異步輸入信號：早于或晚于系統(tǒng)時鐘有效沿出現(xiàn)的輸入信號。 CP 異步輸入a 異步輸入b 同步化后的輸入A 同步化后的輸入B 13同步化處理的思路： (1)將異步輸入信

6、號寄存并保留到下一個系統(tǒng)時鐘出現(xiàn)為止； (2)讓同步化后的輸入與當(dāng)前系統(tǒng)時鐘的有效時刻同時出現(xiàn)，并保持一個時鐘周期。1DC11QQPBPB1DC12QQCP(a) 電路&圖11.1.5轉(zhuǎn)換電路PBCPQ1Q2PB(b) 波形圖1412.1.3數(shù)字系統(tǒng)的設(shè)計步驟 1.系統(tǒng)設(shè)計 確定輸出和輸入之間的關(guān)系，找到實現(xiàn)數(shù)字系統(tǒng)的設(shè)計原理和方法。劃分系統(tǒng)的控制單元和受控單元，確定初始結(jié)構(gòu)框圖。建立算法流程圖，表示解決問題的步驟。明確設(shè)計任務(wù)確定初始結(jié)構(gòu)算法流程圖ASM圖根據(jù)一定的規(guī)則將算法流程圖轉(zhuǎn)換成ASM圖15當(dāng)系統(tǒng)中各個子系統(tǒng)（指最低層子系統(tǒng)）或部件的邏輯功能和結(jié)構(gòu)確定后，采用比較規(guī)范的形式來描述系統(tǒng)

7、的邏輯功能。 數(shù)據(jù)處理器設(shè)計控制器設(shè)計 建立操作明細(xì)表 建立狀態(tài)轉(zhuǎn)移表2、邏輯設(shè)計16選擇合理的器件和連接關(guān)系，以實現(xiàn)系統(tǒng)邏輯要求。電路設(shè)計的結(jié)果常采用兩種方式來表達(dá)：電路圖方式、硬件描述語言方式 。3、電路設(shè)計17確定初始結(jié)構(gòu)框圖，建立算法流程圖推導(dǎo)ASM圖系統(tǒng)設(shè)計確定數(shù)據(jù)處理明細(xì)表推導(dǎo)控制器狀態(tài)轉(zhuǎn)移表選擇具體的集成電路實現(xiàn)處理器根據(jù)狀態(tài)轉(zhuǎn)移表實現(xiàn)控制器的電路邏輯設(shè)計電路設(shè)計圖12.1.6 數(shù)字系統(tǒng)設(shè)計步驟框圖 1812.2 寄存器傳輸語言(RTL) 1.寄存器傳輸操作 所存信息的處理和存貯 2.寄存器傳輸語言 既表示了寄存器傳輸操作，又和硬件間有個簡單的對應(yīng)關(guān)系的一種方便的設(shè)計工具。3.寄

8、存器具有廣義的概念 既包括暫存信息的寄存器，也包括移位寄存器、計數(shù)器、存儲器等19一、寄存器間的信息傳輸 1.寄存器的表示方法 大寫英文字母 方塊圖 A(a)寄存器AAnAn-1A2A1(b)寄存器A的各個位表示A(c)寄存器位編號表示1n圖11.2.1 寄存器方塊圖表示201&ABn控制電路T1X實現(xiàn)語句的邏輯圖圖 11.2.22.傳輸操作 控制函數(shù)結(jié)束控制函數(shù)21 例：設(shè)兩個源寄存器A、B,兩個目標(biāo)寄存器C、D。試通過一個如下圖所示的二選一數(shù)據(jù)選擇器實現(xiàn)如下寄存器傳輸語言： T1：CA T5：CB T6：DB：畫出邏輯圖 BACD 1 0MUX選擇S使能ENLDDLDC22T1 T5 T6

9、S EN LDC LDD000001010011100101110111BACD 1 0MUX選擇S使能ENLDDLDC列真值表：0000010100111001011101111001001101010110010 T1：CA T5：CB T6：DB：23所以：S=T5+T6；EN=T1T5T6；LDC=T1+T5；LDD=T6 BACD 1 0MUX111選擇S使能ENT5T1T624 二、算術(shù)操作 T2 : AA+B T5 : AA+1 并行加法器ABB并入T2AA+B圖 11.2.5 完成加和增“1”操作的方框圖 增1T525三、邏輯操作 與運算符“” ；或運算符“ ”T1+T2：A

10、A+B， C DF 兩個操作同時實現(xiàn)（并行關(guān)系） 為了與算術(shù)運算的符號 “”、“+”區(qū)別。26四、移位操作 1.右移操作：XSR（A，X） 2.左移操作：XSL（ X， A ） XSR（X）XSL（X）AX1X2XnX1X2XnA0X1X2XnX1X2Xn027五、條件控制語句 P：IF（條件）Then（微操作1）Else（微操作2） 控制函數(shù) 例：T2：IF（C=0） THEN（F1） ELSE（F0）可以寫成兩個一般語句： CT2：F1 CT2：F0。28小結(jié)一條RTL 語句：描述數(shù)字系統(tǒng)所處的一個狀態(tài)。其操作：說明數(shù)據(jù)處理器要實現(xiàn)的操作。控制函數(shù)：說明控制器發(fā)出的命令。一個RTL語句可以

11、定義一個數(shù)字系統(tǒng)。29第三節(jié) 數(shù)字系統(tǒng)設(shè)計的其它描述工具 一、方框圖 1.作用描述數(shù)字系統(tǒng)的總體結(jié)構(gòu)。2.構(gòu)成要素 方框：定義一個子系統(tǒng)，實現(xiàn)某種數(shù)據(jù)處理或傳送等功能。在方框內(nèi)描述其功能（文字表達(dá)式等） ；帶箭頭的直線：各子系統(tǒng)之間的信息通道。箭頭表示信息傳輸方向。標(biāo)注：表示主要信息通道的名稱、功能或信息類型。系統(tǒng)說明書：給每個子系統(tǒng)盡可能詳細(xì)的說明。30系統(tǒng)輸出輸入（a）一般方框圖控制器C數(shù)據(jù)采集輸入數(shù)據(jù)處理C輸出數(shù)據(jù)顯示數(shù)據(jù)打印（b）系統(tǒng)分解圖圖11.3.1 一個智能儀表的方框圖31（C）進(jìn)一步細(xì)化方案控制器C數(shù)據(jù)采集輸入數(shù)據(jù)處理C輸出數(shù)據(jù)顯示數(shù)據(jù)打印圖11.3.1 一個智能儀表的方框圖3

12、2（d）數(shù)據(jù)處理模塊的細(xì)化輸入/輸出接口CM寄存器A寄存器ALUCCC圖11.3.1 一個智能儀表的方框圖33二、算法流程圖 1.作用注意：按照事件的先后次序排列的，與電路的時序無對應(yīng)關(guān)系。 2.基本符號 描述算法。 入口點；出口點；傳輸框；判斷框 AA+BPBA（d）判斷框 （a）入口點（b）出口點（c）傳輸框圖12.3.2 流程圖符號34例12.3.2：函數(shù)求值，計算 Z=4X1+2X2+X3的值。任務(wù)：輸入端X串行輸入X1，X2，X3，計算完成后，提供輸出Z。系統(tǒng)結(jié)構(gòu)圖A組合電路控制器XZA0AA+XASL(A)AA+XASL(A)AA+XA=X1 A=2X1 A=2X1+X2 A=4X

13、1+2X2 Z=4X1+2X2+X3 算法流程圖35圖 11.3.3 系統(tǒng)結(jié)構(gòu)圖例 11.3.2 絕對值計算，計算圖12.3.6 算法流程圖A0,C 0X0AA-X1X0AA-XAA+XX0AA-XC 1AA+XC 11010AA+X0Z控制器CA組合電路XTSC36三、算法狀態(tài)機(jī)圖（ASM圖） 嚴(yán)格按系統(tǒng)時序來描述系統(tǒng)工作過程的算法流程圖。 1）ASM圖符號 寄存器操作或輸出符號 二進(jìn)制代碼（a）狀態(tài)框（b）實例R 0 START011T3圖12.3.7 狀態(tài)框（1）狀態(tài)框 狀態(tài)框中的操作通常用RTL語言表示，若用具記符代替，則該助記符是控制器發(fā)出的控制命令。37條件分支分支0 1 分支分支

14、0 1 條件（2）判斷框 判斷框表示判斷變量對控制器的影響，因此判斷框中的條件通常為處理器的狀態(tài)信號或外部輸入控制信號。 38X1 X20 11 T1T2T3T410（a）真值表圖解分支表示0 1T1X1T2T3T4X20 1（b）變量優(yōu)先級分支表示圖12.3.9 判斷框3個分支表示39圖 12.3.11 條件框舉例A0T1T20100 1001ER0圖 12.3.10 條件框寄存器操作或輸出條件框為ASM圖所特有的 ，條件框內(nèi)的操作和輸出是在給定條件下，判斷條件被滿足時才發(fā)生的，所以條件框的輸入必定與判斷框的分支相連。 （2）條件輸出框 403.ASM塊 2、一個ASM塊由一個狀態(tài)框和若干與

15、之相連的判斷框和條件框組成； 1、一個ASM塊表示一個時鐘周期內(nèi)系統(tǒng)的狀態(tài)；A0T1T20100 1001ER 03、一個ASM塊內(nèi)所有操作在同一有效時鐘沿完成。A0和 R0在同一個時鐘沿完成。 且在T2狀態(tài)的有效時鐘沿完成。若E=1，則發(fā)出CLRA，CLRR的命令。若E=0，只發(fā)出CLRA的命令。CP1CP2A0R0A0Z控制器RA組合電路XCLRAECLRR41A0T1T30100 1001AA+1ER0T2CP1CP2CP3發(fā)CLRA發(fā)CLRA發(fā)CLRRA0A0AA+1E=1E=0發(fā)INCA發(fā)INCAR0Z控制器RA組合電路XCLRAECLRRINCA42(3) ASM圖與控制器狀態(tài)轉(zhuǎn)移

16、圖的關(guān)系； 狀態(tài)轉(zhuǎn)移圖只能表述控制器狀態(tài)轉(zhuǎn)移情況，但無法表示處理器完成何種操作以及輸出變量為何值。 圖 12.3.12 ASM塊AA+1T1T20100 1001ER0FT4100T30110 100110001101000/1001/101/11E F/INCA CLR圖 12.3.13 等效狀態(tài)轉(zhuǎn)移圖43例：一個數(shù)字系統(tǒng)的數(shù)據(jù)處理器有2個觸發(fā)器E和F及1個二進(jìn)制計數(shù)器A，計數(shù)器的各個位分別用A4、A3、A2、A1標(biāo)記，A4為最高位，A1為最低位。啟動信號S使計數(shù)器A和觸發(fā)器F清“0”，從下一個時鐘脈沖開始，計數(shù)器增1，一直到系統(tǒng)停止工作為止。 系統(tǒng)的操作序列由A3和A4之值決定，即：A3=

17、0，觸發(fā)器E清“0”，并繼續(xù)計數(shù)。4.各種邏輯框之間的時間關(guān)系 A3=1，觸發(fā)器E置“1”，并檢驗A4，若A4=0，繼續(xù)計數(shù)；若A4=1，觸發(fā)器F置“1”，系統(tǒng)停止計數(shù)。44圖 12.3.13 例12.3.4 ASM圖AA+10T0初態(tài)SA31 T1A40A0，F(xiàn)0E1E0E1，F(xiàn)1011A4A3A2A1EF條 件狀 態(tài)000045表12.3.1 ASM圖的操作序列A4A3A2A1EF條 件狀 態(tài)000010A3 =0A4 =0T1000100001000001100010000A3 =1A4 =0T1010110011010011110100010A3 =0A4 =1T11001001010

18、00101100110000A3 =1T1110111A4 =1T0464.ASM圖的建立 從算法流程圖 ASM圖 原則1：在算法的起始點安排一個狀態(tài)； S01算法流程圖T0S01ASM圖 S01A0算法流程圖47原則2：必須用狀態(tài)來分開不能同時實現(xiàn)的寄存器傳輸操作； AA+1ASR(A)ASM圖 算法流程圖AA+1ASR(A)48原則3：如果判斷框中的轉(zhuǎn)移條件受前一個寄存器操作的影響，應(yīng)在它們之間安排一個狀態(tài)。 T0A=n01AA+1T0A=n01AA+1ASM圖 算法流程圖49圖 11.3.13 算法流程圖AA+10T0SA31 T1A40011A0，F(xiàn)0T2E1E1，F(xiàn)1E0T0SAA+

19、1T11 A400E1E00A0，F(xiàn)01圖 11.3.14 ASM圖A3T2 E1，F(xiàn)11505、ASM圖推導(dǎo)處理器明細(xì)表和控制器狀態(tài)轉(zhuǎn)移圖RESET1WAITRESET0ADATA,BUSY0ASR(A)BUSY1YA,BUSY0BEGINEND0110控制信號：C1控制信號：C2控制信號：C3控制信號：C5控制信號：C4狀態(tài)信號：S1狀態(tài)信號：S251T2C1C2C3C5S1S20110C4T0T1T3ASM圖操 作 表狀態(tài)變量表控制信號操 作狀態(tài)變量定 義C1RESET1 WAITS1S2BEGINENDC2RESET0ADATA,BUSY0 C3ASR(A)C4BUSY1C5YA,BU

20、SY0表12.3.20 處理器明細(xì)表 52控制器的狀態(tài)轉(zhuǎn)移圖 T0T11/10000輸入/輸出：S1S2/C1C2C3C4C50/10000T2/010000/00110T31/00100/00001T2C1C2C3C5S1S20110C4T0T1T353作業(yè)題12.212.35412.4 數(shù)字系統(tǒng)設(shè)計舉例 例1 設(shè)計一個求兩個4位二進(jìn)制數(shù)之積的數(shù)字乘法器。乘數(shù)存于寄存器Q中，被乘數(shù)存于寄存器M中，求兩數(shù)之積的命令信號為START，Z為8位乘積。一、系統(tǒng)級設(shè)計 1）算法設(shè)計運算過程算式說明 1 0 1 0被乘數(shù) 1 1 0 1乘數(shù) 1 0 1 0第一部分積 0 0 0 0第二部分積 1 0 1

21、 0第三部分積 + 1 0 1 0 第四部分積 1 0 0 0 0 0 1 0乘積=部分積之和表 12.4.1 乘法的手算過程55算法規(guī)律：兩個r位的二進(jìn)制數(shù)相乘，乘積為2r位。乘數(shù)的第i位為0時，第i位的部分積為0；乘數(shù)的第i位為1時，第i位的部分積是被乘數(shù)。第i位的部分積相對于第i-1位的部分積求和時左移一位。數(shù)字電路中實現(xiàn)累加比較方便。因此，可以把乘法過程的一次多數(shù)相加，改為累加實現(xiàn)。累加的和稱為部分和，把它存如累加寄存器A中。 56 運算過程算式說明 1 0 1 0被乘數(shù) 1 1 0 1乘數(shù) 0 0 0 0 0 0 0 0 累加器初始內(nèi)容 + 1 0 1 0第一部分積 0 0 0 0

22、1 0 1 0第一部分和 + 0 0 0 0第二部分積 0 0 0 0 1 0 1 0第二部分和 + 1 0 1 0 第三部分積 0 0 1 1 0 0 1 0第三部分和+ 1 0 1 0第四部分積 1 0 0 0 0 0 1 0乘積=第四部分和表 12.4.2 累計部分積的乘法過程1、如果乘數(shù)第i位為0，則累加器不進(jìn)行任何操作。2、如果乘數(shù)第i位為1，則將被乘數(shù)左移i-1位，再與累加器相加。3、為了使算法簡單，對乘數(shù)第i位的判斷，可以將乘數(shù)寄存器每次右移一位，這樣只判斷最低位即可。57Start=1Q=0Qr=1AA+MQSR(Q) MSL(M)YYY(a)算法流程圖NNNA0運算過程算式說

23、明 1 0 1 0被乘數(shù) 1 1 0 1乘數(shù) 0 0 0 0 0 0 0 0 累加器A初始內(nèi)容 + 1 0 1 0第一部分積 0 0 0 0 1 0 1 0第一部分和 + 0 0 0 0第二部分積 0 0 0 0 1 0 1 0第二部分和 + 1 0 1 0 第三部分積 0 0 1 1 0 0 1 0第三部分和+ 1 0 1 0第四部分積 1 0 0 0 0 0 1 0乘積=第四部分和58圖12.4.1 乘法器的算法與結(jié)構(gòu)(b)結(jié)構(gòu)A1ArAr+1A2r組合邏輯控制器累加寄存器乘數(shù)寄存器加法命令被乘數(shù)寄存器左移命令右移指令M1MrMr+1M2rQ1Qr數(shù)據(jù)處理器Start=1Q=0Qr=1AA

24、+MQSR(Q) MSL(M)YYYNNNA0Start59圖12.4.1 乘法器的算法與結(jié)構(gòu)(b)結(jié)構(gòu)A1ArAr+1A2r組合邏輯控制器累加寄存器乘數(shù)寄存器加法命令被乘數(shù)寄存器左移命令右移指令M1MrMr+1M2rQ1Qr數(shù)據(jù)處理器M1MrCNTStart組 合 電 路控制器SCStartZQ1QrA0ArM1MrCNTA060(b)算法流程圖StartCNT0,A0Qr=1AA+MASR(A)，QSR(Ar,Q),CNTCNT+1CNT= rYYYNNNCLRADDSHIFTS1S2S3M組 合 電 路CNT控制器SCStartZQ1QrA0Ar61StartCNT0,A0Qr=1AA+

25、MASR(A),QSR(Ar,Q),CNTCNT+1CNT= rYYYNNNCLRADDSHIFTS1S2S3S1S2SHIFT1000T0T1T211001100CLRADDS3T3CNT= r乘法器的ASM圖CNT= r-12.確定系統(tǒng)的初始結(jié)構(gòu)圖和ASM圖62M并加器AA0QCNT數(shù)據(jù)處理器 S1S2SHIFT1000T0T1T211001100CLRADDS3圖12.4.4 乘法器的ASM圖控制器CNT=3（S3） Qr（S2） START（S1） CLR，ADD，SHIFT 確定系統(tǒng)的初始結(jié)構(gòu)圖6312.4.2數(shù)字系統(tǒng)的實現(xiàn)（邏輯設(shè)計與電路設(shè)計）1）數(shù)據(jù)處理器的實現(xiàn)ASM圖操作明細(xì)表

26、選元器件求表達(dá)式邏輯設(shè)計電路設(shè)計64操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義CLRA0,CNT0S1STARTADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3表 12.4.3 乘法器明細(xì)表S1S2SHIFT1000T0T1T211001100CLRADDS365（1）寄存器A的實現(xiàn)以累加寄存器A為目標(biāo)的寄存器操作有清“0”，置數(shù)，右移，保持。注意清“0”是同步操作選用四位移位寄存器74194實現(xiàn)填寫74194功能控制端M1、M0的真值表 操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STARTCLRA0,CNT0ADDAA+MSH

27、IFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=366表 12.4.4 74194功能表置數(shù)11左移01右移10保持00功能M0M1CLR ADD SHIFT M1 M0100110101100101操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器處理器明細(xì)表M1=ADD+CLRM0=CLR+ADD+SHIFTCLR ADD SHIFT M1 M0100010001Di=CLRSi其中Si為并行加法器輸出67累加寄存器A的電路實

28、現(xiàn)M1M0SHIFT11CLRADDDSRA(74194)Q3Q0D3D0QDCPLEDM1=ADD+CLRM0=CLR+ADD+SHIFTS1Di=CLRSi68（2）乘數(shù)寄存器Q的實現(xiàn) 操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器處理器明細(xì)表以乘數(shù)寄存器Q為目標(biāo)的操作有：移位和保持。為減少集成電路的種類，乘數(shù)寄存器Q也選用74194實現(xiàn)69000101真值表表 12.4.4 74194功能表置數(shù)11左移01右移10保持00功能M0M1CLR AD

29、D SHIFT M1 M0操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3M1=0M0=SHIFTM1=C（開關(guān)）改為704開關(guān)D開關(guān)CM1M0DSLDSRQ3Q3Q0Q(74194)LEDS2SHIFTM0=SHIFTM1=C乘數(shù)寄存器Q的電路實現(xiàn)71（3）被乘數(shù)計數(shù)器M 的實現(xiàn)沒有任何操作，只是寄存功能，正常工作時，M1M0=00?？紤]開始工作時的送數(shù)，將M1=0，M0=A，A=1時，將被乘數(shù)串行移入M寄存器。DSR接開關(guān)B，用來得到相應(yīng)的被乘數(shù)。操 作

30、表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器處理器明細(xì)表72M1M04開關(guān)B開關(guān)AM(74194)LEDDSRCR5VQ3Q0被乘數(shù)寄存器M的電路實現(xiàn)M1=0，M0=A73（4）加法器的實現(xiàn)操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器處理器明細(xì)表74B3 B0S3 S0A3 A044LEDCICO74283LED4

31、M的輸出端A的輸出端&4CLRA的數(shù)據(jù)輸入端&ADDDFF的輸入端加法器的實現(xiàn)電路75用74283來實現(xiàn)。被加數(shù)A4A3A2A1接被乘數(shù)寄存器M輸出，加數(shù)B4B3B2B1接累計器A輸出。輸出F4F3F2F1送累加器A的數(shù)據(jù)端。由于A在CLR信號到時，需要置0，所以將F4F3F2F1先與CLR相與，再送至A的數(shù)據(jù)端。74283的CO輸出應(yīng)送DFF的D端，但送時受ADD信號控制，所以應(yīng)先與ADD信號相與再送給D。加法器的實現(xiàn)說明76（5）計數(shù)器CNT 的實現(xiàn)CNT的操作：增1和同步清零。所以采用四位二進(jìn)制同步計數(shù)器74163來實現(xiàn) 操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STA

32、RTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3乘法器處理器明細(xì)表77表 12.4.6 74163功能表CRLDPTCP功能0清010并入110保持110保持1111計數(shù)CLR ADD SHIFT PT000111操 作 表狀態(tài)變量表控制信號操作狀態(tài)變量定義NOP無操作S1STARTCLRA0,CNT0ADDAA+MSHIFTASR(A) QSR(Ar,Q)CNTCNT+1S2QrS3CNT=3P=T=SHIFTCLR ADD SHIFT PT0178PTCRLDQ1Q0SHIFT74163CNT&S35V5V（6）計數(shù)器C

33、NT 的實現(xiàn)電路79圖 12.4.5 乘法器數(shù)據(jù)處理器電路M1M0PTCRLDQ1Q0B3 B0S3 S0A3 A04M1M04開關(guān)DM1M04SHIFTSHIFT&111&開關(guān)CCLRADDDSLDSRDSRQ3Q3Q0Q(74194)A(74194)Q3Q0D3D0開關(guān)B開關(guān)AM(74194)LEDLEDLEDDSRCR5V5VCICO7428374163CNTS3S2Q3QDQ3Q0CP44802）控制器的實現(xiàn)（1）傳統(tǒng)設(shè)計方法該控制器有3個狀態(tài)T0、T1、T2，所以必須選用2個DFF觸發(fā)器Q2Q1，設(shè)編碼分別為00，01，10（標(biāo)注在ASM圖上）。另外有3個輸入條件S1S2S3。所以可

34、得乘法器控制器狀態(tài)轉(zhuǎn)移圖為： 81S1S2SHIFT1000T0T1T211001100CLRADDS3圖12.4.4 乘法器的ASM圖現(xiàn) 態(tài)輸 入次 態(tài)輸 出Q2Q1S1S2S3Q2Q1T00000000101CLRT10101001110ADDT210001SHIFT10100現(xiàn) 態(tài)輸 入次 態(tài)輸 出Q2Q1S1S2S3Q2Q1T0T1T2S1S2S3/CLR ADD SHIFTT0T20 /000T11 /1000 /0001/0100/0011/00182表 12.4.7 乘法器狀態(tài)轉(zhuǎn)移表現(xiàn) 態(tài)輸 入次 態(tài)輸 出Q2Q1S1S2S3Q2Q1T00000000101CLRT1010100

35、1110ADDT210001SHIFT1010083現(xiàn) 態(tài)輸 入次 態(tài)D2D1輸 出Q2Q1S1S2S3Q2Q1T000000000010101CLRT101010100111010ADDT21000101SHIFT1010000(a) D2(b) D10110010Q2Q1S210S1010Q2Q11010Q2Q11010Q2Q1列激勵表D2=Q1 D1=Q2Q1S1+Q2S3 84同理可得輸出函數(shù)表達(dá)式：CLR=Q2Q1S1，ADD=Q2Q1S2，SHIFT=Q2Q1 現(xiàn) 態(tài)輸 入次 態(tài)D2D1輸 出Q2Q1S1S2S3Q2Q1T000000000010101CLRT10101010011

36、1010ADDT21000101SHIFT101000085(2)用數(shù)據(jù)選擇器、寄存器、譯碼器的方法（用MSI)圖 12.4.7 利用數(shù)據(jù)選擇器和譯碼器的控制邏輯框圖數(shù)據(jù)選擇器寄存器譯碼器1XDQT門電路C86圖 12.4.8 用數(shù)據(jù)選擇器和譯碼器實現(xiàn)的乘法控制器邏輯圖S1S2SHIFTT2&11DQ11DQ2A0A1A0A1CPT0T1ADDCLRS20123“0”0123“0”“1”7415374153譯碼器RRC1C10110010Q2Q1S210S1010Q2Q1CLR=Q2Q1S1，ADD=Q2 Q1S2，SHIFT=Q2Q1 87(3)用每態(tài)一個觸發(fā)器的方法（用SSI)控制器有多少

37、狀態(tài)就有多少觸發(fā)器，每一個狀態(tài)對應(yīng)一個觸發(fā)器，某一觸發(fā)器出1表示進(jìn)入該狀態(tài)，相當(dāng)于3個狀態(tài)分別編碼為100，010，001。 優(yōu)點：a、無須分配狀態(tài)。b、控制器的邏輯圖易于讀懂，調(diào)試維護(hù)方便，只要根據(jù)哪個觸發(fā)器輸出1，就知道進(jìn)入哪個狀態(tài)。c、不用列狀態(tài)轉(zhuǎn)移表，直接根據(jù)ASM圖求得觸發(fā)器的激勵函數(shù)； 88圖 12.4.4 乘法器的ASM圖S1S2SHIFT1000T0T1T211001100CLRADDS3D0=T0S1+T2S3 D1=T0S1+T2S3； D2=T1S2+T1S2=T1CLR=T0S1ADD=T1S2SHIFT=T289S2START圖 12.4.8 用每態(tài)一個觸發(fā)器的乘法控

38、制器邏輯圖1&11&1&S1DCPC1F0Q0T0T1T2S2CLRADDSHIFTR1DC1F1Q1R1DC1F2Q2D0=T0S1+T2S3 D1=T0S1+T2S3； D2=T1S2+T1S2=T1CLR=T0S1ADD=T1S2SHIFT=T290(4)用PLA的方法（用LSI)傳統(tǒng)方法當(dāng)狀態(tài)比較多時，用組合電路和中規(guī)模電路實現(xiàn)就不合適了，可以采用PLD器件來實現(xiàn) 圖 12.4.10 PLA控制器一般結(jié)構(gòu)框圖PLA寄存器輸入輸出91圖 12.4.11 乘法器的PLA控制器PLAQ1S3S2S1D2Q2D1T2(SHIFT)T1T0ADDCLR數(shù)據(jù)選擇器寄存器譯碼器1XDQT門電路C92

39、現(xiàn) 態(tài)輸 入次 態(tài)輸 出Q2Q1S1S2S3Q2Q1T0T1T2(SHIFT)CLRADDT000000100000010110010T101010010000111001001T210001001001010000100表 12.4.8 乘法器狀態(tài)轉(zhuǎn)移表93表 12.4.9 PLA編碼表乘積項輸 入輸 出Q2Q1S1S2S3D2D1T0T1T2(SHIFT)CLRADDP1000-1-P2001-11-1-P301-0-1-1-P401-1-1-1-1P510-0-1-1-P610-1-1-94 1 1 1 1 1 & & & & & &1111111Q2Q1S1S2S3D2D1T0T1T2

40、CLRADDPLA實現(xiàn)電路95PLD在數(shù)字系統(tǒng)設(shè)計中的應(yīng)用96(3)公路上無車，或有車，且公路通車時間超過最長時間，則主干道交通燈由紅綠，公路交通燈由綠黃紅；例12.5.1：設(shè)計一個交通燈管理系統(tǒng)。其功能如下：(1)公路上無車時，主干道綠燈亮,公路紅燈亮；(2)公路上有車時，傳感器輸出C=1，且主干道通車時間超過最短時間，主干道交通燈由綠黃紅，公路交通燈由紅綠；(4)假設(shè)公路綠燈亮的最長時間等于主干道綠燈亮的最短時間，都為16秒，若計時到E=1；黃燈亮的時間設(shè)為4秒，若計時到F=1。當(dāng)啟動信號S=1時，定時器開始計時。97圖12.5.1 十字路口交通燈和傳感器示意圖主干道鄉(xiāng)間公路98控制器指示

41、燈驅(qū)動電路定時器傳感器信號CT主綠HG主黃HY主紅HR公綠FG公黃FY公紅FR圖12.5.2 系統(tǒng)初始結(jié)構(gòu)框圖 啟動信號S16s計時到信號E4s計時到信號F99圖12.5.3 交通燈管理系統(tǒng)ASM圖HG FRCESHY FRFSHR FGECSSHR FYFST0T2T1T300100111010101010101100處理器設(shè)計 根據(jù)ASM圖列出處理器明細(xì)表，如表12.5.1。 操作表狀態(tài)變量表控制信號操作狀態(tài)變量定義T0HG=1,FR=1EFE=1F=1T1HY=1,FR=1T2HR=1,FG=1T3HR=1,FY=1S啟動定時器101根據(jù)處理器明細(xì)表可知指示燈驅(qū)動電路為一組合電路，可根據(jù)

42、明細(xì)表列出其真值表:輸入輸出HGHYHRFGFYFRT0100001T1010001T2001100T3001010102圖12.5.4 指示燈電路圖11T0T2T1T3HGHYFGFYHRFR103定時電路設(shè)計5VCLR74161ABCDCRTPLDQ2SQ3Q1Q0CK(秒脈沖）QCC&EF圖2 定時電路圖S是啟動定時器的信號，E、F為定時器的輸出信號，標(biāo)志16S和4S的計時到 104圖12.5.5 定時器電路邏輯圖 105控制器的設(shè)計根據(jù)每態(tài)一個觸發(fā)器的方法實現(xiàn)控制器。由4個DFF對4個狀態(tài)T0、T1、T2、T3進(jìn)行編碼。根據(jù)ASM圖直接推導(dǎo)激勵函數(shù)為：D0=T0(C+E)+T3FD1=

43、T0CE+T1FD2=T1F+T2ECD3=T2(E+C)+T3F106根據(jù)ASM圖，產(chǎn)生S信號的條件為：&111T0T1T2T3ECFECSS圖5 S信號產(chǎn)生電路107圖12.5.3 交通燈管理系統(tǒng)ASM圖HG FRCESHY FRFSHR FGECSSHR FYFST0T2T1T300100111010101010101108F0011F1111T3E+CECFFCECE轉(zhuǎn) 換 條 件11010101T201101010T110000000T0Q1Q2Q1Q2次 態(tài)現(xiàn) 態(tài)控制器狀態(tài)轉(zhuǎn)移表圖3 次態(tài)圖1F01010Q2Q1(b) Q1次態(tài)圖1010Q2Q1(a) Q2次態(tài)圖FCEE+CFF用

44、數(shù)據(jù)選擇器、時序寄存器、譯碼器的方法實現(xiàn)109圖4 控制器邏輯圖&11ECD0D1D2D3A1A0Y741531DC1R1A0A1Y0T01Y1T11Y2T21Y3T3Y1DC1R101FD0D1D2D3A1A0Y7415374139CLKCLRQ1Q2110(1)減小系統(tǒng)的硬件規(guī)模；(2)提高系統(tǒng)的可靠性；(3)提高系統(tǒng)的工作速度；使用PLD器件的優(yōu)點 用PLD器件實現(xiàn)系統(tǒng)(6)降低設(shè)計成本；(7)增加系統(tǒng)的保密性能。(4)提高系統(tǒng)的靈活性；(5)縮短設(shè)計周期；111一、系統(tǒng)級設(shè)計1.系統(tǒng)初始結(jié)構(gòu)圖2.導(dǎo)出系統(tǒng)ASM圖二、子系統(tǒng)級、部件級、元件級設(shè)計 根據(jù)ASM圖，列出狀態(tài)轉(zhuǎn)移表，書寫源程序

45、；用71163實現(xiàn)定時器。112GAL16V8CLKCLRQCCQ1Q0C19 Q018 Q112934517 Q216 Q315 E14 F13 S11HGHYFGFYFRHR74161QCCQ1Q0圖12.5.8 初始結(jié)構(gòu)框圖 113NAME TRAFFICLIGHT;PARTNO;REV V1.0;DATE X/X/X;DESIGNER XXX;COMPANY NUPT;ASSEMBLY;LOCATION;/* INPUT PIN*/PIN1,2,3,4,5,9=CLK,C,QA,QB,QCC,CLR;/* OUTPUT PIN*/PIN19,18,17,16,15,14,13,11=Q

46、0,Q1, Q2, Q3, E, F,S,OE;編寫的CUPL程序 114/*REGISTER INPUT SIGNAL*/Q0.D=!CLR#(CLR&(Q0&!C#Q0&!E#Q3&F);Q1.D=CLR&(Q0&C&E#Q1&F);Q2.D=CLR&(Q1&F#Q2&C&!E);Q3.D=CLR&(Q2&E#Q2&!C#Q3&!F);/*START SIGNAL*/S=Q0&C&E#Q1&F#Q2&E#Q2&!C#Q3&F;/*TIMING*/F=Q1&QA&QB&!E#Q3&QA&QB&!E#!S&E;E=Q0&QCC&!F#Q2&QCC&!QF#!S&F;/*END*/115例3 設(shè)

47、電路的輸入為X，輸出為Z，當(dāng)X在連續(xù)的四個時鐘周期內(nèi)輸入全“0”或全“1”時，輸出為“1”，否則輸出為“0”，試畫出該電路的ASM圖。116Z 0XT1T001T4XT201XT301X01Z1XT510XT610X10Z1117例4 在T1狀態(tài)下，如果控制輸入Y和Z分別等于1和0，系統(tǒng)實現(xiàn)條件操作寄存器增1，并切換到狀況T2。試按上述條件畫出一個部分ASM圖。YZREGREG+1T1T2011110010118例5 控制器的狀態(tài)圖示于下圖，它有四個狀態(tài)和兩個輸入端。請完成下列問題：（1）試畫出等效的ASM圖（狀態(tài)框是空的）；（2）用數(shù)據(jù)選擇器實現(xiàn)控制器。11000110X=0X=1X=0X=0X=1Y=0X=1,Y=0X=1,Y=1X=1,Y=0X=1,Y=1119（1）試畫出等效的ASM圖（狀態(tài)框是空的）；XXYT0T2T1T30010011010011111010XYXY111100011000110X=0X=1X=0X=0X=1Y=0X=1,Y=0X=1,Y=1X=1,Y=0