1、微機(jī)原理與接口技術(shù)8/25/20221內(nèi)容提要8086CPU內(nèi)部結(jié)構(gòu)8086CPU引腳及功能8086CPU存儲(chǔ)器組織8086CPU系統(tǒng)配置8086CPU時(shí)序第二章 8086系統(tǒng)結(jié)構(gòu) 12:112第二章 8086系統(tǒng)結(jié)構(gòu) 由于制造工藝的原因，早期的微處理器結(jié)構(gòu)受集成電路密度和引腳的限制，從而使16位微處理器基本結(jié)構(gòu)具有如下特點(diǎn)： 引腳功能復(fù)用 由于引腳數(shù)限制，部分引腳設(shè)計(jì)為功能復(fù)用。例如，數(shù)據(jù)雙向傳輸可由“讀/寫”信號(hào)來控制，決定數(shù)據(jù)處于輸入還是輸出狀態(tài)。 單總線、累加器結(jié)構(gòu)由于集成度較低，使微處理器內(nèi)部寄存器的數(shù)目、數(shù)據(jù)通路位數(shù)受到限制。因此，絕大多數(shù)微處理器內(nèi)部采用單總線、累加器為基礎(chǔ)的結(jié)構(gòu)

2、。12:113第二章 8086系統(tǒng)結(jié)構(gòu)可控三態(tài)電路微處理器外部總線同時(shí)連接多個(gè)部件，為避免總線沖突和信號(hào)串?dāng)_，采用可控三態(tài)電路與總線相連，不工作器件所連的三態(tài)電路處于高阻狀態(tài)?？偩€分時(shí)復(fù)用由于芯片引腳不夠，地址總線和數(shù)據(jù)總線使用相同的引腳，采用分時(shí)復(fù)用技術(shù)，節(jié)省了引腳但操作時(shí)間增加了。12:114第二章 8086系統(tǒng)結(jié)構(gòu)Intel 8086CPU 的特點(diǎn)：16位微處理器，外型為雙列直插式，有40個(gè)引腳；時(shí)鐘頻率有3種：8086型微處理器為5MHz，8086-2型為8MHz，8086-1型為10MHz；8086CPU有16根數(shù)據(jù)線和20根地址線，直接尋址空間為220，即為1M字節(jié)；8088CPU

3、內(nèi)部結(jié)構(gòu)與8086基本相同（但對(duì)外數(shù)據(jù)總線只有8條，稱為準(zhǔn)16位微處理器)。12:1152-1 8086CPU結(jié)構(gòu) 一、8086CPU內(nèi)部結(jié)構(gòu) 12:116總線接口部件BIU（Bus Interface Unit） 功能 物理地址形成、取指令、指令排隊(duì)、讀寫操作數(shù)、總線控制。 組成 16位段地址寄存器16位指令指針寄存器 20位物理地址加法器 總線控制邏輯 6字節(jié)指令隊(duì)列 工作過程 形成物理地址，發(fā)讀信號(hào)(/RD)，取指令送入指令隊(duì)列。12:117指令執(zhí)行部件EU(Execution Unit) 功能 指令譯碼、執(zhí)行指令。組成 算術(shù)邏輯運(yùn)算單元ALU 標(biāo)志寄存器PSW 寄存器組 EU控制器 工

4、作過程 從BIU的指令隊(duì)列取得指令、進(jìn)行譯碼、執(zhí)行指令 。 12:1188086CPU的工作過程 12:119寄存器的作用存放運(yùn)算過程中所需要的操作數(shù)地址、操作數(shù)及中間結(jié)果。寄存器的特點(diǎn) 存取速度比存儲(chǔ)器快得多。寄存器的分類通用寄存器組指針和變址寄存器段寄存器指令指針及標(biāo)志位寄存器。CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15 8

5、7 015 015 015 0二、寄存器結(jié)構(gòu)12:1110AXBXCXDXAHBHCHDHALBLCLDL通用寄存器15 8 7 0累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15 8 7 015 015 015 0通用寄存器12:1111寄存器名 特 殊 用 途隱含性質(zhì) AX，AL在I/O指令中作數(shù)

6、據(jù)寄存器在乘法指令中存放被乘數(shù)或乘積，在除法指令中存放被除數(shù)或商不能隱含 隱含 AH在LAHF指令中作目標(biāo)寄存器 隱含 AL在十進(jìn)制運(yùn)算指令中作累加器；在XLAT指令中作累加器 隱含 BX在間接尋址中作基址寄存器在XLAT指令中作基址寄存器 不能隱含 隱含 CX 在串操作指令和LOOP指令中作計(jì)數(shù)器 隱含 CL在移位/循環(huán)移位指令中作移位次數(shù)寄存器不能隱含 DX在字乘法/除法指令中存放乘積高位或被除數(shù)高位或余數(shù)在間接尋址的輸入/輸出指令中作地址寄存器 隱含不能隱含 SI在字符串運(yùn)算指令中作源變址寄存器在間接尋址中作變址寄存器 隱含不能隱含 DI在字符串運(yùn)算指令中作目標(biāo)變址寄存器在間接尋址中作變

7、址寄存器 隱含不能隱含 BP在間接尋址中作基址寄存器不能隱含 SP在堆棧操作中作堆棧指針 隱含寄 存 器 的 特 殊 用 途12:1112指針和變址寄存器SPBPSIDI堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器指針和變址寄存器15 0CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15 8 7 015 015 015 012

8、:1113CSDSSSES代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器段寄存器15 0CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15 8 7 015 015 015 0段寄存器12:1114CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆

9、棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15 8 7 015 015 015 0IP指令指針寄存器15 0指令指針寄存器IP12:1115CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15 8 7 015 015 0

10、15 0PSW標(biāo)志寄存器15 0標(biāo)志寄存器PSW15 11 10 9 8 7 6 5 4 3 2 1 0 OFDFIFTFSFZFAFPFCF狀態(tài)標(biāo)志(6個(gè))：CF、PF、AF、ZF、SF和OF ) 控制標(biāo)志(3個(gè))：TF、IF、DF 12:111615 11 10 9 8 7 6 5 4 3 2 1 0 OFDFIFTFSFZFAFPFCFCF (Carrv Flag)：進(jìn)位標(biāo)志位 最高位有進(jìn)位或借位時(shí)，CF1。 PF (Parity Flag)：奇偶校驗(yàn)標(biāo)志位 本次運(yùn)算結(jié)果低8位中有偶數(shù)個(gè)“1”時(shí)，PF1；有奇數(shù)個(gè)“1”時(shí)，PF 0。 AF(Auxiliary Flag)：輔助進(jìn)位標(biāo)志位

11、低4位向高4位進(jìn)化或借位時(shí)，AF1。 AF一般用在BCD碼運(yùn)算中，判斷是否需要十進(jìn)制調(diào)整。12:111715 11 10 9 8 7 6 5 4 3 2 1 0 OFDFIFTFSFZFAFPFCFZF(Zero Flag)：全零標(biāo)志位 本次運(yùn)算結(jié)果為0時(shí)，ZF1，否則ZF 0。SF(Sign Flag)：符號(hào)標(biāo)志位 本次運(yùn)算結(jié)果的最高位為1時(shí)，SF=1，否則SF0。即反映了本次運(yùn)算結(jié)果是正還是負(fù)。OF(Overflow Flag)：溢出標(biāo)志位 本次運(yùn)算過程中產(chǎn)生溢出時(shí)，OF 1 。對(duì)帶符號(hào)數(shù)，字節(jié)運(yùn)算結(jié)果的范圍為-128+127，字運(yùn)算結(jié)果的范圍為-32768+32767，超過此范圍為溢出。

12、 12:111815 11 10 9 8 7 6 5 4 3 2 1 0 OFDFIFTFSFZFAFPFCF例 將5394H與777FH兩數(shù)相加，并說明其標(biāo)志位狀態(tài)。777FH的原碼為1111 0111 0111 1111B 補(bǔ)碼為1000 1000 1000 0001B0101 0011 1001 0100B1000 1000 1000 0001B（777FH的補(bǔ)碼）1101 1100 0001 0101B+運(yùn)算結(jié)果的補(bǔ)碼為：1101 1100 0001 0101B原碼為：1010 0011 1110 1011B， 即為23EBH并置標(biāo)志位為：CF=0、PF=0、AF=0、ZF=0、SF=

13、1、OF=012:111915 11 10 9 8 7 6 5 4 3 2 1 0 OFDFIFTFSFZFAFPFCFTF (Trap Flag)：?jiǎn)尾綐?biāo)志位 調(diào)試程序時(shí)，可設(shè)置單步工作方式，TF1時(shí)，則每執(zhí)行完一條指令，就自動(dòng)產(chǎn)生一次內(nèi)部中斷，使用戶能逐條跟蹤程序進(jìn)行調(diào)試。IF (Interrupt Flag)：中斷標(biāo)志位 IF1時(shí)，允許CPU響應(yīng)可屏蔽中斷；當(dāng)IF0時(shí)，即使外部設(shè)備有中斷申請(qǐng)，CPU也不響應(yīng)。 由STI指令可使IF標(biāo)志位置“1”，由CLI指令可使IF標(biāo)志位置“0”。12:112015 11 10 9 8 7 6 5 4 3 2 1 0 OFDFIFTFSFZFAFPFCF

14、DF(Direction Flag)：方向標(biāo)志位 控制串操作指令中地址指針變化方向，若在串操作指令中，DF0，地址指針自動(dòng)增量，即由低地址向高地址進(jìn)行串操作；若DF1，地址指針自動(dòng)減量，即由高地址向低地址進(jìn)行串操作。 由STD指令可使DF標(biāo)志位置“1”，由CLD指令可使DF標(biāo)志位置“0”。12:11212-2 8086CPU的引腳及其功能 概述：80868088 CPU芯片： 包括 16條數(shù)據(jù)線、20條地址線（低16位和數(shù)據(jù)線復(fù)用）、控制線、電源和地線。 封裝：40條引腳，雙列直插式。80868088的工作模式： 最小模式（單機(jī)系統(tǒng)）：系統(tǒng)中所需要的控制信號(hào)全部由8086直接提供； 最大模式（

15、多處理機(jī)系統(tǒng)）：系統(tǒng)中所需要的控制信號(hào)由總線控制器8288提供。這樣，2431腳的8條引腳在兩種工作模式中具有不同的功能。 12:1122通用寄存器組（8個(gè)16位寄存器）專用寄存器組ALUFLAGS總線接口控制電路六字節(jié)指令隊(duì)列2BHE/S7A19/S6A16/S3AD15 AD0INTA RD WRDT/R DEN ALETESTINTRNMIRQ / GTHOLDHLDALOCKQS0 QS1S2 S1 S03CLK RESET READY MN/MX GND指令執(zhí)行單元總線接口單元8086CPU內(nèi)部功能塊框圖12:11232-2 8086CPU的引腳及其功能 AD15 AD0 (Addr

16、ess Data Bus)16條地址數(shù)據(jù)總線分時(shí)復(fù)用;三態(tài);雙向分時(shí)復(fù)用：在總線周期T1狀態(tài)，A15A0；在總線周期T2T4狀態(tài)，D15D0；三態(tài)雙向：傳送地址時(shí)三態(tài)輸出，傳送數(shù)據(jù)時(shí)三態(tài)雙向輸入輸出，在中斷響應(yīng)及系統(tǒng)總線保持響應(yīng)周期，高阻狀態(tài)。一、最小模式中的引腳定義GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/

17、R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET8086CPU4039383736353433323130292827262524232221123456789101112131415161718192012:1124A19/S6 A16/S3 (Address/Status)地址/狀態(tài)線在總線周期T1狀態(tài)，A19A16 +A15A0地址 在總線周期T2T4狀態(tài)，S6S3輸出狀態(tài)信息。分時(shí)復(fù)用;三態(tài);輸出當(dāng)系統(tǒng)總線處于“保持響應(yīng)”狀態(tài)，這些引腳被置成高阻狀態(tài)。GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3A

18、D2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET8086CPU4039383736353433323130292827262524232221123456789101112131415161718192012:1125S4 S3當(dāng)前正在使用的段寄存器0 0ES0 1SS1 0CS,或不需要使用段寄存器（I/O，

19、INT）1 1DSS6=0，表明8086當(dāng)前連在總線上；S5=0，禁止一切可屏蔽中斷； S5=1，允許可屏蔽中斷； S4S3：指示當(dāng)前正在使用哪一個(gè)段寄存器VCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET8086CPU4039383736353433323130292827262524232221GNDAD14AD13AD2AD11AD10AD9AD8

20、AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND123456789101112131415161718192012:1126高8位數(shù)據(jù)總線允許狀態(tài)信號(hào)三態(tài);輸出;低電平有效。BHES7(Bus High EnableStatus) 即16位數(shù)據(jù)傳送時(shí)，在T1狀態(tài)，用BHE指出高8位數(shù)據(jù)總線上數(shù)據(jù)有效，用AD0地址線指出低8位數(shù)據(jù)線上數(shù)據(jù)有效。在T2T4狀態(tài)，S7輸出狀態(tài)信息(在8086芯片設(shè)計(jì)中，S7末賦于實(shí)際意義)，在“保持響應(yīng)”周期被置成高阻狀態(tài)。8086CPU4039383736353433323130292827262524232221GNDAD14AD13A

21、D12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET123456789101112131415161718192012:1127最小/最大工作模式選擇信號(hào)；輸入。 當(dāng)MN/MX接+5V時(shí)：CPU工作在最小模式，單處理器系統(tǒng)，CPU提供所有總線控制信號(hào)

22、；當(dāng)MN/MX接地時(shí)： CPU工作在最大模式，CPU的S2S0提供給總線控制器8288，由8288產(chǎn)生總線控制信號(hào)，以支持構(gòu)成多處理器系統(tǒng)。MNMX ( MinimumMaximum ) 8086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (

23、S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET123456789101112131415161718192012:1128三態(tài)輸出低電平有效 RD (Read) 讀選通信號(hào)允許CPU讀存儲(chǔ)器或I/O端口，由M/IO信號(hào)區(qū)分讀存儲(chǔ)器或I/O端口。在讀總線周期的T2、T3、TW狀態(tài)，RD為低電平。在“保持響應(yīng)”周期，被置成高阻狀態(tài)。 8086CPUVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)

24、DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND123456789101112131415161718192012:11298086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIIN

25、TRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920三態(tài)輸出低電平有效 WR (Write) 寫選通信號(hào)允許CPU寫存儲(chǔ)器或I/O端口，由M/IO信號(hào)區(qū)分讀存儲(chǔ)器或I/O端口。在寫總線周期的T2、T3、TW狀態(tài)，WR為低電平。在DMA方式，被置成高阻狀態(tài)。 12:11308086

26、CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920存儲(chǔ)器或I/O端口控制信號(hào)

27、 三態(tài)輸出MIO (MemoryInput and 0utput) M/IO信號(hào)為高電平，CPU正在訪問存儲(chǔ)器；M/IO信號(hào)為低電平，CPU正在訪問I/O端口。前一個(gè)總線周期的T4本周期的T4狀態(tài)，M/IO有效；在DMA方式時(shí)，M/IO為高阻狀態(tài)。 12:11318086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDH

28、OLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920ALE ( Address Latch Enable ) 地址鎖存允許信號(hào)輸出高電平有效 地址鎖存器82828283的片選信號(hào)，在T1狀態(tài)，ALE=1，表示鎖存到8282/8283中。注意：ALE信號(hào)不能浮空。 12:11328086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD

29、11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920三態(tài)輸出低電平有效 DEN (Data Enable)數(shù)據(jù)允許信號(hào)在最小模式系統(tǒng)中，用數(shù)據(jù)收發(fā)器8286/8287增加數(shù)據(jù)驅(qū)動(dòng)能力時(shí)，DEN作數(shù)據(jù)

30、收發(fā)器8286/8287的輸出允許信號(hào)，在DMA工作方式時(shí)，高阻狀態(tài)。 12:11338086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRE

31、SET1234567891011121314151617181920數(shù)據(jù)發(fā)送接收控制信號(hào)三態(tài)輸出用來控制數(shù)據(jù)收發(fā)器8286/8287的數(shù)據(jù)傳送方向。DT/R1時(shí)，CPU發(fā)送數(shù)據(jù)，完成寫操作；DT/R0時(shí)，CPU從外部接收數(shù)據(jù)，完成讀操作。在DMA方式時(shí)，被置成高阻狀態(tài)。DT / R (Data TransmitReceive)12:11348086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3A

32、D17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920READY ( Ready ) 準(zhǔn)備就緒信號(hào)輸入高電平有效 由存儲(chǔ)器或I/O端口發(fā)來的響應(yīng)信號(hào)，表示外部設(shè)備已準(zhǔn)備好可進(jìn)行數(shù)據(jù)傳送。CPU在每個(gè)總線周期的T3狀態(tài)檢測(cè)READY信號(hào)線，如果是低電平，在T3狀態(tài)結(jié)束后，CPU插入一個(gè)或幾個(gè)TW等待狀態(tài)，直到READY信號(hào)有效后，

33、才進(jìn)入T4狀態(tài)，完成數(shù)據(jù)傳達(dá)過程。12:11358086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121

34、314151617181920RESET (Reset) 復(fù)位信號(hào)輸入高電平有效 CPU接收到復(fù)位信號(hào)后，停止現(xiàn)行操作，并出始化段寄存器DS、SS、ES，標(biāo)志寄存器PSW，指令指針I(yè)P和指令隊(duì)列，CS=0FFFFH。RESET信號(hào)至少保持4個(gè)時(shí)鐘周期以上的高電平。復(fù)位過程：當(dāng)它變?yōu)榈碗娖綍r(shí)，CPU執(zhí)行重啟動(dòng)過程，8086/8088將從地址FFFF0H開始執(zhí)行指令。通常在FFFF0H單元開始的幾個(gè)單元中存放一條無條件轉(zhuǎn)移指令，將入口轉(zhuǎn)到引導(dǎo)和裝配程序中，實(shí)現(xiàn)對(duì)系統(tǒng)的初始化，引導(dǎo)監(jiān)控程序或操作系統(tǒng)程序。12:11368086CPU4039383736353433323130292827262524

35、232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920INTR (Interrup Request) 可屏蔽中斷請(qǐng)求信號(hào)輸入電平觸發(fā)(或邊沿觸發(fā))高電平有

36、效當(dāng)外設(shè)接口向CPU發(fā)出中斷申請(qǐng)時(shí)，INTR信號(hào)變成高電平。CPU在每條指令周期的最后一個(gè)時(shí)鐘周期檢測(cè)此信號(hào)，一旦檢測(cè)到此信號(hào)有效，并且中斷允許標(biāo)志位IF1時(shí)，CPU在當(dāng)前指令執(zhí)行完后，轉(zhuǎn)入中斷響應(yīng)周期，讀取外設(shè)接口的中斷類型碼，然后在存儲(chǔ)器的中斷向量表中找到中斷服務(wù)程序的入口地址，轉(zhuǎn)入執(zhí)行中斷服務(wù)程序。12:11378086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18

37、/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920中斷響應(yīng)信號(hào)輸出低電平有效 CPU對(duì)外部發(fā)來的中斷請(qǐng)求信號(hào)INTR的響應(yīng)信號(hào)。在中斷響應(yīng)總線周期T2、T3、TW狀態(tài)，CPU發(fā)出兩個(gè)INRA負(fù)脈沖，第一個(gè)負(fù)脈沖通知外設(shè)接口已響應(yīng)它的中斷請(qǐng)求，外設(shè)接口收到第二個(gè)負(fù)脈沖信號(hào)后，向數(shù)據(jù)總線上放中斷類型號(hào)。 INTA (Interrupt AcknowI

38、edge)12:11388086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181

39、920NMI (NonMaskable Interrupt Request)不可屏蔽中斷請(qǐng)求信號(hào)輸入;邊沿觸發(fā)，正跳變有效 此類中斷請(qǐng)求不受中斷允許標(biāo)志位IF的影響，也不能用軟件進(jìn)行屏蔽。NMI引腳一旦收到一個(gè)正沿觸發(fā)信號(hào)，在當(dāng)前指令執(zhí)行完后，自動(dòng)引起類型2中斷，轉(zhuǎn)入執(zhí)行類型2中斷處理程序。經(jīng)常處理電源掉電等緊急情況。12:11398086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/

40、 S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920輸入低電平有效 TEST (Test) 測(cè)試信號(hào) 在CPU執(zhí)行WAIT指令期間，每隔5個(gè)時(shí)鐘周期對(duì)TEST引腳進(jìn)行一次測(cè)試，若測(cè)試到TEST為高電平，CPU處于空轉(zhuǎn)等待狀態(tài)； 當(dāng)測(cè)試到TEST有效，空轉(zhuǎn)等待狀態(tài)結(jié)束，CPU繼續(xù)執(zhí)行被暫停的指令。WAIT指令是用來使處理器與外部硬件同步

41、用的 。12:11408086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET12345678910111213141516171819

42、20HOLD (Hold Request) 總線保持請(qǐng)求信號(hào)輸入高電平有效 在最小模式系統(tǒng)中，表示其他共享總線的部件向CPU請(qǐng)求使用總線，要求直接與存儲(chǔ)器傳送數(shù)據(jù)。 12:11418086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)D

43、T/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920HLDA (Hold Acknowledge)總線保持響應(yīng)信號(hào)輸出;高電平有效。 CPU一旦測(cè)試到HOLD總線請(qǐng)求信號(hào)有效，如果CPU允許讓出總線，在當(dāng)前總線周期結(jié)束時(shí)，于T4狀態(tài)發(fā)出HLDA信號(hào)，表示響應(yīng)這一總線請(qǐng)求，并立即讓出總線使用權(quán)，將三條總線置成高阻狀態(tài)?？偩€請(qǐng)求部件獲得總線控制權(quán)后，可進(jìn)行DMA數(shù)據(jù)傳送，總線使用完畢使HOLD無效。CPU才將HLDA置成低電平。CPU再次獲得三條總線的使用權(quán)。 12:11428086CPU

44、4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET1234567891011121314151617181920CLK ( Clock )時(shí)鐘信

45、號(hào)輸入由8284時(shí)鐘發(fā)生器產(chǎn)生，8086CPU使用的時(shí)鐘頻率，因芯片型號(hào)不同，時(shí)鐘頻率不同。8086為5MHz，8086-1為10MHz，8086-2為8MHz。 CPU所需電源Vcc+5V。GND為地線。 Vcc ( +5V )，GND ( 地 )12:1143二、在最大模式中的引腳定義 S2S0 (Bus Cycle Status )總線周期狀態(tài)信號(hào)在最大模式系統(tǒng)中，由CPU傳送給總線控制器8288，8288譯碼后產(chǎn)生相應(yīng)的控制信號(hào)代替CPU輸出。三態(tài)；輸出。 無源狀態(tài)：在總線周期的T3、TW狀態(tài)，并且READY信號(hào)為高電平時(shí)，S2S0全為高電平，此時(shí)一個(gè)總線操作過程要結(jié)束，而新的總線周期

46、還未開始，稱為無源狀態(tài)。 S2 S1 S0 作 用 S2 S1 S0 作 用 0 0 0 發(fā)中斷響應(yīng)信號(hào) 1 0 0取指令 0 0 1讀I/O端口 1 0 1讀存儲(chǔ)器 0 1 0寫I/O端口 1 1 0寫存儲(chǔ)器 0 1 1暫停 1 1 1無源狀態(tài)12:11448086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15AD16/ S3AD17/ S4AD18/ S5AD19/ S6BHE/ S7MN/ MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/ IO (S2)DT/ R (S1)DEN (S0)ALE (QS0)INTA (QS1)TESTREADYRESET12345678910111213141516