1、精選優(yōu)質(zhì)文檔-傾情為你奉上精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)專心-專注-專業(yè)精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)注意：為便于書寫，非運(yùn)算符采用。一、填空題（20分）1、十進(jìn)制編碼中，除了8421碼以外，還有5421是加權(quán)碼。而相鄰數(shù)字的代碼之間只有一位二進(jìn)制狀態(tài)不同的編碼叫做格雷碼2、數(shù)字電路中乘法的實(shí)現(xiàn)是基于移位和相加。3、雖有公式AB+AC+BCD=AB+AC可實(shí)現(xiàn)化簡，但常常有必要邏輯式AB+AC的實(shí)現(xiàn)電路采用AB+AC+BCD形式，原因是避免冒險競爭。4、邏輯函數(shù)的描述方法有：真值表，邏輯函數(shù)式，邏輯圖，波形圖，卡諾圖，硬件描述語言。5、和集電極開路門（簡稱OC）類似的C

2、MOS器件叫漏極開路門(OD)。6、相比TTL，CMOS器件，ECL器件速度更快，功耗更高。7、寫出英文縮寫的準(zhǔn)確中文含義，不得出現(xiàn)任何非漢字。 PROM：可編程只讀存儲器; TTL：邏輯門電路 DRAM：動態(tài)隨機(jī)存儲器;8、AD轉(zhuǎn)換器原理有很多種，速度最快（最快/快/慢），成本最高的是并行比較型。AD時，采樣電壓往往不能被特定最小數(shù)量單位整除，于是引入了量化誤差。9、555定時器實(shí)現(xiàn)單穩(wěn)態(tài)電路，是電平觸發(fā)，而4528和74LS121是脈沖觸發(fā)。10、利用JK觸發(fā)器J=K=1時輸出一個脈沖觸發(fā)器就翻轉(zhuǎn)一次的特點(diǎn)，可以非常方便的實(shí)現(xiàn)計數(shù)器電路。二、化簡（20分）1、Y(A,B,C)=(0,2,4

3、,6)2、Y(A,B,C,D)=(0,1,2,3,4,6,8,9,10,11,14)=ABC+ABC+ABC+ABC00011110001111011001110001101111 =AC(B+B)+AC(B+B) =AC+AC =C 由卡諾圖可得：Y(A,B,C,D) =b+ad+cd3、Y=AB+AC+CD+D4、Y=ABD+ABCD+BCD+(AB+C)(B+D) =AB+AC+D(C+1) =ABD+ABCD+BCD+ABD+BC+CD=AB+AC+D =A(BD+BD)+CD(AB+1)+B(CD+C) =A+CD+BC+BD三、假設(shè)信息輸入個數(shù)為n，如果要設(shè)計一個編碼器，請歸納所需

4、最少輸入輸出端個數(shù)的計算公式，要求具有無輸入判斷，優(yōu)先編碼特點(diǎn)。并以二進(jìn)制輸入個數(shù)14為例，畫出引腳配置圖。（10分）四、74LS153是一個雙4選1數(shù)據(jù)選擇器(說出器件功能)。寫出圖中Z與M、N、P、Q之間的邏輯表達(dá)式并化簡。（10分）(可以借鑒的邏輯式Y(jié)1=A1A0D13+ A1A0D12 +A1A0D11 +A1A0D10)五、左圖中的電路被稱為（請寫出全稱，給分點(diǎn)3個）：SR鎖存器，將改圖補(bǔ)成SR主從觸發(fā)器（可重畫）。畫出如右圖波形驅(qū)動下，左圖中輸出Q和Q 端的電壓波形，初態(tài)Q =0。（10分）六、（1）74LS90是一種異步(同步/異步)復(fù)位，異步(同步/異步)計數(shù)的十進(jìn)制計數(shù)器。

5、（2）74LS90計數(shù)邊沿是下降(上升/下降)沿。 （3）下左圖中QA連接到B端連線作用是：輸入計數(shù)脈沖加至QA （4）下左圖實(shí)現(xiàn)的是十進(jìn)制計數(shù)器。 （5）74LS90為什么沒有類似74LS160的C進(jìn)位輸出信號？74LS90是下降沿觸發(fā)計數(shù)。10進(jìn)制計數(shù)循環(huán)的9-0的QD是下降沿，可以提供高位計數(shù)器的計數(shù)脈沖。 （6）利用74LS90設(shè)計一個置九法6進(jìn)制計數(shù)器（繪于右側(cè)）。（10分）七、利用PROM設(shè)計實(shí)現(xiàn)多輸出輸出組合邏輯電路。分析下圖中的輸出邏輯函數(shù)。（10分）八、下圖是一個_電路， （1）在圖中標(biāo)出數(shù)字信號d3d0及其控制的開關(guān)序號S3S0，3為高位，0為低位。 （2）圖中電阻R=10

6、k，VREF=5V請計算該圖當(dāng)前輸出電壓vo。（10分）一、填空題（20分）1、十進(jìn)制編碼中，8421碼、5421碼、2421碼都是加權(quán)碼。而格雷碼的特點(diǎn)是相鄰數(shù)字的代碼之間只有一位二進(jìn)制狀態(tài)不同。2、數(shù)字電路中減法的實(shí)現(xiàn)是基于補(bǔ)碼和加法。3、有公式AB+AC+BCD=AB+AC，請使用公式法推導(dǎo)化簡過程AB+AC+BCD(A+A)=AB+AC+ABCD+ABCD=AB(1+CD)+AC(1+BD)=AB+AC4、邏輯函數(shù)的描述方法有：真值表，邏輯函數(shù)式，卡諾圖，波形圖，邏輯圖，硬件描述語言。5、和漏極開路門（簡稱OD）類似的TTL器件叫邏輯門電路6、綜合了TTL，CMOS器件優(yōu)點(diǎn)，BiCMO

7、S器件的延遲功耗積最小。7、寫出英文縮寫的準(zhǔn)確中文含義，不得出現(xiàn)任何非漢字。 FPGA：現(xiàn)場可編程門陣列; LSI：大規(guī)模集成電路 BiCMOS：雙極互補(bǔ)金屬氧化物半導(dǎo)體 8、關(guān)于AD轉(zhuǎn)換器原理，萬用表屬于雙積分式A/D轉(zhuǎn)換器，特點(diǎn)是速度慢，抗干擾能力強(qiáng)。9、555定時器實(shí)現(xiàn)單穩(wěn)態(tài)電路，是電平觸發(fā)，而4528和74LS121是邊沿觸發(fā)。10、JK觸發(fā)器解決了SR觸發(fā)器中的約束條件問題。二、化簡（20分）1、Y(A,B,C)=(1,3,5,7)2、Y(A,B,C,D)=(0,2,3,4,6,8,9,10,11,12,14)=ABC+ABC+ABC+ABC 00011110001011011001

8、111001101111=AC(B+B)+AC(B+B)=AC+AC=C 由卡諾圖可得：Y(A,B,C,D)= AB+BC +D3、Y=AB+AC+CD+D 4、Y=ABD+ABCD+BCD+(AB+C)(B+D)=AB+AC+C+D =ABD+BCD+AB+ABD+BC+CD=AB+A+C+DABD =AB+BC+ABD+CD=A+B+C+D =AB+BC+CD三、數(shù)據(jù)采集系統(tǒng)的數(shù)據(jù)源個數(shù)為n，請歸納一個最精簡的數(shù)據(jù)選擇器所需輸入輸出端個數(shù)（最少）的計算公式。并以數(shù)據(jù)源個數(shù)14為例，畫出引腳配置圖。（10分）四、利用74LS138（功能名稱3線8線譯碼器）設(shè)計一個多輸出的組合邏輯電路，輸出的

9、邏輯函數(shù)是為（10分）Z1=AC+ABC+ABCZ2=BC+ABCZ3=AC+BC+ABC五、左圖中的電路被稱為（請寫出全稱，給分點(diǎn)3個）： SR鎖存器，將改圖補(bǔ)成SR主從觸發(fā)器（可重畫）。畫出如右圖波形驅(qū)動下，左圖中輸出Q和Q 端的電壓波形，初態(tài)Q =0。（10分）六、（1）74LS90是一種異步(同步/異步)復(fù)位，異步(同步/異步)計數(shù)的十進(jìn)制計數(shù)器。 （2）74LS90計數(shù)邊沿是下降(上升/下降)沿。 （3）下圖中QA連接到B端連線作用是：輸入計數(shù)脈沖加至Qa （4）下圖實(shí)現(xiàn)的是十進(jìn)制計數(shù)器。 （5）74LS90為什么沒有類似74LS160的C進(jìn)位輸出信號？74LS90是下降沿觸發(fā)計數(shù)。

10、10進(jìn)制計數(shù)循環(huán)的9-0的QD是下降沿，可以提供高位計數(shù)器的計數(shù)脈沖。 （6）利用74LS90設(shè)計一個置零法6進(jìn)制計數(shù)器。（10分）七、分析如下電路，它是采用_擴(kuò)展方式。除此以外，存儲器還可以采用_方式實(shí)現(xiàn)存儲容量的擴(kuò)展。并在圖中勾出地址為800所在的芯片。(10分)八、下圖中是一個斯密特觸發(fā)器電路，輸入信號vi，VOH=VDD=5V，VOL=0V，VTH=2.5V，R1=10K，R2=20K，計算并描述該電路的閾值電平，畫出傳輸特性圖。（10分）1、35.3(10)轉(zhuǎn)換為2進(jìn)制是100011.0101 (小數(shù)部分4位有效數(shù)字)，C.5(16)轉(zhuǎn)換10進(jìn)制是12.3125、相比TTL，CMOS

11、等集成門，二極管與門（或門）電路的擴(kuò)展使用并聯(lián)方式而不使用串聯(lián)，原因是并聯(lián)擴(kuò)展并聯(lián)結(jié)構(gòu)簡單，串聯(lián)擴(kuò)展抬升輸出電壓3、TTL反相器輸入懸空，輸出端是高電平。4、不考慮擴(kuò)展等情況，要設(shè)計一個十選一的數(shù)據(jù)選擇電路，總共需要_個輸入輸出引腳。5、串行進(jìn)位加法器相比于超前進(jìn)位加法器，優(yōu)點(diǎn)是邏輯電路比較簡單缺點(diǎn)是運(yùn)算速度不高。6、國標(biāo)中，在觸發(fā)器電路圖符號中，輸入端有“”表示邊沿觸發(fā)，輸出端有“”表示主從觸發(fā)7、若存儲器容量尋址容量為0.5M，則地址代碼應(yīng)取219位. 8、寫出英文縮寫的準(zhǔn)確中文含義，不得出現(xiàn)任何非漢字。 PROM：可編程只讀存儲器; TTL：邏輯門電路 DRAM：動態(tài)隨機(jī)存儲器 NMOS

12、：N溝道金屬氧化物半導(dǎo)體二、化簡（20分）1、Y(A,B,C)=(1,3,5,7)2、Y(A,B,C,D)=(0,2,3,4,6,8,9,10,11,12,14)同試卷二同試卷二3、4、Y=ABD+ABCD+BCD+(AB+C)(B+D) 同試卷二同試卷二三、簡答題（15分）1、一種共陽極LED數(shù)碼管導(dǎo)通壓降1.7V，使用OC七段譯碼器驅(qū)動（輸出低電平0.3V）。如果使用一枚限流電阻接數(shù)碼管陽極，希望數(shù)字顯示最亮?xí)r數(shù)碼管單管段電流10mA，請計算選用的限流電阻阻值，顯示數(shù)字“8”時的單管段電流大小；4、下圖表示不同的集成器件的功耗與延遲的關(guān)系，請將TTL、BiCMOS、ECL、CMOS正確的填

13、入4個框中。四、74LS153是一個雙4選1數(shù)據(jù)選擇器（說出器件功能)。寫出圖中Z與M、N、P、Q之間的邏輯表達(dá)式并化簡。(可以借鑒的邏輯式)（10分）五、左圖中的電路被稱為（請寫出全稱，給分點(diǎn)3個）：SR鎖存器，虛線框內(nèi)的電路被稱為：與非門_。畫出Q和Q端的電壓波形，CLK與S、R波形如右圖，初態(tài)Q =0。（10分）六、（1）74LS163功能表如右圖，它是一種_(同步/異步)復(fù)位，_(同步/異步)計數(shù)的_進(jìn)制計數(shù)器（提示：160163均為計數(shù)器）。 （2）74LS163計數(shù)邊沿是_(上升/下降)沿。 （3）下左圖中G2門輸出到端連線作用是：_ （4）下左圖實(shí)現(xiàn)的是_進(jìn)制計數(shù)器。 （5）為什

14、么不利用C進(jìn)位輸出信號？_ _ （6）利用進(jìn)位信號C設(shè)計一個7進(jìn)制計數(shù)器（繪于右側(cè)）。（10分）七、利用PROM設(shè)計實(shí)現(xiàn)如下多輸出組合邏輯電路。寫出設(shè)計過程，并利用下圖實(shí)現(xiàn)。（10分）八、計算下圖中輸出單穩(wěn)態(tài)波形的脈沖寬度，R1=5K，C=200nF，5腳參考電平4V。（10分）一、填空題（15分）1、國標(biāo)中，在觸發(fā)器電路圖符號中，輸入端既有“”又有“o”的表示下降沿觸發(fā)，RD端有“o”的表示下降沿觸發(fā)2、用于描述時序邏輯電路的方法有：邏輯方程式，轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖和時序圖。3、作為概念，ROM和RAM的區(qū)別及特征缺點(diǎn)是ROM只能讀出，一般不能寫入，掉電數(shù)據(jù)不會丟失，RAM是隨機(jī)存取存儲器，它

15、的特點(diǎn)是易揮發(fā)性，即掉電失憶，但實(shí)際上，ROM中EPROM，E2 PROM等是可以重復(fù)寫入數(shù)據(jù)的(請舉例2種即可)。5、音樂CD的采樣頻率是44KHz，原因是根據(jù)采樣定理和人耳可聽頻率上限是20kHz。8、寫出英文縮寫的準(zhǔn)確中文含義，不得出現(xiàn)任何非漢字。 FPGA：現(xiàn)場可編程門陣列; LSI：大規(guī)模集成電路 BiCMOS：雙極互補(bǔ)金屬氧化物半導(dǎo)體 二、化簡（20分）1、Y(A,B,C)=(0,2,4,6)同試卷一2、Y(A,B,C,D)=(0,1,2,3,4,6,8,9,10,11,14)同試卷一3、Y=AB+AC+CD+D同試卷一4、同試卷一三、簡答題（15分）1、一種共陽極LED數(shù)碼管導(dǎo)通

16、壓降1.7V，使用OC七段譯碼器驅(qū)動（輸出低電平0.3V）。如果使用七枚限流電阻接數(shù)碼管陰極，希望數(shù)碼管單管段電流10mA，電阻阻值應(yīng)為多少？顯示“1”，“2”，“8”時，數(shù)碼管功耗分別是多少？4、下圖表示不同的集成器件的功耗與延遲的關(guān)系，請將TTL、BiCMOS、ECL、CMOS正確的填入4個框中。 四、利用74LS138（功能名稱：3線8線譯碼器）設(shè)計一個多輸出的組合邏輯電路，輸出的邏輯函數(shù)是為（10分）五、左圖中的電路被稱為（請寫出全稱，給分點(diǎn)3個）：_，虛線框內(nèi)的電路被稱為：_。畫出左圖中電平觸發(fā)SR觸發(fā)器Q和Q端的電壓波形，CLK與SR波形如右圖，初態(tài)Q =0。（10分）六、74LS

17、90是一種異步(同步/異步)復(fù)位，異步(同步/異步)計數(shù)的十進(jìn)制計數(shù)器。 （2）74LS90計數(shù)邊沿是下降(上升/下降)沿。 （3）下圖中QA連接到B端連線作用是：輸入計數(shù)脈沖加至Qa （4）下圖實(shí)現(xiàn)的是十進(jìn)制計數(shù)器。 （5）74LS90為什么沒有類似74LS160的C進(jìn)位輸出信號？74LS90是下降沿觸發(fā)計數(shù)。10進(jìn)制計數(shù)循環(huán)的9-0的QD是下降沿，可以提供高位計數(shù)器的計數(shù)脈沖。 （6）利用74LS90設(shè)計一個置零法7進(jìn)制計數(shù)器。（10分）七、存儲器可以采用_和_兩種擴(kuò)展方式實(shí)現(xiàn)更大容量的存儲。分析如下電路，描述該電路的存儲容量。(10分)八、計算下圖中輸出波形的頻率，R1=10K，R2=2

18、0K，C=200n，5腳參考電平4V。（10分）一、填空題（15分）1、33.3(10)轉(zhuǎn)換為2進(jìn)制是100001.0100(小數(shù)部分4位有效數(shù)字)，B.5(16)轉(zhuǎn)換10進(jìn)制是11.31252、相比TTL，CMOS等集成門，二極管與門（或門）電路的擴(kuò)展使用并聯(lián)方式而不使用串聯(lián)，原因是并聯(lián)擴(kuò)展并聯(lián)結(jié)構(gòu)簡單,抬升輸出電壓,，串聯(lián)擴(kuò)展_抬升電壓_3、TTL反相器輸入懸空，輸出端是低電平。4、不考慮擴(kuò)展等情況，要設(shè)計一個十選一的數(shù)據(jù)選擇電路，總共需要15個輸入輸出引腳。5、串行進(jìn)位加法器相比于超前進(jìn)位加法器，優(yōu)點(diǎn)是邏輯電路比較簡單缺點(diǎn)是運(yùn)算速度不高。6、國標(biāo)中，在觸發(fā)器電路圖符號中，輸入端有“”表示

19、邊沿觸發(fā)，輸出端有“”表示主從觸發(fā)7、若存儲器容量尋址容量為0.5M，則地址代碼應(yīng)取219位.8、寫出英文縮寫的準(zhǔn)確中文含義，不得出現(xiàn)任何非漢字。 PROM：可編程只讀存儲器; TTL：邏輯門電路 DRAM：動態(tài)隨機(jī)存儲器 NMOS：N溝道金屬氧化物半導(dǎo)體二、化簡（20分）1、Y(A,B,C)=(1,3,5,7)2、Y(A,B,C,D)=(0,2,3,4,6,8,9,10,11,12,14)同試卷一同試卷一3、4、Y=ABD+ABCD+BCD+(AB+C)(B+D)同試卷一同試卷一三、簡答題（15分）1、一種共陽極LED數(shù)碼管導(dǎo)通壓降1.7V，使用OC七段譯碼器驅(qū)動（輸出低電平0.3V）。如果

20、使用一枚限流電阻接數(shù)碼管陽極，希望數(shù)字顯示最亮?xí)r數(shù)碼管單管段電流10mA，請計算選用的限流電阻阻值，顯示數(shù)字“8”時的單管段電流大??；4、下圖表示不同的集成器件的功耗與延遲的關(guān)系，請將TTL、BiCMOS、ECL、CMOS正確的填入4個框中。（同試卷二）四、74LS153是一個雙4選一數(shù)據(jù)選擇器(說出器件功能)。寫出圖中Z與M、N、P、Q之間的邏輯表達(dá)式并化簡。(可以借鑒的邏輯式)（10分）五、左圖中的電路被稱為（請寫出全稱，給分點(diǎn)3個）：SR鎖存器，虛線框內(nèi)的電路被稱為：與非門電路。畫出Q和Q端的電壓波形，CLK與S、R波形如右圖，初態(tài)Q =0。（10分）六、（1）74LS90是一種異步(同

21、步/異步)復(fù)位，異步(同步/異步)計數(shù)的十進(jìn)制計數(shù)器。 （2）74LS90計數(shù)邊沿是下降(上升/下降)沿。 （3）下圖中QA連接到B端連線作用是：輸入計數(shù)脈沖加至Qa （4）下圖實(shí)現(xiàn)的是十進(jìn)制計數(shù)器。 （5）74LS90為什么沒有類似74LS160的C進(jìn)位輸出信號？74LS90是下降沿觸發(fā)計數(shù)。10進(jìn)制計數(shù)循環(huán)的9-0的QD是下降沿，可以提供高位計數(shù)器的計數(shù)脈沖。 （6）利用74LS90設(shè)計一個置九法7進(jìn)制計數(shù)器（繪于右側(cè)）。（10分）七、利用PROM設(shè)計實(shí)現(xiàn)如下多輸出組合邏輯電路。寫出設(shè)計過程，并利用下圖實(shí)現(xiàn)。（10分）八、計算下圖中輸出單穩(wěn)態(tài)波形的脈沖寬度，R1=5K，C=200nF，5腳

22、參考電平4V。（10分）一、填空題（20分），答案填寫在表格中。1、請指出不是數(shù)字量的選項B A、模擬信號經(jīng)過采樣保持量化編碼B、模擬信號經(jīng)過采樣保持處理的 C、普通網(wǎng)線上傳輸?shù)臄?shù)據(jù)D、由于信號耦合，7400輸出端出現(xiàn)3.6,4.0,0.3三個電平2、CPLD的意思是？D A、增強(qiáng)可編程邏輯器件B、現(xiàn)場可編程門陣列C、閃存D、復(fù)雜可編程邏輯器件3、綜合性能最好的門器件是：B A、TTLB、BiCMOSC、ECLD、I2L4、在組合邏輯電路中，關(guān)于競爭冒險描述正確的是 B A、競爭冒險只存在于一個信號通過不同的傳輸通道抵達(dá)相同的位置時 B、競爭是輸入信號在時間上的競爭，冒險是這種競爭引發(fā)的尖脈噪

23、聲 C、競爭就是冒險，一個意思，兩種表述 D、避免競爭冒險的方法只有選通和濾波2種。5、基本SR觸發(fā)器中所謂“不定狀態(tài)”對應(yīng)的輸入組合情況下：C A、此時輸出狀態(tài)可能為1，可能為0 B、當(dāng)輸入狀態(tài)發(fā)生變化時，輸出狀態(tài)不定 C、當(dāng)輸入狀態(tài)同時變化時，輸出狀態(tài)可能為1可能為0 D、此時輸出信號無法測量6、U盤的存儲單元是用_實(shí)現(xiàn)的C A、E2PROMB、PROMC、FLASHD、EPROM7、不屬于通用集成器件的是B A、邏輯門B、CPUC、PALD、CPLD8、需要觸發(fā)才能振蕩的多諧振蕩電路是：C A、利用施密特觸發(fā)器實(shí)現(xiàn)的B、對稱多諧振蕩電路 C、利用集成單穩(wěn)態(tài)74121實(shí)現(xiàn)的D、利用555定

24、時器實(shí)現(xiàn)的9、雙極性555定時器的最大負(fù)載電流是D A、0.4mAB、4mA C、20mAD、200mA10、A/D中抗干擾能力最差的是B A、并行比較B、逐次逼近C、V-T雙積分D、V-f雙積分11、在（ ）進(jìn)制下，表達(dá)式98718成立。C A、二B、八C、 十六D、十12、聯(lián)合國常任理事國一票否決，若同意為1，不同意為0；通過為1，不通過為0（不考慮棄權(quán)）。則下列四輸入端（）門電路能實(shí)現(xiàn)“四人一致同意才通過”的表決功能。A A、與B、與非C、或非D、異或13、電路圖符號中輸出端有“”表示（）。C A、主從觸發(fā)器B、三態(tài)輸出C、集電極開路D、輸出端低電平有效14、與十六進(jìn)制數(shù)(29.1)16

25、相等的二進(jìn)制數(shù)為（）。D A、101001.1B、11001.0001C、101010.1D、101001.000115、跟四變量函數(shù)的最小項相鄰的最小項是（）D A、B、C、D、16、（ ）C A、B、C、D、17、設(shè)觸發(fā)器的初態(tài)為Qn，將JK觸發(fā)器的Q、輸出端分別連接到JK輸入端，即J=Q，K=，則當(dāng)CP脈沖到來時，觸發(fā)器的狀態(tài)Qn+1為（）。C A、0B、1C、QnD、18、一有雙輸入變量A、B的異或門，當(dāng)B分別為1、0時，輸出Y分別為（）。A A、AB、0C、0、D、1、19、下列函數(shù)表達(dá)式中，（）是標(biāo)準(zhǔn)最簡“與或”式。B A、 B、 C、 D、20、設(shè)觸發(fā)器的初態(tài)為Qn，將D觸發(fā)器的Q、輸出端通過雙輸入的或非門連接到D輸入端，則當(dāng)CP脈沖到來時，觸發(fā)器的狀態(tài)Qn+1為（）。A A、0B、1C、QnD、1234567891011121314151617181920二、填空（20分）1、38.13轉(zhuǎn)換為2進(jìn)制是_(小數(shù)部分4位有效數(shù)字)，C2.5D(16)轉(zhuǎn)換10進(jìn)制是_2、由于二極管門電路輸出端的電平比輸入