1、數(shù)字電子技術(shù)基礎(chǔ)教學(xué)課件南京航空航天大學(xué)自動(dòng)化學(xué)院 傅大豐E-mail： 補(bǔ)：半導(dǎo)體基礎(chǔ)知識(shí)半導(dǎo)體基礎(chǔ)知識(shí)（1）本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge兩種載流子半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體N型半導(dǎo)體多子：自由電子少子：空穴半導(dǎo)體基礎(chǔ)知識(shí)（2）雜質(zhì)半導(dǎo)體P型半導(dǎo)體多子：空穴少子：自由電子半導(dǎo)體基礎(chǔ)知識(shí)（3）PN結(jié)的形成空間電荷區(qū)（耗盡層）擴(kuò)散和漂移半導(dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧诱螂妷喊雽?dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧臃聪螂妷喊雽?dǎo)體基礎(chǔ)知識(shí)（5）PN結(jié)的伏安特性正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)K:波爾茲曼常數(shù)T:熱力學(xué)溫度q: 電子電荷第二章 門電路2.

2、1 概述門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門 門電路中以高/低電平表示邏輯狀態(tài)的1/0獲得高、低電平的基本原理高/低電平都允許有一定的變化范圍正邏輯：高電平表示1，低電平表示0負(fù)邏輯：高電平表示0，低電平表示12.2 半導(dǎo)體二極管和三極管的開關(guān)特性2.2.1 半導(dǎo)體二極管的結(jié)構(gòu)和外特性2.2.2 半導(dǎo)體三極管的開關(guān)特性2.2.1 半導(dǎo)體二極管的結(jié)構(gòu)和外特性（Diode）二極管的結(jié)構(gòu)： PN結(jié) + 引線 + 封裝構(gòu)成PN二極管的開關(guān)特性：高電平：VIH=VCC低電平：VIL=0 VI=VIH, D截止，VO=VOH=VCCVI=VIL, D導(dǎo)通，VO=VOL=0.7V二

3、極管的開關(guān)等效電路：二極管的動(dòng)態(tài)電流波形：一、雙極型三極管的開關(guān)特性（BJT, Bipolar Junction Transistor）二、場(chǎng)效應(yīng)管（ MOS管）的開關(guān)特性（ Field-Effect-Transistor ，Metal-Oxide-Semiconductor ）2.2.2 半導(dǎo)體三極管的開關(guān)特性（Transistor）雙極型三極管的結(jié)構(gòu)管芯 + 三個(gè)引出電極 + 外殼基區(qū)薄低參雜發(fā)射區(qū)高參雜集電區(qū)低參雜以NPN為例說明工作原理：當(dāng)VCC VBBbe 正偏, bc 反偏e區(qū)發(fā)射大量的電子b區(qū)薄，只有少量的空穴bc反偏，大量電子形成IC1、三極管的輸入特性曲線（NPN）VON ：

4、開啟電壓硅管，0.5 0.7V鍺管，0.2 0.3V近似認(rèn)為:VBE 0.7V以后，基本為水平直線特性曲線分三個(gè)部分放大區(qū)：條件VCE 0.7V, iB 0, iC隨iB成正比變化， iC=iB飽和區(qū)：條件VCE 0, VCE 很低，iC 隨iB增加變緩，趨于“飽和”截止區(qū)：條件VBE = 0V, iB = 0, iC = 0, ce間“斷開” 3、雙極型三極管的基本開關(guān)電路：只要參數(shù)合理：VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL工作狀態(tài)分析：圖解分析法：4、三極管的開關(guān)等效電路截止?fàn)顟B(tài)飽和導(dǎo)通狀態(tài)5、動(dòng)態(tài)開關(guān)特性：從二極管已知，PN結(jié)存在電容效應(yīng)在飽和與截止兩

5、個(gè)狀態(tài)之間轉(zhuǎn)換時(shí)，iC的變化將滯后于VI，則VO的變化也滯后于VI二、MOS管的開關(guān)特性1、MOS管的結(jié)構(gòu)S (Source)：源極G (Gate)：柵極D (Drain)：漏極B (Substrate):襯底金屬層氧化物層半導(dǎo)體層PN結(jié)以N溝道增強(qiáng)型為例：以N溝道增強(qiáng)型為例：當(dāng)加+VDS時(shí)，VGS=0時(shí)，D-S間是兩個(gè)背向PN結(jié)串聯(lián)，iD=0加上+VGS，且足夠大至VGS VGS (th), D-S間形成導(dǎo)電溝道（N型層）開啟電壓2、輸入特性和輸出特性輸入特性：直流電流為0，看進(jìn)去有一個(gè)輸入電容CI，對(duì)動(dòng)態(tài)有影響輸出特性：iD = f (VDS) 對(duì)應(yīng)不同的VGS下得一族曲線 漏極特性曲線（

6、分三個(gè)區(qū)域）截止區(qū)恒流區(qū)可變電阻區(qū)漏極特性曲線（分三個(gè)區(qū)域）截止區(qū)：VGS 109漏極特性曲線（分三個(gè)區(qū)域）恒流區(qū)： iD 基本上由VGS決定，與VDS 關(guān)系不大漏極特性曲線（分三個(gè)區(qū)域）可變電阻區(qū)：當(dāng)VDS 較低（近似為0）， VGS 一定時(shí)， 這個(gè)電阻受VGS 控制、可變。MOS管的基本開關(guān)電路開關(guān)等效電路OFF ，截止?fàn)顟B(tài) ON，導(dǎo)通狀態(tài)5、MOS管的四種類型增強(qiáng)型耗盡型大量正離子導(dǎo)電溝道門(電子開關(guān))滿足一定條件時(shí)，電路允 許信號(hào)通過 開關(guān)接通 。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時(shí)，信號(hào)通不過 開關(guān)斷開 。開關(guān)作用二極管反向截止：開關(guān)接通開關(guān)斷開三極管（C,E)飽和區(qū)： 截止區(qū)：開關(guān)接通

7、CEB開關(guān)斷開 正向?qū)ǎ?CEB數(shù)字電路的輸入和輸出信號(hào)只有高電平（UIH和 U0H ）和低電平（ UIL和 U0L ）兩種狀態(tài)。關(guān)于高電平和低電平高電平和低電平是相對(duì)的，不是一個(gè)定值2.3 最簡(jiǎn)單的與、或、非門電路分立元件門電路2.3.1 二極管與門設(shè)VCC = 5V加到A,B的 VIH=3V VIL=0V二極管導(dǎo)通時(shí) VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定3V以上為10.7V以下為0這種與門電路雖然很簡(jiǎn)單，但存在著嚴(yán)重的缺點(diǎn) 輸出電平都比輸入電平高出0.7V電平偏離，如果將三個(gè)這種門級(jí)聯(lián)（前級(jí)的輸出作為后級(jí)

8、的輸入），UCC（5V）0V則最后一級(jí)的輸出低電平偏離到2.1V，已接近規(guī)定的輸入的高電平，會(huì)造成邏輯混亂。0.7V1.4V2.1VVD1VD2RVD1VD2RVD1VD2RVD1VD2RUCC（5V）RL=R3V3V3.7V2.5V當(dāng)輸出端對(duì)地接上負(fù)載電阻（常稱為下拉負(fù)載）時(shí)，會(huì)使輸出高電平降低，即帶負(fù)載能力差，嚴(yán)重時(shí)會(huì)造成邏輯混亂。 2.3.2 二極管或門設(shè)VCC = 5V加到A,B的 VIH=3V VIL=0V二極管導(dǎo)通時(shí) VDF=0.7VABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定2.3V以上為10V以下為0二極管構(gòu)成的門電路的缺

9、點(diǎn)電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路2.3.3 三極管非門（反相器）三極管的基本開關(guān)電路就是非門。實(shí)際應(yīng)用中，為保證VI=VIL時(shí)T可靠截止，常在 輸入接入負(fù)壓 參數(shù)合理？VI=VIL時(shí)，T截止，VO=VOHVI=VIH時(shí)，T導(dǎo)通，VO=VOL例2.3.1：計(jì)算參數(shù)設(shè)計(jì)是否合理。5V- 8V3.3K10K1K=20VCE(sat) = 0.1VVIH=5VVIL=0V例2.3.1：計(jì)算參數(shù)設(shè)計(jì)是否合理將發(fā)射極外接電路化為等效的VB與RB電路當(dāng)當(dāng)又因此，參數(shù)設(shè)計(jì)合理。1. 體積大、工作不可靠。2. 需要不同電源。3. 各種門的輸入、輸出電平不匹配。分立元件門電路的缺點(diǎn)：采用類似的方法還可以

10、構(gòu)成或非門、異或門等。1961年，TI公司制作了集成電路IC按規(guī)模分為SSI、MSI、LSI、VLSITTL電路：三極管三極管邏輯電路，種類繁多、譬如74系列TTL反相器74LS07 2.4 TTL門電路（Transistor-Transistor Logic）數(shù)字集成電路：在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏輯電路所需要的全部元件和連線。使用時(shí)接：電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價(jià)格便宜的特點(diǎn)。TTL型電路：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為: Transistor Transistor Logic。 所有的TTL電路工作電壓都是5V。 電路集成門電

11、路的發(fā)展方向：高速、低功耗、高抗干擾能力、帶負(fù)載能力強(qiáng)。100個(gè)以下：小規(guī)模集成電路 ( Small Scale Integration :SSI ) 幾百個(gè)：中規(guī)模集成電路 （Medium Scale Integration :MSI ) 幾千個(gè)：大規(guī)模集成電路 （ Large Scale Integration :LSI ) 一萬個(gè)以上：超大規(guī)模集成電路 （ Very Large Scale Integration :VLSI ) 名稱一、TTL非門的電路結(jié)構(gòu)T1是輸入級(jí)， T2是倒相級(jí)， T3 、 T4 是輸出級(jí)。2.4.1 TTL反相器的電路結(jié)構(gòu)和工作原理D1起保護(hù)作用， D2起電平移

12、位UCCR1R2R4T3D2T4R3D1T1T2uouIYA工作原理設(shè) VIVILT1的e結(jié)導(dǎo)通VB10.9V T2的e結(jié)不會(huì)導(dǎo)通 T1工作在深飽和狀態(tài)（R1cR2Rcb2很大） VCE（sat）0 R1c很大 I1C很小 T2截止 VC2高電平、VE2低電平 T4導(dǎo)通、T5截止 VOVOH工作原理分析I VIVIHT1的e結(jié)導(dǎo)通VB14.1V(能堅(jiān)持多久？視T2不存在) T2、T5的e結(jié)同時(shí)導(dǎo)通 VB12.1V VC2降低、VE2升高 T4截止 、T5導(dǎo)通 VOVOL Y A工作原理分析IIuI=UIH時(shí)UCCR1R2R4T4D2T5R3D1T1T2uouIYAuC2=UBE5+UCES20

13、.7+0.3=1V，迫使T4截止.可見輸出和輸入之間是反相關(guān)系，即 :空載輸出時(shí)約為0.3V3.4V1.4V1V0.7V0.3VuO=UOLuE1=3.4V，而T1的集電極被T2、 T5的發(fā)射結(jié)限幅，uC1=1.4V，此時(shí)T1集電結(jié)正向?qū)ǘl(fā)射結(jié)反偏（常稱為倒置工作狀態(tài)），可以簡(jiǎn)單的認(rèn)為發(fā)射結(jié)截止，可使T2、 T5飽和。2.1V需要說明的幾個(gè)問題： 二、電壓的傳輸特性二、電壓的傳輸特性二、電壓的傳輸特性UILmax uO/VuI/V055UOFF通常用抗干擾容限來表示抗干擾能力?！叭菹蕖笨衫斫猓鹤鳛橐粋€(gè)實(shí)用電路必須容許有干擾，但不能太大，是有限制的。1.關(guān)門電平UOFF 反相器輸出高電平（不

14、是空載時(shí)的5V，要比5V低一些，如3.4V）時(shí)，稱為關(guān)門或截止?fàn)顟B(tài)保證反相器關(guān)門（輸出為高電平）的輸入低電平的最大值叫關(guān)門電平UOFF ，它比UILmax略大一點(diǎn)。3.4關(guān)門三、輸入噪聲容限2.開門電平UON 保證反相器開門（輸出為低電平）的輸入高電平的最小值叫開門電平UON，它基本上就是UIHmin。 UIHmin uO/VuI/V055UON開門反相器輸出低電平時(shí)，稱為開門或飽和狀態(tài)。UILUIHUOFF低電平噪聲容限 VNLVOFF-VOL（max）0.8V-0.4V0.4V高電平噪聲容限 VNHVOH（min）-VON2.4V-2.0V0.4V3.輸入噪聲容限TTL門電路的輸出高低電平

15、不是一個(gè)值，而是一個(gè)范圍。同樣，它的輸入高低電平也有一個(gè)范圍，即它的輸入信號(hào)允許一定的容差，稱為噪聲容限。四、TTL反相器的靜態(tài)輸入/輸出特性及其應(yīng)用舉例 目的-為了正確地處理門電路與門電路、門電路與其他電路之間的連接。輸入特性之輸入低電平 當(dāng)僅考慮輸入信號(hào)是高電平和低電平時(shí)，忽略T2、T5的C結(jié)反向電流以及R3對(duì)T5基極回路的影響，簡(jiǎn)化如圖2.4.4 所示。VI=VIL=0.2V 圖2.4.4 TTL反相器的輸入端等效電路產(chǎn)品規(guī)定IIL1.6mA。 輸入特性之輸入高電平電流VI=VIH=3.4V時(shí)T1管處于倒置狀態(tài)，即vBC0、vBE0,c1、e1互換了 圖2.4.4 TTL反相器的輸入端等

16、效電路IIH=iIB1，i為倒置放大的電流放大系數(shù)。 由于i的值遠(yuǎn)小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH40uA。輸入特性曲線 當(dāng)輸入端開路時(shí)，T1也沒有發(fā)射極電流，即:輸入端開路也相當(dāng)于輸入高電平。 輸入電壓介于高、低電平之間的情況要復(fù)雜一些，但考慮到這種情況只發(fā)生在輸入信號(hào)電平轉(zhuǎn)換的短暫過程中，就不做詳細(xì)分析了 。輸入特性曲線輸入端的等效電路UCCR1T5R3D1T1uIT2iIIISuIiI0IIHuI=0時(shí)的輸入電流叫做輸入短路電流IIS顯然IIS的數(shù)值比IIL稍大一點(diǎn)。 輸出特性 高電平輸出特性 vo=VOH T4和D2導(dǎo)通、T5截止 ，輸出端簡(jiǎn)化如圖2.4.6 所示。 總

17、體說，VOH隨IL變化小轉(zhuǎn)折點(diǎn) 圖2.4.6 TTL反相器高電平輸出等效電路 但考慮到門電路（主要是T4工作在放大狀態(tài)）的功耗限制，74LS系列規(guī)定IOH=0.4mA。射極輸出輸出特性 低電平輸出特性 vo=VOL T5飽和導(dǎo)通、T4截止 ，輸出端簡(jiǎn)化如圖2.4.8 所示。 總體說，線性VoL隨iL增加略有增加 圖2.4.8 TTL反相器高電平輸出等效電路飽和導(dǎo)通的電阻10歐輸出低電平時(shí)，T4截止， T5飽和 當(dāng)我們發(fā)現(xiàn)門電路的輸出電平不正常時(shí)，應(yīng)從三個(gè)方面來考慮：1.輸入電平是否滿足要求；2.負(fù)載是否太重；3.門電路本身損壞 UCCR1R2R4T3D2T5R3D1T1T2uouIYA T5工

18、作在飽和狀態(tài)，輸出電阻很?。ㄒ话阒挥?0左右），故灌電流IOL對(duì)輸出低電平影響也很小。輸出低電平時(shí)的等效電路等效RLUCCT5uoIOL 考慮到門電路的功耗（主要是T4）限制，74LS系列的IOL=8mA。輸入/出特性應(yīng)用舉例例：扇出系數(shù)（Fan-out），試計(jì)算門G1能驅(qū)動(dòng)多少個(gè)同樣的門電路負(fù)載輸入端負(fù)載特性 在使用具體門電路時(shí)，有時(shí)需要在輸入端與地之間或輸入端與信號(hào)的低電平之間接入電阻RP，如圖2.4.11所示。 RP大，vI大拐點(diǎn)vI1.4V，Roff=1.5k圖2.4.11 TTL反相器輸入端經(jīng)電阻接地 時(shí)的等效電路圖2.4.12 TTL反相器輸入端負(fù)載特性2.4.4 其他類型的TTL

19、門電路一、其他邏輯功能的門電路1. 與非門2. 或非門3.與或非4. 異或門二、集電極開路的門電路1、推拉式輸出電路結(jié)構(gòu)的局限性 輸出電平不可調(diào)(Vcc固定，VOH就固定) 負(fù)載能力不強(qiáng)，尤其是高電平輸出 輸出端不能并聯(lián)使用（一個(gè)輸出高電平，另外為低電平，右圖所示） OC門 2、OC門的結(jié)構(gòu)特點(diǎn)OC門實(shí)現(xiàn)的線與3、外接負(fù)載電阻RL的計(jì)算3、外接負(fù)載電阻RL的計(jì)算3、外接負(fù)載電阻RL的計(jì)算三、三態(tài)輸出門（Three state Output Gate ,TS）三態(tài)門的用途 圖2.4.32 用三態(tài)輸出門接成總線結(jié)構(gòu)圖2.4.33 用三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸三態(tài)門的典型應(yīng)用 分時(shí)控制電路依次使三

20、態(tài)門G1、 G2 G7使能（且任意時(shí)刻使能一個(gè)） ，就將D1、 D2 D7（以反碼的形式）分時(shí)送到總線上 1EN 1EN 1EN分時(shí)控制電路D0D1D7G0G1G7在一些復(fù)雜的數(shù)字系統(tǒng)中（如計(jì)算機(jī)）為了減少各單元電路之間的連線，使用了“總線” 0 1 11 0 11 1 0總線雙向傳輸數(shù)據(jù)線當(dāng)G1使能，G2高阻時(shí)當(dāng)時(shí)G2使能，G1高阻 1EN1G1G21ENAB/BABAX數(shù)據(jù)從A到B數(shù)據(jù)從B到A X010174/54系列（標(biāo)準(zhǔn)系列）：如74 00器件的命名請(qǐng)參照書后的附錄SN 74 XX 00 C D 陶瓷封裝直插工作溫度范圍：070度器件系列和品種代號(hào)生產(chǎn)廠商一、高速系列74H/54H （

21、High-Speed TTL）電路的改進(jìn)(1)輸出級(jí)采用復(fù)合管（減小輸出電阻Ro）(2)減少各電阻值2. 性能特點(diǎn)速度提高（ ）的同時(shí)功耗也增加（ ）2.4.5 TTL電路的改進(jìn)系列（改進(jìn)指標(biāo)： )二、肖特基系列74S/54S（Schottky TTL）電路改進(jìn)采用抗飽和三極管用有源泄放電路代替74H系列中的R3減小電阻值2. 性能特點(diǎn)速度進(jìn)一步提高，電壓傳輸特性沒有線性區(qū)，功耗增大三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL）四、74AS,74ALS （Advanced Low-Power Schottky TTL）。574LS系列為低功耗肖特基系列

22、。674AS系列為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。774ALS系列為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。TTL集成邏輯門電路系列簡(jiǎn)介174系列為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。274L系列為低功耗TTL系列，又稱LTTL系列。374H系列為高速TTL系列。474S系列為肖特基TTL系列，進(jìn)一步提高了速度。如圖示。一、MOS管的開關(guān)特性（一）MOS管的基本開關(guān)電路 以增強(qiáng)型NMOS管基本開關(guān)電路為例 當(dāng)uI UGS（TH） 時(shí)，溝道電阻變得很小，我們可以將MOS管看作是一個(gè)電壓控制的電子開關(guān) TuIuOUDDRDDGSUGS(TH)UDSID0UGSID0輸出為

23、低電平，uO=UOL0V輸出即為高電平，uO=UOHUDDUGSUGS(TH)2.6 CMOS門電路（Complementary）（二）MOS管的開關(guān)等效電路 截止時(shí)漏源間的內(nèi)阻ROFF很大，可視為開路C表示柵極的輸入電容。數(shù)值約為幾個(gè)皮法因此這個(gè)電阻一般情況不能忽略不計(jì)導(dǎo)通時(shí)漏源間的內(nèi)阻RON約在1K以內(nèi)，且與UGS有關(guān)（ UGS RON ）開關(guān)電路的輸出端不可避免地會(huì)帶有一定的負(fù)載電容，所以在動(dòng)態(tài)工作時(shí)，漏極電流ID和輸出電壓UO=UDS的變化會(huì)滯后于輸入電壓的變化，這一點(diǎn)和雙極型三極管是相似的。 DGSCDGSCRON導(dǎo)通時(shí)截止時(shí)UDSID0UGSUGS1UGS1RON2RON1ROFF

24、SDGIDUDSUGS特性曲線越陡，表示RON越小RON2UDD時(shí)，D1導(dǎo)通；uI5V時(shí)，且輸出電流不超過允許范圍時(shí)，VOH=0.95VDD,VOL109），傳輸門截止。輸入在0 UDD 之間T1、 T2 總有一個(gè)導(dǎo)通，輸入與輸出之間呈低阻態(tài)（RON1K），傳輸門導(dǎo)通。（0V）時(shí)，四、CMOS傳輸門及雙向模擬開關(guān)T1T2UDDCCuo/uiui/uoTGuo/uiui/uoCC利用傳輸門可以組合成各種復(fù)雜的邏輯電路 傳輸門的另一個(gè)重要用途是做模擬開關(guān)，用來傳輸連續(xù)變化的模擬電壓信號(hào)。模擬開關(guān)廣泛用于多路模擬信號(hào)的切換，如電視機(jī)的多路音頻、視頻切換。TGuo/uiui/uoC1C常用的模擬開關(guān)有CC4066四路雙向模擬開關(guān)，在UDD=15V時(shí)的導(dǎo)通電阻RON240，且基本不受輸入電壓的影響。這一點(diǎn)是無法用一般的邏輯門實(shí)現(xiàn)的，模擬開關(guān)的基本電路是由傳輸門和反相器組成的。目前精密的CMOS雙向模擬開關(guān)的RON10（如MAX312、313、314）。當(dāng) 時(shí)，TP2和TN2同時(shí)截止，輸出為高阻狀態(tài)。所以，這是一個(gè)低電平有效的三態(tài)門。五CMOS三態(tài)門工作原理：當(dāng) 時(shí)，TP2和TN2同時(shí)導(dǎo)通，為正常的非門，輸出附加管三態(tài)輸出門形式2圖2.6.29控制管控制管三態(tài)輸出門形式3傳輸門反相器2.6.5 改進(jìn)的CMOS門電路一