1、關(guān)于組合邏輯電路課件（第4章-1）第一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-2）第四章 組合邏輯電路本章要求：1.熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法；2.掌握標(biāo)準(zhǔn)化的中規(guī)模集成器件的邏輯功能、使用方法，能運(yùn)用這些器件設(shè)計(jì)出任何其他邏輯功能的組合邏輯電路；3.了解邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象。第二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-3）邏輯電路組合邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài) 有關(guān) 4.1 概述第三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-4）一、組合邏輯電路的特點(diǎn)從功能上 從電路結(jié)構(gòu)上任意時(shí)刻的輸

2、出僅取決于該時(shí)刻的輸入不含記憶（存儲(chǔ)）元件4.1概述第四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-5）二、邏輯功能的描述組合邏輯 電路組合邏輯電路的框圖第五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-6）1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。4.2.1組合邏輯電路的分析方法2.用邏輯代數(shù)或卡諾圖對(duì)邏輯表達(dá)式進(jìn)行化簡。3.列出輸入輸出狀態(tài)真值表。電路 結(jié)構(gòu)邏輯功能 4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法4.分析邏輯功能。第六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-7）例1：分析下圖的邏輯功能。 &ABF1.寫出邏輯表達(dá)式2.化簡第七張，PPT共一百零四頁，創(chuàng)

3、作于2022年6月（第4章-8）真值表輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。=13.寫真值表4.分析邏輯功能第八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-9）(1) 寫出邏輯式例 2：分析下圖的邏輯功能.A B.Y = AB AB .AB化簡&11.BAY&A B = AB +AB第九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-10） (2) 列邏輯狀態(tài)表Y= AB +AB(3) 分析邏輯功能 輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”) ,可用于判斷各輸入端的狀態(tài)是否相同。=A B邏輯式

4、=1ABY邏輯符號(hào)=A BABY001 100100111第十張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-11）Y2&D1111CBAY1Y0例3：試分析圖示電路的邏輯功能，指出該電路的用途。解：1.根據(jù)邏輯圖寫出邏輯式第十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-12）功能分析：當(dāng)D、C、B、A表示的二進(jìn)制數(shù)小于或等于5時(shí)，Y0為1，當(dāng)這個(gè)二進(jìn)制數(shù)在6和10之間時(shí)Y1為1，當(dāng)這個(gè)二進(jìn)制數(shù)大于或等于11時(shí)Y2為1。故這是一個(gè)判別輸入的4位二進(jìn)制數(shù)數(shù)值范圍的電路。2.列出真值表第十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-13）4.2.2 組合邏輯電路的設(shè)計(jì)

5、方法根據(jù)邏輯功能要求邏輯電路設(shè)計(jì) (1) 由邏輯要求，列出邏輯狀態(tài)表 (2) 由邏輯狀態(tài)表寫出邏輯表達(dá)式 (3) 簡化和變換邏輯表達(dá)式 (4) 畫出邏輯圖設(shè)計(jì)步驟如下：第十三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-14）例1：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路如果信號(hào)燈出現(xiàn)故障，Z為1RAGZ第十四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-15）1. 抽象輸入變量: 紅（R）、黃（A）、綠（G）輸出變量： 故障信號(hào)（Z）2. 寫出邏輯表達(dá)式輸入變量輸出RAGZ00010010010001111000101111011111第十五張，PPT共一百零四頁，創(chuàng)作于2022

6、年6月（第4章-16）3. 選用小規(guī)模SSI器件4. 化簡5. 畫出邏輯圖用與或門實(shí)現(xiàn)用與非門實(shí)現(xiàn)第十六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-17） 多輸出組合邏輯電路的設(shè)計(jì)多輸出組合邏輯電路是指具有兩個(gè)或兩個(gè)以上的輸出邏輯變量的組合邏輯電路。例2： 設(shè)計(jì)一個(gè)故障指示電路，具體要求為：（1）兩臺(tái)電動(dòng)機(jī)同時(shí)工作時(shí)，綠燈亮；（2）一臺(tái)電動(dòng)機(jī)發(fā)生故障時(shí)，黃燈亮；（3）兩臺(tái)電動(dòng)機(jī)同時(shí)發(fā)生故障時(shí)，紅燈亮。第十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-18）解：1. 設(shè)定A、B分別表示兩臺(tái)電動(dòng)機(jī)這兩個(gè)邏輯變量，F(xiàn)綠、F黃、F紅分別表示綠燈、黃燈、紅燈；且用0表示電動(dòng)機(jī)正常工作

7、，1表示電動(dòng)機(jī)發(fā)生故障；1表燈亮，0表示燈滅 2.建立真值表: 按設(shè)計(jì)要求可得下表所列的真值表ABF綠F黃F紅00100010101001011001第十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-19） 3.根據(jù)真值表求得輸出邏輯函數(shù)的表達(dá)式4.化簡上述邏輯函數(shù)表達(dá)式，并轉(zhuǎn)換成適當(dāng)?shù)男问健?由于上述邏輯函數(shù)的表達(dá)式都是最簡了，所以不用再化簡。第十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-20） 5.根據(jù)邏輯函數(shù)表達(dá)式畫出邏輯電路圖如下示。 邏輯電路圖第二十張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-21）4.3 若干常用組合邏輯電路4.3.1 編碼器編碼：

8、將輸入的每個(gè)高/低電平信號(hào)變成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。分類：1.普通編碼器2.優(yōu)先編碼器第二十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-22）一、普通編碼器特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)。例：3位二進(jìn)制普通編碼器輸 入輸 出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111第二十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-23）利用無關(guān)項(xiàng)化簡，得：第二十三張，PPT共一百零四頁，創(chuàng)作于2022年6

9、月（第4章-24）二、優(yōu)先編碼器特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高I0優(yōu)先權(quán)最低）輸 入輸 出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000第二十四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-25）低電平實(shí)例：74HC148附加輸出信號(hào)第二十五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-26）選通信號(hào)選通信號(hào)第二十六張，P

10、PT共一百零四頁，創(chuàng)作于2022年6月（第4章-27）附加輸出信號(hào)為0時(shí)，電路工作無編碼輸入為0時(shí)，電路工作有編碼輸入第二十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-28）輸 入輸 出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110,反碼輸出第二十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-29）狀態(tài)11不工作01工作，但無輸入10工作，且

11、有輸入00不可能出現(xiàn)附加輸出信號(hào)的狀態(tài)及含意第二十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-30）解：根據(jù)題意，該編碼器輸入信號(hào) 與編碼輸出的關(guān)系如下：，1 1 1 1，0 1 1 1，0 1 0 1，1 1 0 1，1 1 1 0，1 0 0 0，0 1 1 0，0 0 0 0.Z3Z2Z1Z0Z0Z2Z1Z3A15A0A6A7A8A14.16線4線編碼器注意要求原碼輸出例：4.3.1 用兩片74LS148接成16線4線編碼器，將A0A1516個(gè)低電平輸入信號(hào)編為 00001111 16個(gè)4位二進(jìn)制代碼。其中A15的優(yōu)先權(quán)最高, A0的優(yōu)先權(quán)最低。第三十張，PPT共一百零四頁，

12、創(chuàng)作于2022年6月（第4章-31）因原碼輸出，故輸出應(yīng)反相，并將兩片的輸出相或作低位輸出。 1 1 1Z2Z1Z0111111第1片優(yōu)先級(jí)高，只有當(dāng) A15A8均無信號(hào)輸入時(shí)， 第2片才能工作，故將第 1片的 接第2片 的 。第1片的S端接0，表示第1片始終正常工作。 74LS148 (1) 74LS148 (2)因每片只有8個(gè)輸入， 故16個(gè)輸入分別接2片。1Z3當(dāng)對(duì)A15A8編碼時(shí)， ，當(dāng)對(duì)A7 A0編碼時(shí)，最高位輸出 Z3=0，故可用第1片的YEX作最高位編碼輸出。第三十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-32）先非后或等于先與后非&111 74LS148 (1)

13、74LS148 (2)1 & & &Z3Z2Z1Z0第三十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-33）第三十三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-34）題4.8 用4片74LS148接成32線5線優(yōu)先編碼器。 輸入低電平有效，原碼輸出。解：根據(jù)題意，該編碼器輸入信號(hào) 與編碼輸出的關(guān)系如下：，11111，11000.，00111，00000.Z4Z3Z2Z1Z0，10111，10000.，01111，01000.Z0Z2Z1Z3A31A0A30Z4.32線5線編碼器第三十四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-35）因原碼輸出，故將兩片的輸出相

14、與非，作低位編碼輸出。第1片優(yōu)先級(jí)高，將前片的 接后片的 。高位編碼輸出的設(shè)計(jì)（1）.（2）.（3）.（4）.此為42線編碼關(guān)系第三十五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-36）三、二-十進(jìn)制優(yōu)先編碼器將 編成0110 1110 的優(yōu)先權(quán)最高， 最低輸入的低電平信號(hào)變成一個(gè)對(duì)應(yīng)的十進(jìn)制的編碼二一十進(jìn)制優(yōu)先編碼器74LS147邏輯圖和功能表見P173第三十六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-37）第三十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-38）4.3.2 譯碼器譯碼：將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高、低電平信號(hào)。常用的有：二進(jìn)制譯碼

15、器，二-十進(jìn)制譯碼器，顯示譯碼器等一、二進(jìn)制譯碼器例：3線8線譯碼器輸 入輸 出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000第三十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-39）真值表 邏輯表達(dá)式：用電路進(jìn)行實(shí)現(xiàn) 用二極管與門陣列組成的3線8線譯碼器第三十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-40）集成譯碼器實(shí)例：74HC138低電平輸出附加控制端第四十張，PPT共一百零四頁，創(chuàng)作于202

16、2年6月（第4章-41）74HC138的功能表：輸 入輸 出S1A2A1A00XXXX11111111X1XXX11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111111&S1S2S3S第四十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-42）擴(kuò)展功能：片選功能級(jí)聯(lián)擴(kuò)展當(dāng)S1=1，S2=0，S3=0時(shí)， S=1，譯碼器處于工作狀態(tài)； 選中否則，S=0，所有輸出均鎖定在高電平； 未選中解：分析題意即要求實(shí)現(xiàn)圖示功能： 4

17、-16線譯碼 D3 D2 D1 D0 .例4.3.2：用兩片74LS138組成一個(gè)4-16線譯碼器，將輸入的4位二進(jìn)制代碼D3D2D1D0的十六種狀態(tài)譯成十六個(gè)獨(dú)立的低電平信號(hào)Z0 Z15。第四十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-43）用真值表表示即：兩片共16個(gè)輸出作輸出 Z0 Z15兩片的A0、A1、A2分別相連作低位輸入D0、D1、D2高位輸入D3怎么辦？故可將D3接第(1)片的 S2、S3，D3接第(2)片的S1 D3D2D1D0 輸出 0000 Z0=0 0001 Z1=0 0111 Z7=0 1000 Z8=0 1001 Z9=0 1111 Z15=0D3D2

18、D1D0Z0Z7Z8Z15.由真值表得：當(dāng)D3=0時(shí)，Z0Z7有輸出；當(dāng)D3=1時(shí)，Z8Z15有輸出實(shí)現(xiàn)方法：+5V 74LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 第四十三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-44）驗(yàn)證：+5VD3D2D1D0 74LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 Z0Z7Z8Z15.當(dāng)D3D2D1D0=0000時(shí)，(1)工作，Z0=0當(dāng)D3D2D1D0=0001時(shí)，(1)工作，Z1=0當(dāng)D3D2D1D0=0111

19、時(shí)，(1)工作，Z7=0.當(dāng)D3D2D1D0=1000時(shí)，(2)工作，Z8=0當(dāng)D3D2D1D0=1001時(shí)，(2)工作，Z9=0當(dāng)D3D2D1D0=1111時(shí)，(2)工作，Z15=0.第四十四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-45）D3=1D3=0第四十五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-46）例：用4片74LS138組成一個(gè)5-32線譯碼器，將輸入的5位二進(jìn)制代碼D4D3D2D1D0的32種狀態(tài)譯成32個(gè)獨(dú)立的低電平信號(hào)Z0 Z31。解：分析題意既要求實(shí)現(xiàn)圖示功能： 5-32線譯碼 D4D3 D2 D1 D0 .用真值表表示即： D4D3D2D1D0

20、 輸出 00000 Z0=0 00111 Z7=0 01000 Z8=0 01111 Z15=0 10000 Z16=0 10111 Z23=0 11000 Z24=0 11111 Z31=0第四十六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-47）四片共32個(gè)輸出作輸出Z0 Z31四片的A0、A1、A2分別對(duì)應(yīng)相連作低位輸入D0、D1、D2 實(shí)現(xiàn)方法：高位輸入的設(shè)計(jì)故可將D4D3接24線譯碼器，譯碼器輸 出接各片S1D2D1D074LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 74LS138(3) A0 A1 A2

21、S1 S2 S3 A0 A1 A2 S1 S2 S3 74LS138(4) Z0Z7Z8Z15.Z16Z23Z24Z31.D4D3從真值表看出：D4D3與各片S1的關(guān)系如表，此為譯碼關(guān)系。第四十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-48）二、二十進(jìn)制譯碼器將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號(hào)BCD碼以外的偽碼，輸出均無低電平信號(hào)產(chǎn)生例：74HC42第四十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-49）三、用譯碼器設(shè)計(jì)組合邏輯電路1. 基本原理3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng);。n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng);任意函數(shù)將n位二進(jìn)制

22、譯碼輸出的最小項(xiàng)組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)第四十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-50）2. 舉例例：利用74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：第五十張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-51）四、顯示譯碼器1. 七段字符顯示器 如：第五十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-52）2. BCD七段字符顯示譯碼器（代碼轉(zhuǎn)換器）7448 輸 入輸 出數(shù)字A3A2A1 A0YaYbYc YdYeYfYg字形00000111111010001011000020010110110130011111

23、1001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000第五十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-53）真值表 卡諾圖第五十三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-54）BCD七段顯示譯碼器7448的邏輯圖第五十四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-55）BCDA集成BCD七段顯示譯碼器744

24、8：其主要功能：將BCD代碼譯成數(shù)碼管所需要的驅(qū)動(dòng)信號(hào)，以便使數(shù)碼管用十進(jìn)制數(shù)字顯示出BCD代碼所表示的值。燈測試輸入滅零輸入(滅燈輸入/滅零輸出)第五十五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-56）A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYgGNDA3A2A1A01VCCVCC(7448)BS201A1K7abcdefg例：用7448驅(qū)動(dòng)共陰極的數(shù)碼管輸出端等效電路外接電阻可增加驅(qū)動(dòng)電流VCC2KYa1KaI外接電阻的作用第五十六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-57）7448的附加控制信號(hào)：（1）燈測試輸入 當(dāng) 時(shí)，Ya Yg全部置

25、為1100001110001第五十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-58）7448的附加控制信號(hào)：（2）滅零輸入當(dāng) 時(shí)， 時(shí)，則滅燈10001第五十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-59）7448的附加控制信號(hào)：（3）滅燈輸入/滅零輸出輸入信號(hào)，稱滅燈輸入控制端： 無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號(hào)，稱滅零輸出端： 只有當(dāng)輸入 ，且滅零輸入信號(hào) 時(shí)， 才給出低電平 因此 表示譯碼器將本來應(yīng)該顯示的零熄滅了 第五十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-60）當(dāng)且才出輸出滅零第六十張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章

26、-61）第六十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-62）例：利用 和 的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制 整數(shù)部分：最高位是0，而且滅掉以后，輸出 作為次高位的 輸入信號(hào)小數(shù)部分：最低位是0，而且滅掉以后，輸出 作為次低位的 輸入信號(hào)第六十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-63）4.3.3 數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號(hào)進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號(hào)輸入信號(hào)輸出信號(hào)數(shù)據(jù)選擇器類似一個(gè)多投開關(guān)。選擇哪一路信號(hào)由相應(yīng)的一組控制信號(hào)控制。第六十三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-64）從n個(gè)數(shù)據(jù)中選

27、擇一路傳輸，稱為一位數(shù)據(jù)選擇器。從m組數(shù)據(jù)中各選擇一路傳輸，稱為m位數(shù)據(jù)選擇器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號(hào)四位二選一選擇器第六十四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-65）一、數(shù)據(jù)選擇器的工作原理功能示意圖D3D2D1D0Y數(shù)據(jù)輸入地址選擇數(shù)據(jù)輸出雙4選1數(shù)據(jù)選擇器74LS153 基本功能：A1A0 輸出 00 Y=D0 01 Y=D1 10 Y=D2 11 Y=D3擴(kuò)展功能：利用S端可實(shí)現(xiàn)片選功能和級(jí)聯(lián)功能D0D1D2D3A1 A0Y74LS153數(shù)據(jù)輸入數(shù)據(jù)輸出地址選擇第六十五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-66）“雙

28、四選一”，74HC153第六十六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-67）A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153 分析其中的一個(gè)“四選一”第六十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-68）例：用兩個(gè)“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)第六十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-69）二、用數(shù)據(jù)選擇器設(shè)計(jì)組合電路1. 基本原理具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組

29、合函數(shù)第六十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-70）例如：第七十張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-71）例：用8選1數(shù)據(jù)選擇器74LS152實(shí)現(xiàn)三變量邏輯函數(shù)將A、B、C與A2、A1、A0對(duì)應(yīng)，并變換成數(shù)據(jù)選擇器輸出的形式將兩式比較，可知：令D0=1，D1=0，D2=0，D3=1， D4=0D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，則Z=Y。解： 8選1數(shù)據(jù)選擇器74LS152的輸出為注意：輸出低電平有效第七十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-72）1ZYCBA10D0D1D2D3D4D5D6D7A0A1A

30、274LS152D0=1，D1=0，D2=0，D3=1， D4=0，D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，Z=Y第七十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-73）總結(jié)用n位輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何一種輸入變量數(shù)不大于n+1的組合邏輯函數(shù)。設(shè)計(jì)時(shí)可以采用函數(shù)式比較法?？刂贫俗鳛檩斎攵?，數(shù)據(jù)輸入端可以綜合為一個(gè)輸入端。第七十三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-74）4.3.4 加法器一、1位加法器1. 半加器，不考慮來自低位的進(jìn)位，將兩個(gè)1位的二進(jìn)制數(shù)相加輸 入輸 出ABSCO0000011010101101第七十四張，PPT

31、共一百零四頁，創(chuàng)作于2022年6月（第4章-75）2. 全加器：將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加 輸 入輸 出ABCISCO000000011001010011011001010101110011111174LS18374HC183第七十五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-76）二、多位加法器串行進(jìn)位加法器優(yōu)點(diǎn)：簡單缺點(diǎn)：慢第七十六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-77）2. 超前進(jìn)位加法器基本原理：加到第i位的進(jìn)位輸入信號(hào)是兩個(gè)加數(shù)第i位以前各位（0 j-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點(diǎn)：快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。 缺點(diǎn)

32、：電路復(fù)雜。74LS283第七十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-78）第七十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-79）串行特點(diǎn)：速度慢。（因?yàn)槊恳晃坏倪\(yùn)算都要等到低一位運(yùn)算完，才能進(jìn)行，因此稱串行進(jìn)位加法器）超前進(jìn)位串行速度慢的原因是因?yàn)橐人愠銮凹?jí)的進(jìn)位，才能進(jìn)行后級(jí)的計(jì)算，那么能不能在一開始就事先知道每一級(jí)的進(jìn)位呢?CI1 A0、B0CI2 A1、B1、CI1A1B1A0B0CI3 A2、B2、CI2A2B2A1B1A0B0CI4 A3、B3、CI3A3B3A2B2A1B1A0B0任一級(jí)的進(jìn)位CIi都可以由A0 Ai-1， B0 Bi-1決定即C

33、Ii是A0 Ai-1，B0 Bi-1的函數(shù)，只要A0 Ai-1，B0 Bi-1確定則CIi即可求出此即超前進(jìn)位的理論依據(jù)A3 A2 A1 A0+ B3 B2 B1 B0S3S1S0S2CI3CI1CI2CI4CO第七十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-80）下面討論CIi與A0 Ai-1，B0 Bi-1的函數(shù)關(guān)系根據(jù)加法器的邏輯式，有：即：定義Gi=AiBi，上式表明，當(dāng)AiBi=1時(shí)，COi=1，即產(chǎn)生一個(gè)進(jìn)位，故Gi又稱為進(jìn)位產(chǎn)生函數(shù)定義Pi=Ai+Bi ，當(dāng)AiBi= 0，Ai+Bi=1時(shí)，COi=CIi，即將進(jìn)位輸入傳遞到進(jìn)位輸出，故Pi又稱為進(jìn)位傳遞函數(shù)第八十張

34、，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-81）利用 （第i 位的進(jìn)位輸入=第i-1位的進(jìn)位輸出），將上式展開，得：此式即第i位進(jìn)位輸出COi的邏輯式，反映了CIi與A0 Ai-1，B0 Bi-1的函數(shù)關(guān)系。同時(shí)也給出了電路的實(shí)現(xiàn)方法。第八十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-82）根據(jù)上兩式即可畫出超前進(jìn)位加法器的邏輯圖例4位超前進(jìn)位加法器74LS283 1&A1B1A1+B1A0+B0A0B0CI0=1S1X1Y1驗(yàn)證：寫出邏輯式并化簡，得：可驗(yàn)證其它幾級(jí)第i位和的邏輯式第八十二張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-83）超前進(jìn)位加法器進(jìn)位位直

35、接由加數(shù)、被加數(shù)和最低位進(jìn)位位CI0形成。直接形成進(jìn)位第八十三張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-84）結(jié)論：完成計(jì)算的時(shí)間是三級(jí)門的傳輸時(shí)間，速度快運(yùn)算時(shí)間的縮短是以增加電路的復(fù)雜程度換得的，i 越大， CIi的電路越復(fù)雜。第八十四張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-85）三、用加法器設(shè)計(jì)組合電路基本原理： 若能生成函數(shù)可變換成輸入變量與輸入變量相加 若能生成函數(shù)可變換成輸入變量與常量相加例：將BCD的8421碼轉(zhuǎn)換為余3碼輸 入輸 出DCBAY3Y2Y1Y00000001100010100001001010011011001000111010110000

36、1101001011110101000101110011100第八十五張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-86）4.3.5 數(shù)值比較器用來比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小一、1位數(shù)值比較器 A,B比較有三種可能結(jié)果第八十六張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-87）二、多位數(shù)值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：第八十七張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-88）2. 集成電路CC14585 實(shí)現(xiàn)4位二進(jìn)制數(shù)的比較第八十八張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-89）擴(kuò)展功能：（用兩片4位比較器級(jí)聯(lián)實(shí)現(xiàn)8位數(shù)比較）

37、例：比較C=C7C6C5C4C3C2C1C0，D=D7D6D5D4D3D2D1D0的大小。方法：低4位接第(1)片輸入，高4位接第(2)片輸入； 第(1)片Y(AB)、Y(A=B)接第(2)片I(AB)、I(A=B) ；第(2)片輸出作總輸出 。B3B2B1B0A3A2A1A0I(AB)CC14585(1)D3D2D1D0C3C2C1C0Y(AB)B3B2B1B0A3A2A1A0I(AB)CC14585(2)D7D6D5D4C7C6C5C4Y(AB)01Y(CD)第八十九張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-90）重新分析邏輯式（考慮I(AB) 和I(A=B) ）說明當(dāng)AB時(shí)，

38、比較結(jié)果與I無關(guān)；當(dāng)A=B時(shí)，比較結(jié)果決定于I。且Y(AB)=I(AB)，Y(A=B)= I(A=B)。當(dāng)AB時(shí)，不管I為何值，都有Y(AB)=0；Y(A=B) = (A3B3)(A2B2)(A1B1)(A0B0) I(A=B)Y(AB) = A3B3+(A3B3)A2B2+(A3B3)(A2B2)A1B1 +(A3B3)(A2B2)(A1B1)A0B0 +(A3B3)(A2B2)(A1B1)(A0B0) I(AB) = Y(AB時(shí)，不管I為何值，都有Y(AB)=1；當(dāng)A=B時(shí)，Y(AB)=I(AB)= Y(AB)+Y(A=B) 。第九十張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-9

39、1）由于當(dāng)高位不相等時(shí)，輸出決定于高位比較結(jié)果，與控制端I無關(guān)；當(dāng)高位相等時(shí)，輸出應(yīng)決定于低位比較結(jié)果。 D3D2D1D2C3C2C1C0D7D6D5D4C7C6C5C401Y(CD)B3B2B1B0A3A2A1A0I(AB)CC14585(1)Y(AB)B3B2B1B0A3A2A1A0I(AB)CC14585(2)Y(AB)級(jí)聯(lián)方法低4位接第(1)片輸入，高4位接第(2)片輸入；第(2)片輸出作總輸出 。故將第(1)片Y(AB)、 Y(A=B)接第(2)片I(AB)、I(A=B) ；第(1)片I(AB)接1。第九十一張，PPT共一百零四頁，創(chuàng)作于2022年6月（第4章-92）D3D2D1D2C3C2C1C0D7D6D5D4C7C6C5C401Y(CD)B3B2B1B0A3A2A1A0I(AB)CC14585(1)Y(AB)B3B2B1B0A3A2A1A0I(AB)CC14585(2)Y(AB)例1：C=10000