教師備課紙第頁課題任務(wù)5.1晶體管開關(guān)特性的仿真設(shè)計(jì)任務(wù)5.2邏輯部件的仿真測試課型（講授）上機(jī)授課班級(jí)1授課時(shí)數(shù)2教學(xué)目標(biāo)1、了解晶體二極管、三極管的開關(guān)特性，掌握其測試電路，分析輸入輸出波形2、掌握TTL與非門的功能測試、TTL與非門電壓傳輸特性測試3、掌握全加器、多路選擇器和編碼器的功能及其測試方法4、掌握字信號(hào)發(fā)生器、邏輯轉(zhuǎn)換儀和邏輯分析儀的使用教學(xué)重點(diǎn)1、掌握晶體二極管、三極管測試電路，分析輸入輸出波形2、掌握TTL與非門的功能測試、TTL與非門電壓傳輸特性測試3、掌握全加器、多路選擇器和編碼器的功能及其測試方法4、掌握字信號(hào)發(fā)生器、邏輯轉(zhuǎn)換儀和邏輯分析儀的使用教學(xué)難點(diǎn)1、TTL與非門的功能測試及其電壓傳輸特性測試2、多路選擇器和編碼器的工作原理3、字信號(hào)發(fā)生器和邏輯分析儀的使用學(xué)情分析學(xué)生對(duì)于晶體二極管和三極管的開關(guān)特性這部分內(nèi)容在理論中已學(xué)習(xí)過，學(xué)習(xí)難度不大。此次課新內(nèi)容較多，容易激發(fā)學(xué)生的學(xué)習(xí)興趣。教學(xué)效果教后記任務(wù)5.1晶體管開關(guān)特性的仿真設(shè)計(jì)如圖5-1所示的晶體三極管反相器。在該電路中，輸入信號(hào)通過電阻作用于晶體管的發(fā)射結(jié)，由晶體管的集電極輸出信號(hào)，分析其開關(guān)特性。圖5–1晶體三極管反相器一、晶體二極管的開關(guān)特性晶體二極管是由PN結(jié)構(gòu)成，具有單向?qū)щ姷奶匦?。圖5-2所示是二極管開關(guān)特性的仿真電路。(a)二級(jí)管加正向電壓的仿真電路(b)二級(jí)管加反向電壓的仿真電路圖5-2二極管開關(guān)特性的仿真電路由圖可見，二極管加正向電壓時(shí)，二極管壓降，相當(dāng)于開關(guān)閉合；二極管加反向電壓時(shí)，二極管壓降，相當(dāng)于開關(guān)斷開。二、晶體三極管的開關(guān)特性在Multisim10電路窗口中創(chuàng)建如圖5-1所示的晶體三極管反相器。在該電路中，輸入信號(hào)通過電阻作用于晶體管的發(fā)射結(jié)，由晶體管的集電極輸出信號(hào)。1.在輸入端加一個(gè)5V直流電壓源，從三極管的集電極輸出。對(duì)三極管的集電極進(jìn)行直流參數(shù)掃描，即可得到如圖5-3所示的晶體三極管反相器的傳輸特性。從圖5-3可知，輸出電壓隨輸入電壓的增加而減小，1.4V是晶體三極管反相器的閾值電壓。2.若輸入信號(hào)為方波信號(hào)，則用示波器觀察的輸入與輸出波形如圖5-4所示。由圖5-4可知，當(dāng)輸入信號(hào)為負(fù)半周時(shí)，幅度小于三極管的門限電壓，三極管截止，輸出為高電平；當(dāng)輸入信號(hào)為正半周時(shí)，幅度大于三極管的門限電壓，三極管飽和導(dǎo)通，輸出為低電平。圖5–3三極管反相器的傳輸特性圖5–4三極管反相器的輸入與輸出波形圖5-5所示是二極管開關(guān)特性的仿真電路。(a)二級(jí)管加正向電壓的仿真電路(b)二級(jí)管加反向電壓的仿真電路圖5-5二極管開關(guān)特性的仿真電路由圖可見，二極管加正向電壓時(shí)，二極管壓降，相當(dāng)于開關(guān)閉合；二極管加反向電壓時(shí)，二極管壓降，相當(dāng)于開關(guān)斷開。任務(wù)5.2邏輯部件的仿真測試如圖5-9所示的測試電路。輸入端的電平用發(fā)光二極管(LEDl、LED2)指示，輸出端的電平用燈泡指示，試通過控制開關(guān)、，驗(yàn)證電路的功能。圖5–9邏輯門測試電路一、TTL與非門的測試電壓傳輸特性是指電路的輸出電壓與輸入電壓的函數(shù)關(guān)系。在TTL與非門兩輸入端加同一個(gè)直流電壓源，如圖5-10所示。在Multisim10平臺(tái)上對(duì)輸入直流電壓源進(jìn)行直流參數(shù)掃描分析，就可以得到電壓傳輸特性曲線，如圖5-11所示。圖5–10TTL與非門電壓傳輸特性測試圖圖5–11電壓傳輸特性曲線二、組合邏輯部件的功能測試1．全加器的邏輯功能測試全加器是常用的算術(shù)運(yùn)算電路，能完成一位二進(jìn)制數(shù)全加的功能。它的功能測試過程為：在Multisim10電路窗口中創(chuàng)建全加器電路。全加器的輸出端SUM的測試電路如圖5–12所示其邏輯轉(zhuǎn)換儀的仿真結(jié)果如圖5–12所示。(a)測試電路(b)邏輯轉(zhuǎn)換儀的仿真結(jié)果圖5-12全加器輸出端SUM的測試通過邏輯轉(zhuǎn)換儀，可以得到全加器輸出端SUM的真值表和邏輯表達(dá)式。同理，全加器輸出端CARRY的測試電路和邏輯轉(zhuǎn)換儀的仿真結(jié)果分別如圖5-13、圖5–13所示。(a)測試電路(b)邏輯轉(zhuǎn)換儀的仿真結(jié)果圖5-13全加器輸出端CARRY的測試輸入輸出G輸入輸出GCBAY1×××100000000000001010011100101110111D0D1D2D3D4D5D6D7在多路數(shù)據(jù)傳送過程中，有時(shí)需表5-1151D數(shù)據(jù)選擇器真值表要將多路數(shù)據(jù)中任一路信號(hào)挑選出來傳送到公共數(shù)據(jù)線上去，完成這種功能的邏輯電路稱為數(shù)據(jù)選擇器。74LSl51D是八選一數(shù)據(jù)選擇器，其功能測試如下所述。151D數(shù)據(jù)選擇器的輸入/輸出關(guān)系見表5-1所示的真值表。在Multisim10電路窗口中創(chuàng)建如圖5–14所示的電路。設(shè)置字信號(hào)發(fā)生器，通過改變開關(guān)A、B、C的連接方式，就可以選擇相應(yīng)的輸入通道(圖5.13中選擇了通道)。啟動(dòng)仿真，邏輯分析儀的輸入與輸出波形如圖5-15所示。圖5–14多路選擇器的功能測試電路圖5–15多路選擇器的工作波形3．編碼器的功能測試所謂編碼就是在選定的一系列二進(jìn)制數(shù)碼中，賦予每個(gè)二進(jìn)制數(shù)碼以某一固定的含義。74LSl48D是編碼器，其功能測試如下所述。148編碼器的輸入/輸出關(guān)系見表5-2所示的真值表。表5-2148編碼器真值表輸入輸出EID7D6D5D4D3D2D1D0A2A1A0EOGS1000000000××××××××11111111111111101111110111111011111101111110111111011111101111110111111111111111111010110001101000100011011010101010101010在Multisim10電路窗口中創(chuàng)建如圖5–16所示的電路，設(shè)置字信號(hào)產(chǎn)生器使其循環(huán)輸出11111110、11111101、11111011、…、10111111、01111111，使得8線一3線優(yōu)先編碼器依次選取不同的輸入信號(hào)進(jìn)行編碼。輸出編碼用數(shù)碼管顯示。圖5-16編碼發(fā)生器的功能測試電路啟動(dòng)仿真，可觀察到數(shù)碼管依次循環(huán)顯示7、6、5、4、3、2、1、0、7、6、…。4．譯碼器的功能測試譯碼器是在數(shù)字組合邏輯電路設(shè)計(jì)中廣泛使用的元件，把一組二進(jìn)制代碼翻譯成特定的信號(hào)。例如，常用的地址譯碼器就是通過譯碼器把計(jì)算機(jī)地址總線翻譯成各個(gè)端口地址，計(jì)算機(jī)才能知道讀/寫哪個(gè)地址端口，下面通過對(duì)138譯碼器的仿真分析，了解譯碼器工作原理和使用方法。138譯碼器的輸入/輸出關(guān)系見表5-3所示的真值表。表5-3138譯碼器真值表輸入輸出G1G2A+G2BCBAY0Y1Y2Y3Y4Y5Y6Y70х11111111х100000000ХххХхх00000101001110010111011111111111111111110111111110111111110111111110111111110111111110111111110111111110首先建立如圖5-17所示的譯碼器電路，該電路有一塊集成138譯碼芯片，其邏輯符號(hào)如圖中所示。其中A，B，C是輸入端，G1，G2A，G2B是控制端，只是當(dāng)G1為高電平，G2A，G2B為低電平時(shí)，譯碼器才工作。Y0～Y7是輸出端，外接邏輯轉(zhuǎn)換儀，觀察輸出情況。圖5-17譯碼器的功能測試電路上機(jī)作業(yè)：實(shí)驗(yàn)二十一：編碼器與譯碼器的仿真設(shè)計(jì)及驗(yàn)證任務(wù)引入回顧理論教師演示學(xué)生根據(jù)結(jié)果總結(jié)學(xué)生根據(jù)與非門的邏輯關(guān)系進(jìn)行仿真分析學(xué)生練習(xí)教師指導(dǎo)補(bǔ)充：邏輯轉(zhuǎn)換儀的面板操作注意：和與進(jìn)位端真值表的區(qū)別補(bǔ)充：字信號(hào)發(fā)生器和邏輯分析儀的使用注意：字信號(hào)發(fā)生器和邏輯分析儀的頻率設(shè)定課題任務(wù)5.3組合邏輯電路的仿真設(shè)計(jì)課型（講授）上機(jī)授課班級(jí)電子10C1、C2、電信10D1授課時(shí)數(shù)2教學(xué)目標(biāo)1、掌握組合邏輯電路的特點(diǎn)2、掌握全加器的功能分析以及邏輯轉(zhuǎn)換儀的使用3、掌握利用四位全加器實(shí)現(xiàn)四位數(shù)據(jù)相加的原理4、掌握3/8譯碼器和用譯碼器實(shí)現(xiàn)一位全加器的原理教學(xué)重點(diǎn)1、理解并掌握全加器和利用四位全加器實(shí)現(xiàn)四位數(shù)據(jù)相加的原理2、掌握3/8譯碼器和用譯碼器實(shí)現(xiàn)一位全加器的原理教學(xué)難點(diǎn)1、3/8譯碼器和用譯碼器實(shí)現(xiàn)一位全加器的原理2、電路仿真現(xiàn)象的分析學(xué)情分析通過上節(jié)課的學(xué)習(xí)，學(xué)生對(duì)邏輯轉(zhuǎn)換儀、信號(hào)發(fā)生器和邏輯分析儀的使用已經(jīng)有了一定的了解，本節(jié)課加深對(duì)其的理解。教學(xué)效果教后記復(fù)習(xí)：1、全加器、多路選擇器和編碼器的功能及其測試方法2、字信號(hào)發(fā)生器、邏輯轉(zhuǎn)換儀和邏輯分析儀的使用任務(wù)5.3組合邏輯電路的仿真設(shè)計(jì)由門電路組成的一位全加器電路，如圖5-27所示。試?yán)眠壿嬣D(zhuǎn)換儀對(duì)電路進(jìn)行仿真分析，驗(yàn)證一位全加器的功能，與表5-4全加器的真值表相比較。圖5-27一位全加器電路的仿真電路一、利用四位全加器實(shí)現(xiàn)四位數(shù)據(jù)相加在Multisim10電路窗口中創(chuàng)建如圖5-28所示的4位數(shù)據(jù)電路。通過開關(guān)分別設(shè)置兩個(gè)4位8421BCD碼輸入，通過數(shù)碼管觀察電路對(duì)任意兩個(gè)8421BCD碼相加后的輸出。圖5-28用全加器實(shí)現(xiàn)兩個(gè)8421BCD碼加法電路二、編碼器的擴(kuò)展編碼器在實(shí)際應(yīng)用中，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行編碼，若沒有合適的芯片，就要對(duì)已有編碼器進(jìn)行擴(kuò)展。例如由兩片8線一3線優(yōu)先編碼器擴(kuò)展為16線一4線的優(yōu)先編碼器，其電路如圖5-29所示。圖5-29編碼器功能擴(kuò)展的仿真電路三、用譯碼器實(shí)現(xiàn)一位全加器在Multisim10電路窗口中，創(chuàng)建圖5-30所示的電路，啟動(dòng)仿真開關(guān)，觀察全加器電路的輸出，就可以驗(yàn)證電路的功能。圖5-30用譯碼器實(shí)現(xiàn)的全加器電路四、用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)在Multisim10電路窗口中創(chuàng)建如圖5-31所示的電路，啟動(dòng)仿真，觀察該電路的輸出，由邏輯轉(zhuǎn)換儀得到的真值表和邏輯表達(dá)式如圖5-32所示。圖5–31用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)圖5–32邏輯轉(zhuǎn)換儀的仿真結(jié)果實(shí)驗(yàn)二十二半加器及半減器的設(shè)計(jì)一、設(shè)計(jì)一個(gè)1位半加器。要求：寫出用邏輯轉(zhuǎn)換儀繪制的真值表：ABSC0000011010101101寫出半加器的和（S）的最簡式（用邏輯轉(zhuǎn)換儀轉(zhuǎn)換）：寫出半加器的進(jìn)位（C）的最簡式（用邏輯轉(zhuǎn)換儀轉(zhuǎn)換）：畫出用邏輯轉(zhuǎn)換儀轉(zhuǎn)換的半加器和（S）的邏輯圖（用與非門組成）：畫出用邏輯轉(zhuǎn)換儀轉(zhuǎn)換的半加器進(jìn)位（C）的邏輯圖（用與非門組成）：畫出半加器的和（S）的子電路：子電路設(shè)計(jì)步驟：新建一個(gè)Curcuit作為設(shè)計(jì)平臺(tái)，并另存為“半加器設(shè)計(jì)”.ms8在“半加器設(shè)計(jì)”電路中，Place\NewSubcuit，輸入S，放置子電路。同時(shí)生成sum(x1)?；氐椒胖眠壿嬣D(zhuǎn)換儀的電路，復(fù)制“和”的邏輯圖粘貼到sum(x1)。放置連接頭。Place\Connectors\HB/SCConnectors。注意連接頭的名稱要與邏輯圖對(duì)應(yīng)。編輯子電路。在“半加器設(shè)計(jì)”.ms8中的子電路框上單擊右鍵，選擇Editsymbol，修改端口位置后點(diǎn)保存，然后關(guān)閉。進(jìn)位的子電路必須與和的子電路放在一個(gè)電路中，復(fù)制粘貼的只是一個(gè)空殼，其內(nèi)部電路是空的，會(huì)導(dǎo)致仿真錯(cuò)誤。畫出半加器的進(jìn)位（C）的子電路：畫出整個(gè)1位半加器的子電路的仿真電路，要求仿真、驗(yàn)證半加器的正確性。二、設(shè)計(jì)一個(gè)1位半減器。要求：寫出用邏輯轉(zhuǎn)換儀繪制的真值表：ABDE0000011110101100寫出半減器的差（D）的最簡式（用邏輯轉(zhuǎn)換儀轉(zhuǎn)換）：寫出半減器的借位（E）的最簡式（用邏輯轉(zhuǎn)換儀轉(zhuǎn)換）：畫出用邏輯轉(zhuǎn)換儀轉(zhuǎn)換的半減器差（D）的邏輯圖（用與非門組成）：畫出用邏輯轉(zhuǎn)換儀轉(zhuǎn)換的半減器借位（E）的邏輯圖（用與非門組成）：畫出半加器的差（D）的子電路：畫出半加器的借位（E）的子電路：畫出整個(gè)1位半減器的子電路的仿真電路，要求仿真、驗(yàn)證半減器的正確性。上機(jī)作業(yè)：1．在Multisim10電路窗口中創(chuàng)建能實(shí)現(xiàn)8421編碼的芯片進(jìn)行仿真，并用數(shù)碼管顯示編碼結(jié)果。2．在Multisim10電路窗口中創(chuàng)建由兩塊74LSl38芯片構(gòu)成的譯碼器，并用數(shù)碼管顯示譯碼結(jié)果。提問式任務(wù)引入學(xué)生回顧譯碼器原理授課班級(jí)授課時(shí)數(shù)2教學(xué)目標(biāo)1、學(xué)會(huì)創(chuàng)建智力競賽搶答器電路并仿真2、掌握7490N芯片的功能和引腳作用3、掌握計(jì)數(shù)器的設(shè)計(jì)原理并實(shí)現(xiàn)仿真教學(xué)重點(diǎn)1、學(xué)會(huì)創(chuàng)建智力競賽搶答器電路并仿真2、掌握7490N芯片的引腳功能及用該芯片設(shè)計(jì)計(jì)數(shù)器的原理、仿真分析教學(xué)難點(diǎn)1、智力競賽搶答器的仿真2、任意進(jìn)制（0-99）計(jì)數(shù)器的設(shè)計(jì)方法及仿真分析學(xué)情分析計(jì)數(shù)器的基本原理和常用芯片在數(shù)字電路中已系統(tǒng)學(xué)習(xí)過，弄清楚原理是獨(dú)立設(shè)計(jì)計(jì)數(shù)器的基礎(chǔ)，講解的時(shí)候要注意引導(dǎo)回顧、分析透徹。教學(xué)效果教后記復(fù)習(xí)：1、全加器的邏輯功能2、用譯碼器實(shí)現(xiàn)一位全加器的原理17.4時(shí)序邏輯電路時(shí)序邏輯電路的特點(diǎn)：任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且還和電路原來的狀態(tài)有關(guān)，所以時(shí)序電路具有記憶功能。智力競賽搶答器電路能識(shí)別出4位數(shù)據(jù)中的第一位到來的數(shù)據(jù)，而對(duì)隨后到來的其他數(shù)據(jù)不再作出響應(yīng)。至于哪一位數(shù)據(jù)到來，則可從指示看出。該電路主要用于智力競賽搶答器中。在Multisim7電路窗口中創(chuàng)建智力競賽搶答器的仿真電路，如圖5.42所示。圖5.42智力競賽搶答器的仿真電路一、計(jì)數(shù)器設(shè)計(jì)和仿真計(jì)數(shù)器在數(shù)字電路中得到廣泛應(yīng)用，是構(gòu)成時(shí)序邏輯電路的基本電路，包括二進(jìn)制，八進(jìn)制，十進(jìn)制，二十四進(jìn)制和六十四進(jìn)制等。1、模7計(jì)數(shù)器設(shè)計(jì)在Multisim7電路窗口中創(chuàng)建模7計(jì)數(shù)器的仿真電路，如圖5.43所示。正常工作時(shí)，ENT、ENP、CLR應(yīng)始終為1，當(dāng)QCQA=11時(shí)，LOAD從1變?yōu)?，將DCBA的值1001置給QDQCQBQA。所以LOAD=QC×QA。當(dāng)QDQCQBQA從0000開始計(jì)數(shù)到0101時(shí)，對(duì)LOAD置0，在下一個(gè)脈沖的上升沿，將事先預(yù)備的DCBA的值1001置給QDQCQBQA，在下一個(gè)脈沖的上升沿實(shí)現(xiàn)進(jìn)位功能，同時(shí)計(jì)數(shù)器回到QDQCQBQA=0000，重新開始計(jì)數(shù)。圖5.43利用74160N實(shí)現(xiàn)模7計(jì)數(shù)器的仿真電路圖5.44模7計(jì)數(shù)器的輸出時(shí)序2、十進(jìn)制計(jì)數(shù)器常用的十進(jìn)制同步計(jì)數(shù)器有74HC162、74HC160，集成二進(jìn)制四位計(jì)數(shù)器74HC61和74HC163。他們依靠時(shí)鐘脈沖的上升沿觸發(fā)，其中A,B,C,D為預(yù)先設(shè)置的初始值，當(dāng)LOAD為低時(shí)候，初始值有效，CLR為清零端，低電平有效，RCO為進(jìn)位端，當(dāng)輸出全為1時(shí)，RCO為高電平。圖5.45十進(jìn)制同步計(jì)數(shù)器3、六十進(jìn)制計(jì)數(shù)器設(shè)計(jì)通過7490N集成計(jì)數(shù)器芯片構(gòu)建一個(gè)六十進(jìn)制計(jì)數(shù)器，創(chuàng)建電路如圖5.46所示。該芯片是二—五—十進(jìn)制異步計(jì)數(shù)器芯片，其中INA是時(shí)鐘脈沖輸入端，與QA組成二進(jìn)制計(jì)數(shù)器，INB是時(shí)鐘脈沖輸入端，與QA,QB,QC,QD組成五進(jìn)制計(jì)數(shù)器，R01、R02是異步清零控制端，高電平有效，R91、R92是置位端。如果為高電平則把初始值置9.六十進(jìn)制計(jì)數(shù)器包括兩個(gè)數(shù)碼管顯示：一個(gè)顯示個(gè)位（左邊數(shù)碼管），一個(gè)顯示十位（右邊數(shù)碼管）。設(shè)計(jì)思路：1、兩塊都是二-五-十進(jìn)制計(jì)數(shù)器芯片，構(gòu)成60進(jìn)制的話必須十進(jìn)制功能，所以Qa連接INB。2、分清楚個(gè)位和十位．低位先開始計(jì)數(shù)，因此信號(hào)發(fā)生器的信號(hào)送入低位芯片的脈沖輸入端INA，低位芯片的輸出最高位與高位芯片的脈沖輸入端INA相連接。３、置９端R91、R92不工作，連接低電平使之無效。４、當(dāng)計(jì)數(shù)器計(jì)數(shù)到需要的數(shù)值時(shí)，利用與門全一出一的邏輯功能，將控制信號(hào)送入R01、R02端，使之清零。同樣的方法，還可以設(shè)計(jì)0-99之間任意進(jìn)制計(jì)數(shù)器。上機(jī)作業(yè)：在Multisim10電路窗口中利用同步十進(jìn)制計(jì)數(shù)器74LS160，試用置零法設(shè)計(jì)一個(gè)五進(jìn)制計(jì)數(shù)器，并對(duì)電路進(jìn)行仿真。2、在Multisim10庫中選擇7408N和7490N元器件，設(shè)計(jì)一個(gè)四十二進(jìn)制計(jì)數(shù)器。與組合邏輯電路對(duì)比結(jié)合原理分析學(xué)生自己做拓展：若用置零法設(shè)計(jì)應(yīng)如何連接？思考：是否可用該芯片設(shè)計(jì)成其他進(jìn)制？如何做？注意：十位和個(gè)位的數(shù)碼管位置學(xué)生講述教師總結(jié)課題復(fù)習(xí)課課型（講授）上機(jī)授課班級(jí)授課時(shí)數(shù)2教學(xué)目標(biāo)1、進(jìn)一步熟練應(yīng)用各個(gè)儀器儀表和仿真方法；2、對(duì)平時(shí)容易出錯(cuò)的各個(gè)細(xì)節(jié)加以強(qiáng)調(diào)，通過練習(xí)對(duì)整體操作水平有所提高。教學(xué)重點(diǎn)進(jìn)一步熟練應(yīng)用各個(gè)儀器儀表和仿真方法；教學(xué)難點(diǎn)對(duì)于儀器儀表的操作與設(shè)置學(xué)情分析通過前面的學(xué)習(xí)，學(xué)生有一定的基礎(chǔ)，但對(duì)于很多細(xì)節(jié)學(xué)生還是容易忽視。教學(xué)效果教后記復(fù)習(xí)題一、畫出下圖，并按要求完成下題：1、RLC串聯(lián)電路如下圖所示，該電路的諧振頻率為，當(dāng)電路發(fā)生諧振時(shí)，UL=、UC=、UR=；用功率表分別測出此時(shí)R、L、C上的功率PR=、PL=、PC=。二．根據(jù)疊加定理求電路中的電壓U和電流I。1．電壓源單獨(dú)作用時(shí)：I1=，U1=。2．電流源單獨(dú)作用時(shí)：I2=，U2=。3．總電流I總=，總電壓U總=。三、打開Ｅ盤中“戴維南定理”圖按要求完成下題：1、測量開路電壓。 2、測量等效電阻。３、畫出等效電路，并測量出等效電路負(fù)載的電流。四、打開Ｅ盤中“三相功率測試”電路如下，按要求完成各題：１．接入功率表測出每相功率：，_________，_________，總功率P總=。２．在B相接入電流表測出IB=，計(jì)算總功率P總=。３．測量相電壓____，線電壓____，相電壓和線電壓關(guān)系：________。五、打開Ｅ盤中“單管放大電路”文件。完成以下操作。A：靜態(tài)工作點(diǎn)分析：執(zhí)行________________命令，測出靜態(tài)值UB=；UC=；UE=。B：放大倍數(shù)分析：選擇所用儀器，并連接好后完成以下操作。1、設(shè)置函數(shù)信號(hào)發(fā)生器：正弦波、2KHz、5mv。2、測量三極管的各極的電流和電壓，并填入下表：IbIcUbUeU0Au的值R1=20KΩC：頻率特性分析：1、分析其頻率特性，測得下限頻率fl=上限頻率fH=帶寬為FBW=D：輸入和輸出電阻分析：測量輸入電阻：；測量輸出電阻：六、打開Ｅ盤中“加法電路C”電路，完成以下操作，并把測得結(jié)果填入下表。A：改變下列參數(shù)，測試完成下表電阻定值電源變化時(shí)電源Vim1=0.5VVim2=0.2V不變時(shí)R3=R1=1kΩRf=10kΩR3=R1=1kΩR3=R1=2kΩVim1=0.5VVim2=0.3VVim1=0.3VVim2=0.2VRf=8kΩRf=24kΩUom=Uom=Uom=Uom=七、設(shè)計(jì)一個(gè)1位半加器。要求：1、寫出用邏輯轉(zhuǎn)換儀繪制的真值表：2、寫出半加器的和（S）的最簡式（用邏輯轉(zhuǎn)換儀轉(zhuǎn)換）：3、寫出半加器的進(jìn)位（C）的最簡式（用邏輯轉(zhuǎn)換儀轉(zhuǎn)換）：4、畫出用邏輯轉(zhuǎn)換儀轉(zhuǎn)換的半加器和（S）的邏輯圖（用與非門組成）：5、畫出用邏輯轉(zhuǎn)換儀轉(zhuǎn)換的半加器進(jìn)位（C）的邏輯圖（用與非門組成）：6、畫出整個(gè)1位半加器的子電路的仿真電路、要求仿真、驗(yàn)證半加器的正確性。八、設(shè)計(jì)一個(gè)三十進(jìn)制計(jì)數(shù)器，并作邏輯圖。要求：在Multisim7庫中選擇7408N和7490N元器件（包括數(shù)碼管）的型號(hào)、規(guī)格等，要在邏輯圖中標(biāo)出。確定信號(hào)發(fā)生器的信號(hào)類型、幅值和頻率，要在邏輯圖上標(biāo)明。連接各元器件和儀器，組成三十進(jìn)制的邏輯圖并仿真，觀察結(jié)果是否正確，調(diào)整電路，直至正確為止，把正確的三十進(jìn)制計(jì)數(shù)器邏輯圖畫在試卷上。九、某比賽設(shè)裁判三人，一名主裁判和兩名副裁判，當(dāng)多數(shù)裁判（必須包括主裁判）同意方能通過。設(shè)計(jì)一個(gè)表決器電路實(shí)現(xiàn)此功能。寫出用邏輯轉(zhuǎn)換儀繪制的真值表：寫