數(shù)字邏輯授課教師：郭龍坤Email:第三章集成門電路3.3.2TTL集成邏輯門電路

TTL(TransistorTransistorLogic)電路是晶體管-晶體管邏輯電路的簡稱。

TTL電路的功耗大、線路較復(fù)雜，使其集成度受到一定的限制，故廣泛應(yīng)用于中小規(guī)模邏輯電路中。下面，對幾種常見TTL門電路進(jìn)行介紹，重點討論TTL與非門。一、典型TTL與非門

該電路可按圖中虛線劃分為三部分：輸入級——由多發(fā)射極晶體管T1和電阻R1組成；

中間級——由晶體管T2和電阻R2、R3組成；

輸出級——由晶體管T3、T4、D4和電阻R4、R5組成。1.電路結(jié)構(gòu)及工作原理

(1)電路結(jié)構(gòu)

典型TTL與非門電路圖及相應(yīng)邏輯符號如右圖所示。(2)工作原理

※輸入端全部接高電平(3.6V)：電源Vcc通過R1和T1的集電結(jié)向T2提供足夠的基極電流，使T2飽和導(dǎo)通。T2的發(fā)射極電流在R3上產(chǎn)生的壓降又使T4飽和導(dǎo)通，輸出為低電平(≈0.3V)。

實現(xiàn)了“輸入全高，輸出為低”的邏輯關(guān)系。

※當(dāng)有輸入端接低電平(0.3V)時：輸入端接低電平的發(fā)射結(jié)導(dǎo)通，使T1的基極電位Vb1=0.3V+0.7V=1V。該電壓作用于T1的集電結(jié)和T2、T4的發(fā)射結(jié)上，不可能使T2和T4導(dǎo)通。由于T2截止，電源VCC通過R2驅(qū)動T3和D4管，使之工作在導(dǎo)通狀態(tài)，電路輸出為高電平(≈3.6V)。

實現(xiàn)了“輸入有低，輸出為高”的邏輯功能。歸納：當(dāng)輸入A、B、C均為高電平時，輸出為低電平(≈0V)；當(dāng)A、B、C中至少有一個為低電平時，輸出為高電平(≈3.6V)。輸出與輸入之間為“與非”邏輯，即

2.主要外部特性參數(shù)

TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開門電平、關(guān)門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時延和空載功耗等。

(2)輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時的輸出電平。VOL的典型值是0.3V。輸出高電平VOH：指至少有一個輸入端接低電平時的輸出電平。VOH的典型值是3.6V。2.輸出高低電平輸出高電平VOH輸出低電平VOL

產(chǎn)品規(guī)范值:VOH≥2.4V典型值:VOH＝3.6V標(biāo)準(zhǔn)高電平:VOH=VSH=2.4V

產(chǎn)品規(guī)范值:VOL≤0.4V典型值:VOL＝0.3V標(biāo)準(zhǔn)低電平:VOL=VSL=0.4V1.VOH和VOL都是對具體門輸出高、低電平電壓值的要求。2.高低電平各表示一種狀態(tài)，此狀態(tài)對應(yīng)一定的電壓范圍，而非一個固定值。說明：0V5V2.4VVSLVSH0.4V(3)開門電平VON：指在額定負(fù)載下，使輸出電平達(dá)到標(biāo)準(zhǔn)低電平

VSL的輸入電平，它表示使與非門開通的最小輸入電平。VON的產(chǎn)品規(guī)范值為VON≤1.8V。(4)關(guān)門電平VOFF：指輸出空載時，使輸出電平達(dá)到標(biāo)準(zhǔn)高電平VSH的輸入電平，它表示使與非門關(guān)斷所允許的最大輸入電平。VOFF

的產(chǎn)品規(guī)范值VOFF≥0.8V。VOFF關(guān)門電平：VON開門電平：與非門在保證輸出為高電平時，允許的最大輸入低電平值。VOFF約為1.3V與非門在保證輸出為低電平時，允許的最小輸入高電平值。VON約為1.5V此時輸入有低此時輸入全高(5)扇入系數(shù)Ni：指與非門允許的輸入端數(shù)目。(6)扇出系數(shù)No：指與非門輸出端連接同類門的最多個數(shù)。

(7)輸入短路電流IiS：指當(dāng)與非門的某一個輸入端接地而其余輸入端懸空時，流過接地輸入端的電流。(8)高電平輸入電流IiH：指某一輸入端接高電平，而其他輸入端接地時，流入高電平輸入端的電流，又稱為輸入漏電流。(9)平均傳輸延遲時間tpd:

指一個矩形波信號從與非門輸入端傳到與非門輸出端(反相輸出)所延遲的時間。通常將從輸入波上沿中點到輸出波下沿中點的時間延遲稱為導(dǎo)通延遲時間tpdL；從輸入波下沿中點到輸出波上沿中點的時間延遲稱為截止延遲時間tpdH。平均延遲時間為：tpd=(tpdL+tpdH)/2典型值10ns,規(guī)范值40ns

(10)空載功耗P：指與非門空載時電源總電流ICC和電源電壓VCC的乘積。輸出為低電平時的功耗稱為空載導(dǎo)通功耗PON，輸出為高電平時的功耗稱為空載截止功耗POFF

。平均功耗為：

P=(PON+POFF)/2

3.TTL與非門集成電路芯片

TTL與非門集成電路芯片種類很多，常用的TTL與非門集成電路芯片有7400和7420等。

7400的引腳分配圖如圖(a)所示；7420的引腳分配圖如圖(b)所示。(3)與或非門

常用的TTL與或非門集成電路芯片7451的引腳排列圖如下圖所示。2.兩種特殊的門電路

(1)集電極開路門(OC門)

集電極開路門(OpenCollectorGate）是一種輸出端可以直接相互連接的特殊邏輯門，簡稱OC門。

圖給出了一個集電極開路與非門的電路結(jié)構(gòu)圖和邏輯符號。

兩個TTL與非門的輸出端直接相連。當(dāng)其中一個輸出為高電平，一個為低電平時，聯(lián)接后，經(jīng)過T4的電流將過大。因此將TTL與非門的輸出直接并聯(lián)是不允許的。

注意！集電極開路與非門只有在外接負(fù)載電阻RL和電源U’CC后才能正常工作。集電極開路與非門在計算機(jī)中應(yīng)用很廣泛，可以用它實現(xiàn)"線與"邏輯、電平轉(zhuǎn)換以及直接驅(qū)動發(fā)光二極管、干簧繼電器等。

(2)三態(tài)輸出門(TS門)

三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止?fàn)顟B(tài)。簡稱三態(tài)門(ThreestateGate)、TS門等。

注意!三態(tài)門不是指具有三種邏輯值。如何使電路處在工作狀態(tài)和禁止?fàn)顟B(tài)？

通過外加控制信號！該電路邏輯功能如下：

EN=0：二極管D反偏，此時電路功能與一般與非門無區(qū)別，輸出；

EN=1：一方面因為T1有一個輸入端為低，使T2、T5截止。另一方面由于二極管導(dǎo)通，迫使T3的基極電位變低，致使T3、T4也截止。輸出F便被懸空，即處于高阻狀態(tài)。

三態(tài)門常用于總線傳輸控制。如下圖所示，用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線。圖中：

EN=1時:G1工作，G2處于高阻狀態(tài)，數(shù)據(jù)D1被取反后送至總線；

EN=0時:G2工作，G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端D2。

實現(xiàn)了數(shù)據(jù)的分時雙向傳送。

3.3.3正邏輯和負(fù)邏輯前面討論各種邏輯門電路的邏輯功能時，約定用高電平表示邏輯1、低電平表示邏輯0。事實上，既可