EDA技術(shù)數(shù)字系統(tǒng)的設(shè)計(jì)EDA技術(shù)與PLDARM、DSP、PLD/FPGA的技術(shù)特點(diǎn)和區(qū)別初級(jí)電子設(shè)計(jì)工程師認(rèn)證綜合知識(shí)考試命題范圍第二章基于可編程邏輯器件的電子設(shè)計(jì)什么是EDA技術(shù)？EDA（ElectronicDesignAutomation，電子設(shè)計(jì)自動(dòng)化）是在計(jì)算機(jī)的輔助下完成電子產(chǎn)品設(shè)計(jì)的一種先進(jìn)的硬件設(shè)計(jì)技術(shù)！是立足于計(jì)算機(jī)工作平臺(tái)開(kāi)發(fā)出來(lái)的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的軟件工具。計(jì)算機(jī)并口器件編程接口PCBBoardPLD編程目標(biāo)文件EDA技術(shù)一、EDA技術(shù)特點(diǎn)是立足于計(jì)算機(jī)工作平臺(tái)開(kāi)發(fā)出來(lái)的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的軟件工具。是在計(jì)算機(jī)的輔助下完成電子產(chǎn)品設(shè)計(jì)方案的輸入、處理、仿真和下載的一種硬件設(shè)計(jì)技術(shù)。是微電子技術(shù)中的核心技術(shù)之一，是現(xiàn)代集成系統(tǒng)設(shè)計(jì)的重要方法。EDA技術(shù)2．EDA技術(shù)的歷史以計(jì)算機(jī)科學(xué)、微電子技術(shù)的發(fā)展為基礎(chǔ)匯集了計(jì)算機(jī)圖形學(xué)、拓?fù)鋵W(xué)和計(jì)算數(shù)學(xué)等學(xué)科的最新成果3個(gè)發(fā)展階段（1）CAD（Computer-AidedDesign）階段（1964~1978）“上帝時(shí)代”最早的EDA技術(shù)：電路模擬、邏輯模擬、MOS同步和模擬、PCB布局、線路布線和標(biāo)準(zhǔn)電池等技術(shù)只能進(jìn)行PCB板布局布線和簡(jiǎn)單版圖繪制EDA技術(shù)（2）CAE（Computer-AidedEngineering）階段（1978~1997）“英雄時(shí)代”電子CAD工具逐步完善，單點(diǎn)工具集成化并從技術(shù)上向CAE過(guò)渡：誕生了先進(jìn)的布局和布線、邏輯綜合、HDL語(yǔ)言、模擬加速器和仿真器以及高級(jí)綜合等技術(shù)（3）EDA階段（1993~現(xiàn)在）“人性時(shí)代”微電子工藝飛速發(fā)展，工藝水平已達(dá)到深亞微米級(jí)；晶體管集成度提高到百萬(wàn)門甚至千萬(wàn)門級(jí)；因特網(wǎng)開(kāi)始進(jìn)入廣泛應(yīng)用階段，工程師們開(kāi)始設(shè)計(jì)系統(tǒng)級(jí)芯片(systems-on-chip)EDA技術(shù)發(fā)展到物理校驗(yàn)、布局、邏輯綜合、模擬設(shè)計(jì)以及軟件/硬件協(xié)同設(shè)計(jì)。EDA技術(shù)已成為電子設(shè)計(jì)的重要工具EDA技術(shù)受制造技術(shù)驅(qū)動(dòng)而發(fā)展隨微電子技術(shù)、計(jì)算機(jī)技術(shù)而發(fā)展EDA技術(shù)3．現(xiàn)代EDA技術(shù)的特點(diǎn)特征：采用高級(jí)語(yǔ)言描述，具有系統(tǒng)級(jí)仿真和綜合能力（1）采用硬件描述語(yǔ)言HDL（HardwareDescriptionLanguage）與原理圖設(shè)計(jì)方法相比：更適于描述大規(guī)模的系統(tǒng)在抽象的層次上描述系統(tǒng)的結(jié)構(gòu)與功能采用HDL的優(yōu)點(diǎn)：語(yǔ)言的公開(kāi)可利用性設(shè)計(jì)與工藝的無(wú)關(guān)性寬范圍的描述能力——系統(tǒng)級(jí)、算法級(jí)、RTL級(jí)、門級(jí)、開(kāi)關(guān)級(jí)便于組織大規(guī)模系統(tǒng)的設(shè)計(jì)便于設(shè)計(jì)的復(fù)用、交流、保存與修改EDA技術(shù)（2）高層綜合和優(yōu)化支持系統(tǒng)級(jí)的綜合與優(yōu)化。綜合：通過(guò)EDA工具把用HDL語(yǔ)言描述的模塊自動(dòng)轉(zhuǎn)換為用門級(jí)電路網(wǎng)表表示的模塊，即將電路映射到器件的專用基本結(jié)構(gòu)。優(yōu)化：采用優(yōu)化算法，將設(shè)計(jì)簡(jiǎn)化，去除冗余項(xiàng)，提高系統(tǒng)運(yùn)行速度。（3）并行工程定義：一種系統(tǒng)化的、集成化的、并行的產(chǎn)品及相關(guān)過(guò)程（指制造和維護(hù)）的開(kāi)發(fā)模式?，F(xiàn)代EDA工具建立了并行工程框架結(jié)構(gòu)的開(kāi)發(fā)環(huán)境，支持多人同時(shí)并行進(jìn)行設(shè)計(jì)。一種軟件平臺(tái)結(jié)構(gòu)（4）開(kāi)放性和標(biāo)準(zhǔn)化開(kāi)放性：EDA工具只要具有符合標(biāo)準(zhǔn)的開(kāi)放式框架結(jié)構(gòu)，就可以接納其他廠商的EDA工具一起進(jìn)行設(shè)計(jì)——資源共享標(biāo)準(zhǔn)化：隨著設(shè)計(jì)數(shù)據(jù)格式標(biāo)準(zhǔn)化→EDA框架標(biāo)準(zhǔn)化，即在同一個(gè)工作站上集成各具特色的多種EDA工具，它們能夠協(xié)同工作。EDA技術(shù)4．EDA技術(shù)的范疇和應(yīng)用可分為系統(tǒng)級(jí)、門級(jí)和物理實(shí)現(xiàn)級(jí)三個(gè)層次的輔助設(shè)計(jì)過(guò)程涵蓋了從系統(tǒng)級(jí)設(shè)計(jì)到版圖設(shè)計(jì)的全過(guò)程，涉及電子電路設(shè)計(jì)的各個(gè)領(lǐng)域：IC版圖設(shè)計(jì)PLD開(kāi)發(fā)電路（原理）設(shè)計(jì)模擬電路數(shù)字電路混合電路高速電路PCB板設(shè)計(jì)本課程內(nèi)容EDA技術(shù)5．EDA技術(shù)發(fā)展的現(xiàn)狀EDA技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個(gè)方面：使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為可能；在設(shè)計(jì)和仿真兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的功能強(qiáng)大的EDA軟件不斷推出。電子技術(shù)全方位納入EDA領(lǐng)域；EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容；更大規(guī)模的FPGA和CPLD器件不斷推出；基于EDA工具的ASIC設(shè)計(jì)標(biāo)準(zhǔn)單元已涵蓋大規(guī)模電子系統(tǒng)及IP核模塊；軟硬件IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到進(jìn)一步確認(rèn)；SoC高效低成本設(shè)計(jì)技術(shù)的成熟。EDA技術(shù)6．EDA技術(shù)的發(fā)展方向（1）將沿著智能化、高性能、高層次綜合方向發(fā)展（2）支持軟硬件協(xié)同設(shè)計(jì)芯片和芯片工作所需的應(yīng)用軟件同時(shí)設(shè)計(jì)，同時(shí)完成。采用協(xié)同設(shè)計(jì)，可以及早發(fā)現(xiàn)問(wèn)題，保證一次設(shè)計(jì)成功，縮短開(kāi)發(fā)周期，這在設(shè)計(jì)大系統(tǒng)時(shí)尤為重要。

（3）采用描述系統(tǒng)的新的設(shè)計(jì)語(yǔ)言這種語(yǔ)言統(tǒng)一對(duì)硬件和軟件進(jìn)行描述和定義，從開(kāi)始設(shè)計(jì)功能參數(shù)的提出直至最終的驗(yàn)證。能夠使設(shè)計(jì)過(guò)程一體化；設(shè)計(jì)效率更高；而且必須從現(xiàn)存的方法學(xué)中深化出來(lái)。

（4）

推出更好的仿真和驗(yàn)證工具隨著單一芯片上邏輯門數(shù)量超過(guò)百萬(wàn)門，對(duì)設(shè)計(jì)的驗(yàn)證工作將變得比設(shè)計(jì)任務(wù)本身還要艱難。數(shù)字系統(tǒng)統(tǒng)設(shè)計(jì)問(wèn)題的提提出設(shè)計(jì)一個(gè)個(gè)電子秒表表電路，使之完完成以下下功能：：按0.01s的的步長(zhǎng)進(jìn)進(jìn)行計(jì)時(shí)時(shí)；具有異步步清零和和啟動(dòng)/停止計(jì)計(jì)數(shù)功能能；并用數(shù)碼碼管顯示示其秒高高位、秒秒低位，，百分秒秒高位、、百分秒秒低位。。為便于顯顯示，秒秒和百分分秒信號(hào)號(hào)均采用用BCD碼計(jì)數(shù)數(shù)方式。。問(wèn)題的提提出（續(xù)續(xù)）輸入信號(hào)：clk：：系統(tǒng)時(shí)時(shí)鐘信號(hào)號(hào)，f=50MHz；clr：：異步清清零信號(hào)號(hào)，負(fù)脈脈沖有效效；startstop：：?jiǎn)?停停信號(hào)，，負(fù)脈沖沖有效。。輸出信號(hào)：dsec[6..0]：驅(qū)動(dòng)動(dòng)數(shù)碼管管，顯示示秒高位位；sec[6..0]：：驅(qū)動(dòng)數(shù)數(shù)碼管，，顯示秒秒低位；；cn：分分鐘的進(jìn)進(jìn)位信號(hào)號(hào)，接發(fā)發(fā)光二極極管，高高有效；secd[6..0]、secm[6..0]分分別顯顯示百分分秒高位位和百分分秒低位位。解決方案案1———傳統(tǒng)的的數(shù)字系系統(tǒng)設(shè)計(jì)計(jì)方法1.根據(jù)設(shè)計(jì)計(jì)要求劃劃分功能能模塊；；2.確確定輸入入和輸出出的關(guān)系系，畫出出真值表；3.由由真值表表寫出邏輯表達(dá)達(dá)式；4.利利用公式式或卡諾諾圖進(jìn)行行人工化簡(jiǎn)簡(jiǎn)；5.根據(jù)化簡(jiǎn)后的的邏輯表表達(dá)式畫出電路路原理圖圖；6.在在面包板板上進(jìn)行行實(shí)驗(yàn)，，驗(yàn)證電路的正正確性；；7.若若無(wú)錯(cuò)誤，再再在透明明薄膜上上用貼圖圖符號(hào)貼PCB圖；8.檢檢查后送送制板廠廠制板；；9.對(duì)PCB板板進(jìn)行安安裝、調(diào)調(diào)試，若若有大的的錯(cuò)誤，，修改設(shè)設(shè)計(jì)，重重復(fù)以上上過(guò)程，，重新制制板。搭積木的的方式?。』陔娐钒宓脑O(shè)計(jì)方方法——采用用固定功功能的器器件（通通用型器器件），，通過(guò)設(shè)設(shè)計(jì)電路板來(lái)實(shí)現(xiàn)系系統(tǒng)功能能解決方案案2———現(xiàn)代的的數(shù)字系系統(tǒng)設(shè)計(jì)計(jì)方法首先在計(jì)計(jì)算機(jī)上上安裝EDA軟件，它它們能幫幫助設(shè)計(jì)計(jì)者自動(dòng)動(dòng)完成幾幾乎所有有的設(shè)計(jì)計(jì)過(guò)程；；再選擇合適適的PLD芯片，可可以在一一片芯片片中實(shí)現(xiàn)現(xiàn)整個(gè)數(shù)數(shù)字系統(tǒng)統(tǒng)?；谛酒脑O(shè)計(jì)方方法———采用PLD（（可編程程邏輯器器件），，利用EDA開(kāi)開(kāi)發(fā)工具具，通過(guò)過(guò)芯片設(shè)計(jì)來(lái)實(shí)實(shí)現(xiàn)系統(tǒng)統(tǒng)功能。。EDA軟軟件空白PLD+數(shù)字系統(tǒng)統(tǒng)編程現(xiàn)代的數(shù)數(shù)字系統(tǒng)統(tǒng)設(shè)計(jì)方方法1.根據(jù)據(jù)設(shè)計(jì)要要求劃分分功能模模塊2.PLD開(kāi)開(kāi)發(fā)（利利用EDA工具具）（1）設(shè)計(jì)輸入入：采用硬件描述述語(yǔ)言（HDL），用條件語(yǔ)語(yǔ)句或賦值語(yǔ)語(yǔ)句表示輸入入和輸出出的邏輯輯關(guān)系，，將整個(gè)個(gè)程序輸輸入到計(jì)計(jì)算機(jī)中中；（2）設(shè)計(jì)的編譯：EDA工具可可自動(dòng)進(jìn)行邏輯綜合，將功能描述述轉(zhuǎn)換為門級(jí)級(jí)描述，或轉(zhuǎn)轉(zhuǎn)換成具體PLD的網(wǎng)表表文件，將網(wǎng)網(wǎng)表文件自動(dòng)動(dòng)適配到具體體芯片中進(jìn)行行布局布線；（3）功能仿真和時(shí)序仿真；（4）編程下載到實(shí)際芯片中中，在實(shí)驗(yàn)臺(tái)臺(tái)上進(jìn)行驗(yàn)證證；（5）在每一一階段若有問(wèn)題，可在計(jì)算機(jī)上直直接修改設(shè)計(jì)計(jì)，重復(fù)以上上過(guò)程?，F(xiàn)代的數(shù)字系系統(tǒng)設(shè)計(jì)方法法3.設(shè)計(jì)包包含PLD芯芯片的電路板板（1）在計(jì)算算機(jī)上利用EDA軟件畫畫電路原理圖；（2）進(jìn)行行電氣規(guī)則檢檢查無(wú)誤后，，自動(dòng)生成網(wǎng)網(wǎng)表文件；（3）利用用EDA軟件件畫PCB圖圖，自自動(dòng)動(dòng)布布線線；；（4））自自動(dòng)動(dòng)進(jìn)進(jìn)行行設(shè)設(shè)計(jì)計(jì)規(guī)規(guī)則則檢檢查查，，無(wú)無(wú)誤誤后后輸輸出出文文件件，，制制板板。。優(yōu)點(diǎn)點(diǎn)：效率率高高————所所有有這這一一切切，，幾幾乎乎都都是是借借助助計(jì)計(jì)算算機(jī)機(jī)利利用用EDA軟軟件件自動(dòng)動(dòng)完成成??！容易易檢檢查查錯(cuò)錯(cuò)誤誤，，便便于于修修改改；；設(shè)計(jì)計(jì)周周期期短短、、成成功功率率很很高高；；產(chǎn)品品體體積積小小。。EDA技技術(shù)術(shù)的的范范疇疇I(yíng)C版版圖圖設(shè)設(shè)計(jì)計(jì)PLD設(shè)設(shè)計(jì)計(jì)電路路設(shè)設(shè)計(jì)計(jì)PCB設(shè)設(shè)計(jì)計(jì)模擬擬電電路路數(shù)字字電電路路混合合電電路路設(shè)計(jì)計(jì)輸輸入入邏輯輯綜綜合合仿真真編程程下下載載本課課程程內(nèi)內(nèi)容容！學(xué)習(xí)習(xí)EDA到到底底有有什什么么用用呢呢？？真有有趣趣，，可可以以按按自自己己的的想想法法設(shè)設(shè)計(jì)計(jì)一一個(gè)個(gè)芯芯片片?。∥乙惨惨獏⒓蛹尤珖?guó)國(guó)大大學(xué)學(xué)生生電電子子設(shè)設(shè)計(jì)計(jì)競(jìng)競(jìng)賽賽??！呀，，畢畢業(yè)業(yè)設(shè)設(shè)計(jì)計(jì)和和馮馮如如杯杯正正好好能能用用得得上上哎哎??！原來(lái)來(lái)在在一一個(gè)個(gè)芯芯片片里里就就可可以以設(shè)設(shè)計(jì)計(jì)一一個(gè)個(gè)完完整整的的計(jì)計(jì)算算機(jī)機(jī)系系統(tǒng)統(tǒng)呀呀?。≌夜すぷ髯鲿r(shí)時(shí)也也算算得得上上一一技技之之長(zhǎng)長(zhǎng)哦哦??！數(shù)字字系系統(tǒng)統(tǒng)的的設(shè)設(shè)計(jì)計(jì)數(shù)字字電電路路：對(duì)數(shù)數(shù)字字信信號(hào)號(hào)進(jìn)進(jìn)行行算術(shù)術(shù)運(yùn)算算和和邏輯輯運(yùn)算算的的電電路路。。數(shù)字字集集成成電電路路：在一一塊塊半半導(dǎo)導(dǎo)體體基基片片上上，，把把眾眾多多的的數(shù)數(shù)字字電電路路基基本本單單元元制制作作在在一一起起形形成成的的數(shù)數(shù)字字電電路路。。數(shù)字字集集成成電電路路按按集集成成度度分分每塊塊包包含含基基本本元元件件數(shù)數(shù)小規(guī)模模集集成成電電路路SSIC，，10100個(gè)個(gè)；；中規(guī)模模集集成成電電路路MSIC，，1001000個(gè)個(gè)；；大規(guī)模模集集成成電電路路LSIC，，100010000個(gè)個(gè)；；超大大規(guī)模模集集成成電電路路VLSIC，，10000個(gè)個(gè)以以上上。。2.數(shù)數(shù)字字集集成成電電路路數(shù)字字系系統(tǒng)統(tǒng)的的設(shè)設(shè)計(jì)計(jì)按邏邏輯輯功功能能的的特特點(diǎn)點(diǎn)分分：（1））通用用型型：具有有很很強(qiáng)強(qiáng)的的通通用用性性，，邏邏輯輯功功能能較較簡(jiǎn)簡(jiǎn)單單，，且且固固定定不不變變。。（2））專用用型型：即專專用用集集成成電電路路ASIC（（ApplicationSpecificIntegratedCircuit）），，為為某某種種專專門門用用途途而而設(shè)設(shè)計(jì)計(jì)的的集集成成電電路路。。數(shù)字系系統(tǒng)的的發(fā)展展得益益于數(shù)字器器件和集成技技術(shù)的發(fā)展展。摩爾定定律（（Moore’’slaw））：每18個(gè)月月，芯芯片集集成度度提高高1倍倍，功功耗下下降一一半。。數(shù)字系系統(tǒng)的的設(shè)計(jì)計(jì)SSIC→→MSIC→→LSIC→→VLSIC→→SOC（SystemOnChip片片上系系統(tǒng)））→SOPC（（SystemOnaProgrammableChip，，可編編程片片上系系統(tǒng)））3.數(shù)數(shù)字字器件件的發(fā)發(fā)展4.集集成成（IC，，IntegratedCircuits））技術(shù)術(shù)的發(fā)發(fā)展芯片的的工藝藝線寬寬越來(lái)來(lái)越小小從1997年的的0.35m，發(fā)發(fā)展到到現(xiàn)在在的90nm。。設(shè)計(jì)周周期越越來(lái)越越短1997年年時(shí)需需要12~18月月，現(xiàn)現(xiàn)在可可能只只需要要半年年甚至至更短短！集成度度越來(lái)來(lái)越高高從1997年的的20萬(wàn)~50萬(wàn)萬(wàn)門，，發(fā)展展到現(xiàn)現(xiàn)在的的幾千千萬(wàn)門門。數(shù)字系系統(tǒng)的的設(shè)計(jì)計(jì)最具有有代表表性的的IC芯片片：微控制制芯片片（MCU，，MicroControlUnit）可編程程邏輯輯器件件（PLD，ProgrammableLogicDevice）數(shù)字信信號(hào)處處理器器（DSP，DigitalSignalProcessor））大規(guī)模模存儲(chǔ)儲(chǔ)芯片片（RAM/ROM，RandomAccessMemory/ReadOnlyMemory）光電集集成芯芯片（（OEIC，OpticalElectronicIC）以上這這些器器件構(gòu)構(gòu)成了了現(xiàn)代代數(shù)字字系統(tǒng)統(tǒng)的基基石。。數(shù)字系系統(tǒng)的的設(shè)計(jì)計(jì)二、傳統(tǒng)的數(shù)字字系統(tǒng)統(tǒng)設(shè)計(jì)計(jì)方法法基于電路板板——采用固固定功功能器器件（（通用用型器器件）），通通過(guò)設(shè)設(shè)計(jì)電路板板來(lái)實(shí)現(xiàn)現(xiàn)系統(tǒng)統(tǒng)功能能寫出真真值表表或狀狀態(tài)表表→推推出邏邏輯表表達(dá)式式→化化簡(jiǎn)→→邏輯輯電路路圖→→用小小規(guī)模模邏輯輯器件件來(lái)實(shí)實(shí)現(xiàn)特點(diǎn)采用自下而而上（BottomUp））的設(shè)設(shè)計(jì)方方法采用通用型型邏輯器器件搭積木木式的的方式式在系統(tǒng)統(tǒng)硬件件設(shè)計(jì)計(jì)的后后期進(jìn)進(jìn)行仿仿真和和調(diào)試試主要設(shè)設(shè)計(jì)文文件是是電路原原理圖圖數(shù)字系統(tǒng)的的設(shè)計(jì)三、現(xiàn)代的數(shù)字系統(tǒng)統(tǒng)設(shè)計(jì)方法法基于芯片——采用PLD，利用EDA開(kāi)發(fā)發(fā)工具，通過(guò)芯片設(shè)計(jì)來(lái)實(shí)現(xiàn)現(xiàn)系統(tǒng)功能能。計(jì)算機(jī)+EDA軟件件空白PLD+→數(shù)字系統(tǒng)通常采用自上而下（TopDown）的設(shè)計(jì)計(jì)方法采用可編程邏輯器件在系統(tǒng)硬件件設(shè)計(jì)的早早期進(jìn)行仿仿真主要設(shè)計(jì)文文件是用硬硬件描述語(yǔ)語(yǔ)言編寫的的源程序降低了硬件件電路設(shè)計(jì)計(jì)難度特點(diǎn)自行定義器器件內(nèi)部的的邏輯和引引腳寫出真值表表或狀態(tài)表表→EDA開(kāi)發(fā)工工具自動(dòng)進(jìn)進(jìn)行邏輯綜綜合→模模擬仿真→→編程下載載到PLD中數(shù)字系統(tǒng)的的設(shè)計(jì)特點(diǎn)傳統(tǒng)方法現(xiàn)代方法采用器件通用型器件PLD設(shè)計(jì)對(duì)象電路板芯片設(shè)計(jì)方法自下而上自上而下仿真時(shí)期系統(tǒng)硬件設(shè)計(jì)后期系統(tǒng)硬件設(shè)計(jì)早期主要設(shè)計(jì)文件電路原理圖HDL語(yǔ)言編寫的程序數(shù)字系統(tǒng)的的兩種設(shè)計(jì)計(jì)方法比較較數(shù)字系統(tǒng)的的設(shè)計(jì)1.自上而而下的設(shè)計(jì)計(jì)（TopDown）占據(jù)主導(dǎo)地地位輔助的設(shè)計(jì)計(jì)手段功能模塊劃劃分子模塊設(shè)計(jì)計(jì)系統(tǒng)級(jí)設(shè)計(jì)功能級(jí)描述功能仿真門級(jí)描述時(shí)序仿真若仿真未通通過(guò)，則需需修改設(shè)計(jì)計(jì)！2.自下而而上的設(shè)計(jì)計(jì)（BottomUp）設(shè)計(jì)基本單單元→構(gòu)成成子模塊→→子系統(tǒng)→→系統(tǒng)EDA技術(shù)術(shù)與PLD什么是PLD？1．什么是是PLD？？PLD：ProgrammableLogicDevice，可編程程邏輯器件件定義是用戶可自自行定義其其邏輯功能能的一種專專用集成電電路（ASIC）。。作為一種通通用型器件件生產(chǎn)，但其邏輯功能能由用戶通通過(guò)器件編編程自行設(shè)設(shè)定。PLD是一一種數(shù)字集集成電路的的半成品，在它的芯芯片上按照照一定的排排列方式集集成了大量量的門和觸觸發(fā)器等基基本邏輯元元件，使用用者可以利利用某種開(kāi)開(kāi)發(fā)工具對(duì)對(duì)它進(jìn)行加加工，等于于把片內(nèi)的的元件連接接起來(lái)，使使它完成某某個(gè)邏輯電電路或系統(tǒng)統(tǒng)功能，成成為一個(gè)可可以在實(shí)際際電子系統(tǒng)統(tǒng)中使用的的專用集成成電路。PLD集中中了通用型型器件和ASIC的的優(yōu)點(diǎn)！EDA技術(shù)術(shù)與PLD2．PLD的特點(diǎn)（1）編程方便：利用開(kāi)發(fā)工工具，用戶戶可反復(fù)編編程、擦除除，修改設(shè)設(shè)計(jì)方便（2）集成度高：?jiǎn)纹壿嬮T門數(shù)已達(dá)數(shù)數(shù)十萬(wàn)門甚甚至上百萬(wàn)萬(wàn)門（3）速度快（4）價(jià)格低（5）開(kāi)發(fā)周期短短：EDA開(kāi)發(fā)發(fā)工具齊全全，設(shè)計(jì)人人員在很短短時(shí)間內(nèi)可可完成電路路設(shè)計(jì)的輸輸入、編譯譯、仿真和和編程，大大大縮短了了開(kāi)發(fā)周期期。EDA技術(shù)術(shù)與PLD三、PLD的發(fā)展演演變發(fā)展于20世紀(jì)70年代初。。主要有FPLA、PAL、GAL、CPLD和和FPGA等。器件含義出現(xiàn)時(shí)期FPLA現(xiàn)場(chǎng)可編程邏輯陣列20世紀(jì)70年代初PAL可編程陣列邏輯20世紀(jì)70年代末期GAL通用陣列邏輯20世紀(jì)80年代初期CPLD復(fù)雜可編程邏輯器件20世紀(jì)80年代中期FPGA現(xiàn)場(chǎng)可編程門陣列20世紀(jì)80年代中期表1-2PLD的發(fā)展演演變EDA技術(shù)術(shù)與PLD工藝線寬：由于生產(chǎn)產(chǎn)工藝的發(fā)發(fā)展，PLD集成電電路的工藝藝線寬可達(dá)達(dá)到0.35m（1997年），，0.15m（2001年），，0.13m（2002、2003年）），0.1m（2004年）；；90nm（2005年））；目前半導(dǎo)體公司司正重點(diǎn)研發(fā)發(fā)60nm工藝。集成度：在一塊硅硅片上可集集成上千萬(wàn)萬(wàn)個(gè)以上邏邏輯門。速度：器件的速速度指標(biāo)↑↑，F(xiàn)PGA的門延延時(shí)﹤3ns，CPLD的系系統(tǒng)速度﹥﹥180MHz。工藝手段：CMOS工藝在速速度上超過(guò)過(guò)雙極型工工藝，成為為PLD的的主要工藝藝手段。EDA技術(shù)術(shù)與PLD四、EDA技術(shù)與PLD的關(guān)關(guān)系PLD的應(yīng)應(yīng)用開(kāi)發(fā)過(guò)過(guò)程中貫穿穿著EDA技術(shù)的應(yīng)應(yīng)用原始設(shè)計(jì)輸輸入EDA開(kāi)發(fā)發(fā)軟件器件配置信信息PLD硬件設(shè)備PLD在編程靈活性性、容量與速度等方面達(dá)到到了相當(dāng)高高的水平，，可在一個(gè)個(gè)器件中實(shí)實(shí)現(xiàn)具有相相當(dāng)規(guī)模的的、完整、、高速的數(shù)數(shù)字系統(tǒng)。。EDA開(kāi)開(kāi)發(fā)工具具也十分分成熟高高效，可可使用HDL語(yǔ)語(yǔ)言、電電路圖、、波形圖圖等多種種方法進(jìn)進(jìn)行設(shè)計(jì)計(jì)輸入，，并進(jìn)行行綜合、、仿真與與編程。。PLD廣廣泛應(yīng)用用于產(chǎn)品開(kāi)發(fā)發(fā)、原型設(shè)計(jì)計(jì)、小批量生生產(chǎn)中。隨著PLD成本本和功耗耗不斷降降低、性性能大幅幅度提高高，PLD開(kāi)始始取代高端ASIC、DSP和微處理器器。FPGA/CPLD開(kāi)發(fā)板

--ALTERA

--LATTICE

--XILINXARM開(kāi)發(fā)板

--ARM7

--ARM9DSP開(kāi)發(fā)板

--DSP開(kāi)發(fā)板

--DSP仿真器單片機(jī)開(kāi)發(fā)板

--單片機(jī)開(kāi)發(fā)板

--單片機(jī)仿真器市場(chǎng)上常常見(jiàn)的電電子器件件:單單片機(jī),ARM,DSP,PLD/FPGAARM、、DSP、PLD/FPGA的技術(shù)術(shù)特點(diǎn)和和區(qū)別ARM（（AdvancedRISCMachines）是微處理理器行業(yè)業(yè)的一家家知名企企業(yè)，設(shè)設(shè)計(jì)了大大量高性性能、廉廉價(jià)、耗耗能低的的RISC處理理器、相相關(guān)技術(shù)術(shù)及軟件件。ARM架架構(gòu)是面面向低預(yù)預(yù)算市場(chǎng)場(chǎng)設(shè)計(jì)的的第一款款RISC微處處理器，基本是32位單單片機(jī)的的行業(yè)標(biāo)標(biāo)準(zhǔn)，它提供供一系列列內(nèi)核、、體系擴(kuò)擴(kuò)展、微微處理器器和系統(tǒng)統(tǒng)芯片方方案，四四個(gè)功能能模塊可可供生產(chǎn)產(chǎn)廠商根根據(jù)不同同用戶的的要求來(lái)來(lái)配置生生產(chǎn)。由于所有有產(chǎn)品均均采用一一個(gè)通用用的軟件件體系，，所以相相同的軟軟件可在在所有產(chǎn)產(chǎn)品中運(yùn)運(yùn)行。目前ARM在手持持設(shè)備市市場(chǎng)占有有90以以上的份份額，可以有有效地縮縮短應(yīng)用用程序開(kāi)開(kāi)發(fā)與測(cè)測(cè)試的時(shí)時(shí)間，也也降低了了研發(fā)費(fèi)費(fèi)用。DSP的的技術(shù)特特點(diǎn)DSP（（digitalsingnalprocessor）是一種獨(dú)獨(dú)特的微微處理器器，有自自己的完完整指令令系統(tǒng)，，是以數(shù)字信信號(hào)來(lái)處處理大量信息息的器件件。一個(gè)個(gè)數(shù)字信信號(hào)處理理器在一一塊不大大的芯片片內(nèi)包括括有控制制單元、、運(yùn)算單單元、各各種寄存存器以及及一定數(shù)數(shù)量的存存儲(chǔ)單元元等等，，在其外外圍還可可以連接接若干存存儲(chǔ)器，，并可以以與一定定數(shù)量的的外部設(shè)設(shè)備互相相通信，，有軟、硬硬件的全全面功能能，本身身就是一一個(gè)微型型計(jì)算機(jī)機(jī)。DSP采采用的是是哈佛設(shè)設(shè)計(jì)，即數(shù)據(jù)據(jù)總線和和地址總總線分開(kāi)開(kāi)，使程程序和數(shù)數(shù)據(jù)分別別存儲(chǔ)在在兩個(gè)分分開(kāi)的空空間，允允許取指指令和執(zhí)執(zhí)行指令令完全重重疊。也也就是說(shuō)說(shuō)在執(zhí)行行上一條條指令的的同時(shí)就就可取出出下一條條指令，，并進(jìn)行行譯碼，，這大大大的提高高了微處處理器的的速度。。另外外還允許許在程序序空間和和數(shù)據(jù)空空間之間間進(jìn)行傳傳輸，因因?yàn)樵黾蛹恿似骷撵`活活性。其工作原理是是接收模擬信信號(hào)，轉(zhuǎn)換為0或或1的數(shù)字信信號(hào)，再對(duì)數(shù)數(shù)字信號(hào)進(jìn)行行修改、刪除除、強(qiáng)化，并并在其他系統(tǒng)統(tǒng)芯片中把數(shù)數(shù)字?jǐn)?shù)據(jù)解譯譯回模擬數(shù)據(jù)據(jù)或?qū)嶋H環(huán)境境格式。它不不僅具有可編編程性，而且且其實(shí)時(shí)運(yùn)行行速度可達(dá)每每秒數(shù)以千萬(wàn)萬(wàn)條復(fù)雜指令令程序，遠(yuǎn)遠(yuǎn)遠(yuǎn)超過(guò)通用微微處理器，是是數(shù)字化電子子世界中日益益重要的電腦腦芯片。它的強(qiáng)大數(shù)據(jù)據(jù)處理能力和和高運(yùn)行速度度，是最值得稱稱道的兩大特特色。由于它它運(yùn)算能力很很強(qiáng)，速度很很快，體積很很小，而且采采用軟件編程程具有高度的的靈活性，因因此為從事各各種復(fù)雜的應(yīng)應(yīng)用提供了一一條有效途徑徑。DSP芯片根據(jù)數(shù)字信號(hào)號(hào)處理的要求求，DSP芯芯片一般具有有如下主要特特點(diǎn)：（（1）在一個(gè)個(gè)指令周期內(nèi)內(nèi)可完成一次次乘法和一次次加法；（（2）程程序和數(shù)據(jù)空空間分開(kāi)，可可以同時(shí)訪問(wèn)問(wèn)指令和數(shù)據(jù)據(jù)；（（3）片內(nèi)具具有快速RAM，通?？煽赏ㄟ^(guò)獨(dú)立的的數(shù)據(jù)總線在在兩塊中同時(shí)時(shí)訪問(wèn)；（（4）具具有低開(kāi)銷或或無(wú)開(kāi)銷循環(huán)環(huán)及跳轉(zhuǎn)的硬硬件支持；（（5））快速的中斷斷處理和硬件件I/O支持持；（（6）具有在在單周期內(nèi)操操作的多個(gè)硬硬件地址產(chǎn)生生器；（（7）可以以并行執(zhí)行多多個(gè)操作；（（8））支持流水線線操作，使取取指、譯碼和和執(zhí)行等操作作可以重疊執(zhí)執(zhí)行。當(dāng)當(dāng)然，與通用微處理理器相比，DSP芯片的的其他通用功功能相對(duì)較弱弱些。FPGA是英英文FieldProgrammableGateArray（現(xiàn)場(chǎng)可編編程門陣列））它是在PAL、GAL、、PLD等可可編程器件的的基礎(chǔ)上進(jìn)一一步發(fā)展的產(chǎn)產(chǎn)物，是專用用集成電路（（ASIC））中集成度最最高的一種。。FPGA采采用了邏輯單單元陣列LCA（LogicCellArray）這這樣一個(gè)新概概念，內(nèi)部包包括可配置邏邏輯模塊CLB（ConfigurableLogicBlock）、輸出出輸入模塊IOB（InputOutputBlock）和內(nèi)部部連線（Interconnect）三個(gè)部分分。用戶可對(duì)FPGA內(nèi)部的的邏輯模塊和和I/O模塊塊重新配置，，以實(shí)現(xiàn)用戶戶的邏輯。它它還具有靜態(tài)態(tài)可重復(fù)編程程和動(dòng)態(tài)在系系統(tǒng)重構(gòu)的特特性，使得得硬硬件件的的功功能能可可以以像像軟軟件件一一樣樣通通過(guò)過(guò)編編程程來(lái)來(lái)修修改改。。FPGA的的技技術(shù)術(shù)特特點(diǎn)點(diǎn)作為為專專用用集集成成電電路路（（ASIC））領(lǐng)領(lǐng)域域中中的的一一種種半半定定制制電電路路，F(xiàn)PGA既既解解決決了了定定制制電電路路的的不不足足，，又又克克服服了了原原有有可可編編程程器器件件門門電電路路數(shù)數(shù)有有限限的的缺缺點(diǎn)點(diǎn)。?？煽梢砸院梁敛徊豢淇鋸垙埖牡闹v講，，F(xiàn)PGA能能完完成成任任何何數(shù)數(shù)字字器器件件的的功功能能，，上上至至高高性性能能CPU,下下至至簡(jiǎn)簡(jiǎn)單單的的74電電路路，，都都可可以以用用FPGA來(lái)來(lái)實(shí)實(shí)現(xiàn)現(xiàn)。。FPGA如如同同一一張張白白紙紙或或是是一一堆堆積積木木，，工程程師師可可以以通通過(guò)過(guò)傳傳統(tǒng)統(tǒng)的的原原理理圖圖輸輸入入法法，，或或是是硬硬件件描描述述語(yǔ)語(yǔ)言言自自由由的的設(shè)設(shè)計(jì)計(jì)一一個(gè)個(gè)數(shù)數(shù)字字系系統(tǒng)統(tǒng)。通過(guò)過(guò)軟軟件件仿仿真真，，我我們們可可以以事事先先驗(yàn)驗(yàn)證證設(shè)設(shè)計(jì)計(jì)的的正正確確性性。。在在PCB完完成成以以后后，，還還可可以以利利用用FPGA的的在在線線修修改改能能力力，，隨隨時(shí)時(shí)修修改改設(shè)設(shè)計(jì)計(jì)而而不不必必改改動(dòng)動(dòng)硬硬件件電電路路。。使使用用FPGA來(lái)來(lái)開(kāi)開(kāi)發(fā)發(fā)數(shù)數(shù)字字電電路路，，可可以以大大大大縮縮短短設(shè)設(shè)計(jì)計(jì)時(shí)時(shí)間間，，減減少少PCB面面積積，，提提高高系系統(tǒng)統(tǒng)的的可可靠靠性性。。FPGA是是由由存存放放在在片片內(nèi)內(nèi)RAM中中的的程程序序來(lái)來(lái)設(shè)設(shè)置置其其工工作作狀狀態(tài)態(tài)的的，，因因此此工工作作時(shí)時(shí)需需要要對(duì)對(duì)片片內(nèi)內(nèi)的的RAM進(jìn)進(jìn)行行編編程程。。用用戶戶可可以以根根據(jù)據(jù)不不同同的的配配置置模模式式，，采采用用不不同同的的編編程程方方式式。。加加電電時(shí)時(shí)，，F(xiàn)PGA芯芯片片將將EPROM中中數(shù)數(shù)據(jù)據(jù)讀讀入入片片內(nèi)內(nèi)編編程程RAM中中，，配配置置完完成成后后，，F(xiàn)PGA進(jìn)進(jìn)入入工工作作狀狀態(tài)態(tài)。。掉掉電電后后，，F(xiàn)PGA恢恢復(fù)復(fù)成成白白片片，，內(nèi)內(nèi)部部邏邏輯輯關(guān)關(guān)系系消消失失，，因因此此，，F(xiàn)PGA能能夠夠反反復(fù)復(fù)使使用用。。FPGA的的編編程程無(wú)無(wú)須須專專用用的的FPGA編編程程器器，，只只須須用用通通用用的的EPROM、、PROM編編程程器器即即可可。。當(dāng)當(dāng)需需要要修修改改FPGA功功能能時(shí)時(shí)，，只只需需換換一一片片EPROM即即可可。。這這樣樣，，同同一一片片F(xiàn)PGA，，不不同同的的編編程程數(shù)數(shù)據(jù)據(jù)，，可可以以產(chǎn)產(chǎn)生生不不同同的的電電路路功功能能。。因因此此，，F(xiàn)PGA的的使使用用非非常常靈靈活活。?？梢砸哉f(shuō)說(shuō)，，F(xiàn)PGA芯芯片片是是小小批批量量系系統(tǒng)統(tǒng)提提高高系系統(tǒng)統(tǒng)集集成成度度、、可可靠靠性性的的最最佳佳選選擇擇之之一一。。目前前FPGA的的品品種種很很多多，，有有XILINX的的XC系系列列、、TI公公司司的的TPC系系列列、、ALTERA公公司司的的FIEX系系列列等等。。ARM、、DSP、、FPGA區(qū)區(qū)別別ARM具具有有比比較較強(qiáng)強(qiáng)的的事事務(wù)務(wù)管管理理功功能能，，可以以用用來(lái)來(lái)跑跑界界面面以以及及應(yīng)應(yīng)用用程程序序等，，其其優(yōu)優(yōu)勢(shì)勢(shì)主主要要體體現(xiàn)現(xiàn)在在控制制方方面面。DSP主主要要是是用用來(lái)來(lái)計(jì)計(jì)算算的的，，比比如如進(jìn)進(jìn)行行加加密密解解密密、、調(diào)調(diào)制制解解調(diào)調(diào)等等，，優(yōu)勢(shì)勢(shì)是是強(qiáng)強(qiáng)大大的的數(shù)數(shù)據(jù)據(jù)處處理理能能力力和和較較高高的的運(yùn)運(yùn)行行速速度度。。FPGA可可以以用用VHDL或或verilogHDL來(lái)來(lái)編編程程，，靈靈活活性性強(qiáng)強(qiáng)，，由由于于能能夠夠進(jìn)進(jìn)行行編編程程、、除除錯(cuò)錯(cuò)、、再再編編程程和和重重復(fù)復(fù)操操作作，，因因此此可以以充充分分地地進(jìn)進(jìn)行行設(shè)設(shè)計(jì)計(jì)開(kāi)開(kāi)發(fā)發(fā)和和驗(yàn)驗(yàn)證證。當(dāng)當(dāng)電電路路有有少少量量改改動(dòng)動(dòng)時(shí)時(shí)，，更更能能顯顯示示出出FPGA的的優(yōu)優(yōu)勢(shì)勢(shì)，，其其現(xiàn)現(xiàn)場(chǎng)場(chǎng)編編程程能能力力可可以以延延長(zhǎng)長(zhǎng)產(chǎn)產(chǎn)品品在在市市場(chǎng)場(chǎng)上上的的壽壽命命，，而而這這種種能能力力可可以以用用來(lái)來(lái)進(jìn)進(jìn)行行系系統(tǒng)統(tǒng)升升級(jí)級(jí)或或除除錯(cuò)錯(cuò)。?；谟贒SP和和ADS8364的的高高速速數(shù)數(shù)據(jù)據(jù)采采集集處處理理系系統(tǒng)統(tǒng)DSP接接收收上上位位機(jī)機(jī)通通過(guò)過(guò)USB總總線線發(fā)發(fā)送送的的命命令令，，完完成成系系統(tǒng)統(tǒng)工工作作參參數(shù)數(shù)的的設(shè)設(shè)置置，，并并通通過(guò)過(guò)模模擬擬地地址址／／數(shù)數(shù)據(jù)據(jù)總總線線與與CPLD進(jìn)進(jìn)行行通通信信，，向向CPLD發(fā)發(fā)送送控控制制命命令令；；對(duì)外外部部的的多多路路模模擬擬量量輸輸入入進(jìn)進(jìn)行行信信號(hào)號(hào)調(diào)調(diào)理理，，在在CPLD控控制制下下進(jìn)進(jìn)行行單單通通道道或或多多通通道道A/D轉(zhuǎn)轉(zhuǎn)換換，，將將采采集集到到的的數(shù)數(shù)據(jù)據(jù)存存儲(chǔ)儲(chǔ)在在一一片片F(xiàn)IFO芯芯片片中中；；當(dāng)當(dāng)FIFO中中存存儲(chǔ)儲(chǔ)的的數(shù)數(shù)據(jù)據(jù)半半滿滿時(shí)時(shí)，，對(duì)對(duì)DSP產(chǎn)產(chǎn)生生一一個(gè)個(gè)中中斷斷信信號(hào)號(hào)，，DSP收收到到此此中中斷斷信信號(hào)號(hào)后后，，取取出出FIFO中中的的部部分分?jǐn)?shù)數(shù)據(jù)據(jù)，，進(jìn)進(jìn)行行前前端端數(shù)數(shù)字字信信號(hào)號(hào)處處理理，，將將處處理理完完畢畢的的數(shù)數(shù)據(jù)據(jù)通通過(guò)過(guò)USB總總線線傳傳給給上上位位機(jī)機(jī)；；上位位機(jī)機(jī)實(shí)實(shí)現(xiàn)現(xiàn)各各種種圖圖形形界界面面操操作作和和后后端端信信號(hào)號(hào)處處理理，，對(duì)對(duì)所所采采集集的的信信號(hào)號(hào)進(jìn)進(jìn)行行分分析析。。系系統(tǒng)統(tǒng)可可對(duì)對(duì)輸輸入入的的多多路路模模擬擬信信號(hào)號(hào)進(jìn)進(jìn)行行同同步步采采樣樣，，這這就就使使得得采采集集到到的的數(shù)數(shù)據(jù)據(jù)不不僅僅含含有有模模擬擬信信號(hào)號(hào)的的幅幅度度特特性性，，同同時(shí)時(shí)還還保保持持不不同同模模擬擬信信號(hào)號(hào)之之間間的的相相位位差差異異；；采采樣樣頻頻率率可可以以預(yù)預(yù)置置，，以以適適應(yīng)應(yīng)不不同同速速率率的的采采樣樣要要求求。。初級(jí)級(jí)電電子子設(shè)設(shè)計(jì)計(jì)工工程程師師認(rèn)認(rèn)證證綜綜合合知知識(shí)識(shí)考考試試命命題題范范圍圍一、、命命題題依依據(jù)據(jù)1.照照歷歷屆屆全全國(guó)國(guó)大大學(xué)學(xué)生生電電子子設(shè)設(shè)計(jì)計(jì)競(jìng)競(jìng)賽賽試試題題的的相相關(guān)關(guān)知知識(shí)識(shí)、、系系統(tǒng)統(tǒng)組組成成、、電電路路分分析析等等；；2.參參照照教教育育部部對(duì)對(duì)部部分分高高校校教教學(xué)學(xué)評(píng)評(píng)估估時(shí)時(shí)的的電電類類學(xué)學(xué)生生評(píng)評(píng)測(cè)測(cè)試試題題的的相相關(guān)關(guān)內(nèi)內(nèi)容容；；3.參參照照國(guó)國(guó)內(nèi)內(nèi)主主要要高高校校電電子子信信息息類類專專業(yè)業(yè)教教學(xué)學(xué)計(jì)計(jì)劃劃中中所所涉涉課課程程及及實(shí)實(shí)驗(yàn)驗(yàn)的的基基本本知知識(shí)識(shí)與與基基本本技技能能；；4.參參照照電電子子設(shè)設(shè)計(jì)計(jì)工工程程師師認(rèn)認(rèn)證證培培訓(xùn)訓(xùn)大大綱綱及及考考試試要要求求。。二二、、命命題題原原則則1.著著重重于于基基本本知知識(shí)識(shí)的的掌