2021年江西師范大學(xué)網(wǎng)絡(luò)工程專業(yè)《計算機(jī)組成原理》科目期末試卷A（有答案）一、選擇題1、主存儲器主要性能指標(biāo)有（）。1.存儲周期Ⅱ.存儲容量Ⅲ.存取時間Ⅳ.存儲器帶寬A.I、IⅡB.I、IⅡ、IVC.I、Ⅲ、lVD.全部都是2、某一計算機(jī)采用主存Cache存儲層次結(jié)構(gòu)，主存容量有8個塊，Cache容量有4個塊，采取直接映射方式。若主存塊地址流為0，1，2，5，4，6，4，7，1，2，4，1，3，7，2，一開始Cache為空，此期間Cache的命中率為（）。A.13.3% B.20% C.26.7% D.33.3%3、信息序列16位，若想構(gòu)成能糾正一位錯、發(fā)現(xiàn)兩位錯的海明碼，至少需要加（）位校驗(yàn)位。A.4 B.5 C.6 D.74、在浮點(diǎn)機(jī)中，（）是隱藏的。A.階碼 數(shù)符 尾數(shù) D.基數(shù)5、假設(shè)寄存器的內(nèi)容為00000000，若它等于-128，則該機(jī)器采用了（）。A.原碼 補(bǔ)碼 反碼 移碼6、在異步通信方式中，一個總線傳輸周期的過程是（）。A.先傳送數(shù)據(jù)，再傳送地址B.先傳送地址，再傳送數(shù)據(jù)C.只傳輸數(shù)據(jù)D.無法確定7、下列關(guān)于總線設(shè)計的敘述中，錯誤的是（）。A.并行總線傳輸比串行總線傳輸速度快B.C.采用突發(fā)傳輸方式可提高總線數(shù)據(jù)傳輸率D.采用分離事務(wù)通信方式可提高總線利用率8、CPU中不包括（）。A.B.指令寄存器C.地址譯碼器D通用寄存器9、將高級語言源程序轉(zhuǎn)換為機(jī)器目標(biāo)代碼文件的程序是（）。A.匯編程序 B.鏈接程序 C.編譯程序 解釋程序10、在計算機(jī)體系結(jié)構(gòu)中，CPU內(nèi)部包括程序計數(shù)器（PC）、存儲器數(shù)據(jù)寄存器（MDR）、指令寄存器（IR）和存儲器地址寄存器（MAR）等。若CPU要執(zhí)行的指令為MOVRO，#100（即將數(shù)值100傳送到寄存器R0中），則CPU首先要完成的操作是（）。A.100RO B.100→MDR C.PC→MAR D.PC→IR11、關(guān)于微指令操作控制字段的編碼方法，下面敘述正確的是（）。A.直接編碼、字段間接編碼法和字段直接編碼法都不影響微指令的長度B.一般情況下，直接編碼的微指令位數(shù)最多C.一般情況下，字段間接編碼法的微指令位數(shù)最多D.一般情況下，字段直接編碼法的微指令位數(shù)最多12、直接尋址的無條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入（）。A.程序計數(shù)器（PC）B.累加器（ACC）C.指令寄存器（IR）D.地址寄存器（MAR）13、執(zhí)行操作的數(shù)據(jù)不可能來（）。A.寄存器 B.指令本身 控制存儲器 存儲14、下列選項(xiàng)中，（）不是發(fā)生中斷請求的條件。A.一條指令執(zhí)行結(jié)束B.I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障D.DMA15640像素×48065536色的圖片（采用無壓縮方式），假56kbit/s，大約需要的時間是（）。A.34.82s B.42.86s C.85.71s D.87.77s二、填空題16、CPU能直接訪和 ，但不能直接訪問磁盤和光盤。17、由于存儲器芯片的容量有限，所以往往需要和 兩方面進(jìn)行擴(kuò)充才能足實(shí)際需求。18、PCI總線采仲裁方式，每一個PCI設(shè)備都有獨(dú)立的總線請求和總線授權(quán)兩信號線與 相連。19、流水CPU中的主要問題相關(guān)， 相關(guān)和 相關(guān)；為此需采用相應(yīng)的技術(shù)對策，才能保證流水暢通而不斷流。20、存儲 并按 順序執(zhí)行，這是諾依曼型計算機(jī)的工作原理。21、計算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采傳送、 傳送、 傳送。22、按IEEE754標(biāo)準(zhǔn)，一個浮點(diǎn)數(shù)、 、 三個域組成。23、虛擬存儲器指的層次，它給用戶提供了一個比實(shí)空間大的多 空間。24、中斷處理需要有中。中斷 產(chǎn)生，中等硬件支持。25、漢字、 、 是計算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種同用途的編碼。三、名詞解釋題26、位：27、超流水線（Superpipelining）技術(shù)：28、SRAM：29、從設(shè)備：被主設(shè)備訪問的設(shè)備。四、簡答題30、比較選擇型DMA控制器與多路型DMA控制器？31、什么是程序計數(shù)器PC？為什么要設(shè)置PC寄存器？32、什么是閃速存儲器？它有哪些特點(diǎn)？33、什么叫機(jī)器指令？什么叫指令系統(tǒng)？為什么說指令系統(tǒng)與機(jī)器的主要功能以及與硬件結(jié)構(gòu)之間存在著密切的關(guān)系？五、計算題34、某計算機(jī)采用5級指令流水線，如果每級執(zhí)行時間是2ns，求理想情況下該流水線的加速比和吞吐率。35、設(shè)有一個1MB容量的存儲器，字長為32位，問：若按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？若按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？若按字編址，地址寄存器、數(shù)據(jù)寄存器各為兒位？編址范圍為多大？36、假設(shè)一個32位的處理器配有16位的外部數(shù)據(jù)總線，時鐘頻率為50MHz，若總線傳輸?shù)淖疃讨芷跒?個時鐘周期，試問處理器的最大數(shù)據(jù)傳輸率是多少？若想提高一倍數(shù)據(jù)傳輸率，可采用什么措施？六、綜合題37、假定在一個8位字長的計算機(jī)中運(yùn)行如下類C程序段：unsignedintx=134；unsignedinty=246；intm=x；intn=y；unsignedintz1=x-y；unsignedintz2=x+y；intkl=m-n；intk2=m+n；若編譯器編譯時將8個8位寄存器R1~R8分別分配至變量x、y、m、n、zl、z2、2kl和k，則回答下列問題（提示：帶符號整數(shù)用補(bǔ)碼表示）：21 5 執(zhí)行上述程序段后，寄存器R，R和R的內(nèi)容分別是什么（1 5 1執(zhí)行上述程序段后，變量m和k的值分別是多少（用十進(jìn)制表示）？1上述程序段涉及帶符號整數(shù)加/減、無符號整數(shù)加/減運(yùn)算，這否利用同一個加法器及輔助電路實(shí)現(xiàn)？簡述理由。計算機(jī)內(nèi)部如何判斷帶符號整數(shù)加/序段中，哪些帶符號整數(shù)運(yùn)算語句的執(zhí)行結(jié)果會發(fā)生溢出？38、某16位計算機(jī)的主存按字節(jié)編碼，存取單位為16位；采用16位定長指令字格式：CPU采用單總線結(jié)構(gòu)，主要部分如下圖所示。圖中R0~R3為通用寄存器：T為暫存器：SR為移位寄存器，可實(shí)現(xiàn)直送（mov）、左移一位.（left）和右移一位（right）3種操作，控制信號為SRop，SR的輸出由信號SRout控制：ALU可實(shí)現(xiàn)直送A（mova）、A加B（add）、A減B（sub）、A與B（and）、A或B（or）、非A（not）、A加1（inc）7種操作，控制信號為ALUop。請回答下列問題。圖中哪些寄存器是程序員可見的？為何要設(shè)置暫存器T？控制信號ALUopSRop的位數(shù)至少各是多少？控制信號SRout所控制部件的名稱或作用是什么？端點(diǎn)①~⑨中，哪些端點(diǎn)須連接到控制部件的輸出端？~寫出連線的起點(diǎn)和終點(diǎn)，以正確表示數(shù)據(jù)的流動方向。MUX的一個輸入端是2？39、某16位機(jī)器所使用的指令格式和尋址方式如圖所示，該機(jī)器有兩個20位基址寄存器，4個16位變址寄存器，16個16位通用寄存器。指令匯編格式中的S（源）、D（目標(biāo)）都是通用寄存器，M是主存的一個單元，3種指令的操作碼分別是MOV（OP）=（A）H、STA（OP）=（1B）H、LDA（OP）=（3C）H。其中，MOV是傳送指令，STA為寫數(shù)指令，LDA為讀數(shù)指令。試分析3種指令的指令格式和尋址方式特點(diǎn)。處理器完成哪一種操作所花時間最短？完成哪一種操作所花時間最長？第2指令的執(zhí)行時間有時會等于第3種指令的執(zhí)行時間嗎？下列情況中，每個十六進(jìn)制指令字分別代表什么操作？簡述此指令的作用。①（FOFl）H/（3CD2）H：②（2856）H參考答案一、選擇題、D、C、C、D、D、B、A、C、C、C、B、A、C、A、D二、填空題16、cache 主存17、存取時間存儲周期存儲器帶寬18、集中式中央仲裁器19、資源數(shù)據(jù)控制20、程序地址21、并行串行復(fù)用22、符號位階碼尾數(shù)23、主存--外存主存虛擬地址24、優(yōu)先級仲裁向量控制邏輯25、輸入編碼內(nèi)碼字模碼三、名詞解釋題26、位：計算機(jī)中的一個二進(jìn)制數(shù)據(jù)代碼，計算機(jī)中數(shù)據(jù)的最小表示單位。27、超流水線（Superpipelining）技術(shù)：是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時鐘周期內(nèi)一個功能部件被使用多次。28、SRAM：靜態(tài)隨機(jī)訪問存儲器，采用雙穩(wěn)態(tài)電路存儲信息。29、從設(shè)備：被主設(shè)備訪問的設(shè)備。四、簡答題30、答：選擇型DMA控制器特別適合數(shù)據(jù)傳送率很高以至接近內(nèi)存存取速度的設(shè)備，而不適用慢速設(shè)備；而多路型，DMA控制器卻適合于同時為多個慢速外設(shè)服務(wù)。選擇型DMA控制器在物理上可以連接多個設(shè)備，而邏輯上只允許接一個設(shè)備；而多路型不僅在物理上可連接多個外設(shè)，而且在邏輯上也允許這些外設(shè)同時工作。選擇型以數(shù)據(jù)塊方式傳送，多路型中各設(shè)備以字節(jié)交叉方式通過DMA控制器進(jìn)行數(shù)據(jù)傳送。31、答：pc通常是一個存放指令地址的寄存器，它通常具有計數(shù)功能：在計算機(jī)中，程序中大多數(shù)指令是按執(zhí)行的順序存放在存儲器中的，下一條指令的地址，就是上一條指令的地址加該指令的長度。所以設(shè)置pc可以簡化指令地址的形成；32、答：閃速存儲器是高密度、非易失性的讀/寫半導(dǎo)體存儲器。從原理上看，它屬于ROM型存儲器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術(shù)。閃速存儲器的特點(diǎn)：（1）固有的非易失性，（2）廉價的高密度，（3）可直接執(zhí)行，.33、答：人們習(xí)慣把每一條機(jī)器語言的語句稱為機(jī)器指令，而又將全部機(jī)器指令的集合稱為機(jī)器的指令系統(tǒng)。五、計算題34、44.解析：流水線的加速比指采用流水線技術(shù)時指令的執(zhí)行速度與等效的不采用流水線技術(shù)的指令執(zhí)行速度之比，理想情況加速比等于流水線的級數(shù)。吞吐率指每秒鐘能處理的指令數(shù)量。本題中計算機(jī)采用5級指令流水線，所以理想情況下加速比等于5s，則最大吞吐率等于508。35、解析：字長為32位，若按半字編址，則每個存儲單元存放16位；若按字編址，則每個存儲單元存放32位。若按字節(jié)編址，1MB=220×8bit208位，編址范圍為00000H~FFFFFH。19位，數(shù)據(jù)寄存器為1600000H~7FFFFH。18位，數(shù)據(jù)寄存器為3200000H~3FFFFH。歸納總結(jié)：主存容量確定后，編址單位越大，對應(yīng)的存儲單元數(shù)量就越少。因此，隨著編址單位的變大，地址寄存器的位數(shù)減少，數(shù)據(jù)寄存器的位數(shù)增加。其實(shí)這個可以這么來理解，醫(yī)院需要放置1000個床位，每個房間放的床位多了，需要的房間自然就少了。36、解析：根據(jù)時鐘頻率可計算出總線傳輸?shù)淖疃虃鬏斨芷跒門=4/（50MHz）=80×10-9s對于總線寬度為16位的總線，最大數(shù)據(jù)傳輸率為16bit/T=2B/（80×10-9s）=25MB/s若想提高一倍數(shù)據(jù)傳輸率，可采用兩種方式：將總線寬度擴(kuò)大為32bit，CPU50MHz，則數(shù)據(jù)傳輸率為32bit/T-4B/（80×10-9s）=50MB/s將時鐘頻率擴(kuò)大為100MHz，總線寬度仍為16bit，根據(jù)時鐘頻率可計算出總線傳輸?shù)淖疃虃鬏斨芷跒門=4/（100MHz）=40×10-9s此時最大數(shù)據(jù)傳輸率為16bit/T=2B/（40×10-9s）=50MB/s六、綜合題寄存器R1存儲的是134，轉(zhuǎn)換成二進(jìn)制為10000110B，即86H。寄存器R5存儲的是x-y的內(nèi)容，x-y=-112，轉(zhuǎn)換成二進(jìn)制為10010000B，即90H。寄存器R6存儲的是x+y的內(nèi)容，x+y=380，轉(zhuǎn)換成二進(jìn)制為101111100B（前面的進(jìn)位含棄），即7CH。由于計算機(jī)字長為8位，因此無符號整數(shù)能表示的范圍為0～255，而x+y=380，故溢出。m二進(jìn)制表示為10000110B，由于m是int型，因此最高位為符號位，可以得出m的原碼為11111010（對10000110除符號位取反加1），即-122。同理，n的二進(jìn)制表示為11110110B，故n的原碼為10001010，轉(zhuǎn)成十進(jìn)制為-10。因此，k1=-122-（-10）=-112。參考答案：可以利用同一個加法器及輔助電路實(shí)現(xiàn)。因?yàn)闊o符號整數(shù)和有符號整數(shù)都是以補(bǔ)碼形式存儲，所以運(yùn)算規(guī)則都是一樣的。但有一點(diǎn)需要考慮，由于無符號整數(shù)和有符號整數(shù)的表示范圍是不一樣的，因此需要設(shè)置不一樣的溢出電路。至于內(nèi)部如何判斷溢出，可參考前面的總結(jié)。帶符號整數(shù)只有k2會發(fā)生溢出。分析：8位帶符號整數(shù)的補(bǔ)碼取值范圍為-128~+127，而k2-m+n=-122-10--132，超出范圍。而kl=-112，在范圍-128~+127之內(nèi)。38、解析程序員可見寄存器為通用寄存器（R0~R3）和PC.此.若無暫存器T，則ALU的A、B端口會同時獲得兩個相同的數(shù)據(jù)，使數(shù)據(jù)通路不能正常工作。ALU共有7種操作，故其操作控制信號ALUop至少需要33種操作，其操作控制信號SRop至少需要2位。信號SRout的連接與斷開。端口①、②、③、⑤、⑧須連接到控制部件輸出端。5）連線1，⑥→⑨：連線2，①④。6）因?yàn)槊織l指令的長度為16位，按字節(jié)編址，所以每條指令占用2個內(nèi)存單元，順序執(zhí)行時，下條指令地址為（PC）+2.MUX的一個輸入端為2，