【Word版本下載可任意編輯】車載數字視頻壓縮記錄系統(tǒng)的設計邁入新世紀，計算機技術、多媒體技術和數據通信技術的發(fā)展飛速，促使數字視頻的應用也越來越廣（如視頻監(jiān)控、視頻會議和移動電視等）。各種壓縮算法的研究使得數字視頻的存儲和傳輸極為方便，同時也相繼出現了各種視頻記錄系統(tǒng)。本文設計的嵌入式視頻記錄系統(tǒng)，可以將攝像頭拍攝到的模擬視頻數據轉變成數字視頻數據，經壓縮后存儲在大容量的存儲器上，并可通過專用的回放設備再現汽車行使的整個過程。該視頻記錄系統(tǒng)可用來記錄汽車內各項儀表和前方外視景等視頻信息及突發(fā)事件標記，它可以將汽車行使過程中的所有信息以數字視頻的方式連續(xù)動態(tài)地記錄下來常見的視頻壓縮方法有MPEG系列租H.26X系列?？紤]到壓縮技術的成熟度、成本和主要用途，本記錄系統(tǒng)采用MPEG-1數字圖像壓縮記錄技術，來實現對1路視頻信號的連續(xù)圖像長達4小時的實時循環(huán)記錄。此外，本視頻記錄系統(tǒng)還具有成本低、體積小、功耗低等特點。

1系統(tǒng)工作原理

視頻記錄系統(tǒng)設計的側重點是降低成本，減小體積，同時降低系統(tǒng)的功耗，提高系統(tǒng)的整體性能。它能夠對汽車上的1路視頻信號開展長達4小時的連續(xù)實時動態(tài)循環(huán)記錄。本系統(tǒng)主要由視頻解碼及壓縮編碼器、ARM處理器、電子盤三部分組成。其中視頻解碼器和壓縮編碼器共同組成壓縮單元，ARM處理器是系統(tǒng)的控制單元，電子盤是系統(tǒng)的存儲單元。其視頻記錄系統(tǒng)的構造組成如圖1所示。系統(tǒng)工作時，先將攝像機拍攝到的視頻信號通過視頻解碼器SAA7113H開展解碼和A／D轉換，以輸出8位4：2：2格式的YCbCr數字視頻信號，該數字化視頻信號送入SZ1510壓縮編碼芯片開展壓縮后可產生MPEG-1數據流，然后由ARM處理器將壓縮好的數據通過IDE接口存入存儲載體——電子盤，從而實現對1視頻信號的連續(xù)實時循環(huán)記錄。

系統(tǒng)上電并啟動后，ARM處理器首先通過SZ1510芯片的HOST接口對SZ1510內部存放器開展配置，并通過I2C總線對視頻解碼器SAA7113H開展初始化。當設置好MPEG-1壓縮格式及數據速率后，系統(tǒng)開始正常工作，并對輸入的模擬視頻信號經視頻解碼器開展解碼和A／D轉換，再將生成的CCIR-601數字視頻流傳人壓縮編碼芯片SZ1510開展處理，然后由SZ1510將數字視頻數據轉化為符合MPEG-1格式的影視文件，將MPEG-1數據流在ARM處理器的控制下通過IDE接口以文件形式寫入電子硬盤開展存儲。系統(tǒng)工作時，ARM還將不斷監(jiān)視相關信號，并在圖像中參加相應的標志，直到接收到關機信號，系統(tǒng)自動結束壓縮工作。

2硬件電路設計

2.1視頻解碼及壓縮編碼電路設計

由于MPEG-1壓縮算法需要很大的運算量，用軟件很難實時完成，所以本系統(tǒng)采用專用的視頻壓縮芯片來實現對視頻信號的實時高效壓縮。目前，常用的MPEG-1壓縮芯片有VW20**、W99200F、WIS7007SB等。本設計選用SAA7113H開展解碼，并采用Zapex公司的SZ1510MPEG-1A／V編碼芯片開展圖象壓縮。SAA7113的主要作用是把輸入的模擬視頻信號解碼成標準的8位“VPO”數字信號，它相當于一種“A／D”器件，是一種可編程視頻處理芯片，可通過I2C總線實現編程控制，并具有4路視頻輸入、抗混疊濾波、自動鉗位和增益控制、多制式解碼以及亮度、比照度和飽和度控制等功能。它對輸人的PAL制式視頻信號開展采樣和解碼后，可將生成的CCIR-601數字視頻流（色度空間為YCbCr，取樣為4：2：2）送到視頻壓縮芯片SZ1510的數字視頻輸入接口。它的輸入時鐘由24.576MlHz的有源晶振提供，并可分別從RTS1和RTS0管腳輸出為SZ1510提供的行同步信號HS和場同步信號VS，其中行同步信號HS又可作為行有效象素識別信號輸入到SZ1510的VIHACT管腳；并從LLC腳輸出27MHz的像素時鐘，作為SZ1510內部的數字視頻流的采樣時鐘和芯片的主時鐘。系統(tǒng)初始化可通過ARM芯片的I2C總線來實現。片選信號由ARM產生RESET信號來提供。

系統(tǒng)中的壓縮編碼芯片SZ1510是ZAPEX公司生產的一款高性能的MJPEG、MPEG-1編碼芯片，可對視頻信號實現高達25f／s的壓縮，并支持多種工作模式和比特率模式，還可靈活實現模式組合，同時可在視頻中疊加視頻標記和時間標記。該芯片內部主要由視頻編碼核、TMS320C54X高性能DSP核、接口電路（視頻接口、存儲器接口、主機與串口接口）、DMA控制器和時鐘產生電路等組成。其內部的壓縮核已經過優(yōu)化，適合于高效、實時的MPEG-1數字圖像壓縮，且具有功能多、功耗低、溫度范圍寬等特點。

系統(tǒng)中的SZ1510是從設備，受主機ARM的控制。它的HOST接口是控制和數據交換的接口。SZ1510可以選擇多種總線類型，它有復用和不復用的Intel和Motorola總線類型（復用模式下，HAD即可作為數據線，又可作為地址線；非復用模式時，HAD只能作為數據線），不復用總線又可分為8位和16位，并可由HCONFIG引腳和Syscofig存放器開展選擇配置。本系統(tǒng)把HCONFIG0置低，HCONFIG1置高，Sysconfig寫1，故可使其工作在Intel8051類型的非復用16位數據總線模式下。

由于SZ1510有多種工作模式，根據系統(tǒng)要求，本設計使SZ1510工作在LVE（LiveVideoEncoding）實時視頻編碼模式。在這種模式下，SZ1510可從視頻解碼器獲得實時數字視頻數據，然后根據MPEG1／M-JPEG開展壓縮并傳到主機。具體工作過程是：SZ1510對輸入到其內部的CCIR-601數字視頻流經過視頻預處理、自動裁減、場景變化檢測、運動估計、運動補償、離散余弦變換／反離散余弦變換和可變長編碼等處理后，再將生成的MPEG-1視頻基本流存儲于SDRAM中，然后經過輸出端口大小為256字節(jié)的FIFO緩沖開展數據輸出。正常工作時，FIFO每滿就產生一個FRDY（FIFO讀）中斷以通知主機讀取FIFO中的數據，并由主機從Data_out存放器讀取數據。之后，當SZ1510發(fā)出一個EOD（數據結束）中斷時，數據傳輸結束。

在視頻壓縮工作模式下，SZ1510有3種輸出比特率可供選擇：恒定比特率、比特率、可變比特率。恒定比特率需要填充冗余，比特率不需要填充冗余，可變比特率的壓縮質量比恒定比特率可變。比特率的選擇可通過設置Ven_cntl存放器的1、2位來確定，當其為0時，選擇的是恒定比特率；為1時，選擇的是比特率；為3時，選擇的是可變比特率。

2.2控制及存儲電路設計

考慮到控制部分的體積、可靠性和控制能力，本系統(tǒng)中的CPU采用Philips公司的ARM7TD-MI-S內核微控制器LPC2210。這是一個能夠支持實時仿真和跟蹤的16／32位ARM7TDMI-SCPU。對于代碼規(guī)模有嚴格控制的應用，可使用16位Thumb模式，該模式可將代碼規(guī)模降低30％以上，而性能的損失卻非常小。LPC2210采用144腳封裝，具有極低的功耗。另外，該芯片還具有多個32位定時器、8路10位ADC、PWM輸出以及多達9個外部中斷。通過配置總線，LPC2210多可提供76個GPIO。

LPC2210可與SZ1510的HOST接口相連，并可通過HOST接口對SZ1510開展控制和設置。正常工作時，LPC2210把從HOST接口輸出的MPEG-1格式視頻流以文件形式送人電子盤開展存儲。LPC2210與SZ1510的接口電路如圖2所示。其中，HAD接到ARM的P2.0～P2.15A作為16根數據線；P3.0接到HALE腳可實現SZ1510內部IOAR（I／OAddressRegisterl）和IODR（I／ODataRegister）存放器的選擇；P1.1和P3.27分別接讀、寫選通管腳HRD和HWR；通過將P3.24接到HCS可選通SZ1510；將P0.9接到HINT可發(fā)送SZ1510中斷請求信號。

從重量和可靠性出發(fā)，本記錄單元終選用電子盤來實現。該電子盤的主體為Flash芯片，該芯片耐沖擊，耐高溫，體積小，壽命長，適合在汽車環(huán)境下工作。雖然電子盤的價格昂貴，但是考慮到系統(tǒng)只采集1路視頻信號，記錄的數據量也不是很大（計算后得出記錄單元的容量為3G時），記錄長度可達4.5個小時，所以，選用電子盤完夠實現任務要求。

LPC2210的GPIO引腳與IDE接口的連接電路如圖3所示。圖中，P2.16～P2.31為數據線，P1.16～P1.20為地址和選通信號，P0.17和P0.20為設備的復位和狀態(tài)請求信號，用P0.21和P0.19則可實現讀寫控制。

3系統(tǒng)軟件設計

本系統(tǒng)的所有軟件程序事先均應通過JTAG口燒錄到ARM中，這樣，系統(tǒng)上電后便可自動運行這些程序以控制系統(tǒng)的工作。系統(tǒng)軟件工作流程圖如圖4所示。

3.1SZ1510的存放器配置

SZ1510有128個存放器，每個存放器都有一個索引號，外部主機是通過HOST接口（HALE管腳）來設置SZ1510內部的兩個存放器IOAR（I／O地址存放器）、IODR（I／O數據存放器）以實現對SZ1510的控制和配置。訪問時，首先由主機的A0管腳發(fā)送一個低電平到HALE管腳以選中IOAR存放器，然后將要訪問的存放器索引號寫入IOAR；接著由主機的A0管腳發(fā)送一個高電平到HALE管腳，以選中IODR存放器，然后再將要寫入的數據寫入IODR，這樣，SZ1510就會自動把配置的數據送到指定地址的存放器。

對Z1510開展初始化時，先由主機寫任意值到0x0B存放器；接著在主機至少等待1微秒后，向Int_enable中斷使能存放器寫入0x40，以使能RDY（Ready）中斷；然后，主機便等待SZ1510的Ready（Int_source）中斷；之后，當主機等到RDY中斷后，它將去除RDY中斷并開始向SZ1510的內部DSP裝載二進制代碼。

3.2SZ1510的二進制代碼裝載

由于復位后內部存放器的內容是未知的，因此，主機必須開展程序代碼的裝載，以初始化視頻編碼核的可編程RAM。SZ1510內部的程序空間是以塊（Blank）為單位開展劃分的，每塊的大小是256字節(jié)。用于視頻編碼核的二進制代碼的裝載空間為0x000～0x004和0x00c六個塊，共1.5k字節(jié)代碼。具體裝載時，先由主機向0x2E存放器寫0x01，以表示外部的SDRAM是1M×16bits；接著由主機向0x0C存放器寫0x03，以使能FIFOReady和EndofData中斷；然后由主機向0x11存放器寫0x1，以設定工作模式為內部內存寫模式；再由主機向0x10寫0x20，以設定SZ1510輸出數據的FIFO大小為256字節(jié)；對每塊程序空間開展二進制代碼裝載，其具體過程如下：

（1）主機寫0x3F存放器，選擇程序空間；

（2）主機向0x08存放器寫0x04，發(fā)送開始命令；

（3）主機等待Ready中斷；

（4）主機通過讀0x0e存放器，去除Ready中斷；

（5）主機向Data_in存放器0x01寫256個字節(jié)；

（6）主機等待EOD（End0fData）