CPLD/FPGA的配置(pèizhì)與下載第六章一、CPLD/FPGA器件(qìjiàn)的配置二、MAX系列(xìliè)非易失性器件的下載配置三、FLEX/ACEX系列FPGA的下載配置四、ALTERA的編程文件第一頁，共44頁。一、CPLD/FPGA器件(qìjiàn)的配置▲把CPLD/FPGA設(shè)計(jì)代碼送入芯片的過程（或操作）稱為對(duì)CPLD/FPGA器件的配置，也稱為下載?！?jīng)過配置的CPLD芯片，就成為具有用戶需要(xūyào)功能的專用數(shù)字電路或數(shù)字系統(tǒng)?！鴮?duì)CPLD/FPGA芯片進(jìn)行編程配置的方式有多種。第二頁，共44頁。器件編程下載(xiàzǎi)的分類1、按使用(shǐyòng)計(jì)算機(jī)的通訊接口劃分：（1）串口下載（BitBlaster或MasterBlaster）；（2）并口下載（ByteBlaster）；（3）USB接口下載(MasterBlaster或APU)等方式。2、若按使用的CPLD/FPGA器件(qìjiàn)劃分：1）CPLD編程（適用于片內(nèi)編程元件為EPROM、E2PROM和閃存的器件(qìjiàn)）；2）FPGA下載（適用于片內(nèi)編程元件為SDRAM的器件(qìjiàn)）。APU:AlteraProgrammingUnit第三頁，共44頁。器件(qìjiàn)編程下載的分類3、按CPLD/FPGA器件在編程下載(xiàzǎi)過程中的狀態(tài)劃分：1）主動(dòng)配置方式在這種配置方式下,由CPLD器件引導(dǎo)配置操作的過程并控制著外部存貯器和初始化過程；2）被動(dòng)配置方式在這種配置方式下,由外部CPU或控制器（如單片機(jī)）控制配置的過程。第四頁，共44頁。CPLD/FPGA器件(qìjiàn)的工作狀態(tài)1、用戶狀態(tài)(Usermode)即電路中CPLD器件正常工作時(shí)的狀態(tài)；2、配置狀態(tài)(Configurationmode)指將編程數(shù)據(jù)(shùjù)裝入CPLD/FPGA器件的過程，也可稱之為下載狀態(tài)；3、初始化狀態(tài)(Initialization)此時(shí)CPLD/FPGA器件內(nèi)部的各類寄存器復(fù)位，讓I／O引腳為使器件正常工作作好準(zhǔn)備。CPLD/FPGA器件按照正常使用(shǐyòng)和下載的不同過程其工作狀態(tài)分為三種：第五頁，共44頁。二、MAX系列(xìliè)非易失性器件的下載配置對(duì)于編程元件為E2PROM或閃存的CPLD器件(如MAX系列器件等)，只需簡單的利用專門的編程下載電纜（名為ByteBlaster或BitBlaster）將編程配置(pèizhì)數(shù)據(jù)下載到芯片中去即可。特點(diǎn)：斷電后下載(xiàzǎi)數(shù)據(jù)不丟失。BitBlaster配置－－需專用電纜和器件。ByteBlaster配置－－ALTERA已開放配置原理，很容易由用戶自制配置電纜，常用方法。第六頁，共44頁。ByteBlaster有兩種配置模式：1)被動(dòng)串行模式(PS)配置－－常用來配置FLEX10K/1K、FLEX8000和FLEX6000系列器件。2)邊界(biānjiè)掃描模式(JTAG)配置－－對(duì)具有邊界(biānjiè)掃描電路的器件進(jìn)行配置重構(gòu)或在線編程。常用來對(duì)MAX系列器件進(jìn)行編程配置。ByteBlaster：一般用來對(duì)FLEX系列器件進(jìn)行(jìnxíng)配置重構(gòu)，也可以用來對(duì)MAX9000以及MAX7000S／MAX7000A等器件進(jìn)行(jìnxíng)編程配置。用ByteBlaster進(jìn)行(jìnxíng)配置第七頁，共44頁。用ByteBlaster的JTAG模式進(jìn)行(jìnxíng)配置▲ALTERA公司現(xiàn)在生產(chǎn)的CPLD器件一般都有“JTAG”接口。▲ALTERA器件的JTAG都具有第二功能(gōngnéng)，即除了能作為邊界測試功能(gōngnéng)外還可以利用JTAG接口進(jìn)行器件編程，編程時(shí)序同樣遵循1149.1協(xié)議。第八頁，共44頁。JTAG接口(jiēkǒu)JTAG接口使用(shǐyòng)TDI、TDO、TCK、TMS四個(gè)管腳。其中：TDI：串行數(shù)據(jù)輸入端，TDO：串行數(shù)據(jù)輸出端，TCLK：串行時(shí)鐘，TMS：JTAG狀態(tài)機(jī)模式控制端。TDI、TDO、TMS的數(shù)據(jù)在TCLK時(shí)鐘的配合下，將數(shù)據(jù)串行移位到CPLD內(nèi)部JTAG移位寄存器中。

使用JTAG接口進(jìn)行器件(qìjiàn)配置，既適用于CPLD器件(qìjiàn)，也適用于FPGA器件(qìjiàn)。第九頁，共44頁。BYTEBLASTER并口下載(xiàzǎi)線第十頁，共44頁。ByteBlaster10針示意圖第十一頁，共44頁。用ByteBlaster對(duì)MAX7000，MAX9000系列(xìliè)器件

編程連接示意圖第十二頁，共44頁。Byteblaster下載(xiàzǎi)線的接口電路第十三頁，共44頁。用ByteBlaster下載線進(jìn)行(jìnxíng)下載配置第十四頁，共44頁。第十五頁，共44頁。三、FLEX/ACEX系列FPGA的下載(xiàzǎi)配置對(duì)于編程元件為SRAM的FPGA器件(如FLEX6000、FLEX8000、FLEX10K、ACEX1K、APEX20K系列等)，雖然也能像MAX系列器件那樣利用簡單的專門下載電纜來對(duì)FPGA器件進(jìn)行編程配置，但由于這類器件具有編程數(shù)據(jù)易失性的特性，所以存在一個(gè)對(duì)于芯片(xīnpiàn)進(jìn)行外部配置的問題。一般是將編程配置數(shù)據(jù)永久性的存儲(chǔ)在外部的閃存或E2PROM中，供FPGA器件每次在系統(tǒng)通電時(shí)調(diào)入這些編程配置數(shù)據(jù)。否則用戶就需要在每次系統(tǒng)通電時(shí)都需要利用PC機(jī)進(jìn)行對(duì)FPGA器件進(jìn)行的編程寫入的操作。第十六頁，共44頁。FLEXl0K/EP1K系列器件有四種(sìzhǒnɡ)配置方式：CPU多用單片機(jī)進(jìn)行控制(kòngzhì)，也有用PC機(jī)進(jìn)行控制(kòngzhì)。第十七頁，共44頁。常用(chánɡyònɡ)的配置引腳配置狀態(tài)下器件(qìjiàn)的狀態(tài)輸出位，加電后FLEX10K立刻驅(qū)動(dòng)該引腳到低電平，100mS后釋放?！鳰SEL1／MSEL0，配置方式(fāngshì)選擇00：AS或PS10：PPS11：PPA▲nCONFIG：▲nSTATUS：▲CONFIG_DONE：配置控制信號(hào)輸入；低電平使器件復(fù)位，在由低到高的跳變過程中啟動(dòng)配置過程。在配置期間，F(xiàn)LEX10K將其驅(qū)動(dòng)為低，所有配置數(shù)據(jù)無誤差接收后，F(xiàn)LEX10K將其置位三態(tài)。（外接上拉電阻，三態(tài)時(shí)將呈現(xiàn)高電平）配置過程中若出錯(cuò)，該引腳由高變低。第十八頁，共44頁。常用(chánɡyònɡ)的配置引腳▲nCE:器件的使能輸入。配置(pèizhì)過程中，nCE必須始終為低。▲DATA0：配置數(shù)據(jù)(shùjù)。適用于AS和PS模式，數(shù)據(jù)(shùjù)輸入?！鳧CLK：配置時(shí)鐘。適用于AS，PS和PPS模式，輸入引腳，由外部數(shù)據(jù)源提供的時(shí)鐘。其他引腳見P260表7.3▲DATA0～7：配置數(shù)據(jù)。適用于PPS和PPA模式，并行數(shù)據(jù)輸入。第十九頁，共44頁。FLEXl0K器件(qìjiàn)與配置有關(guān)的引腳第二十頁，共44頁。第二十一頁，共44頁。1、主動(dòng)串行配置(pèizhì)（AS）或EPC1配置(pèizhì)方式主動(dòng)(zhǔdòng)串行配置方式一直由FLEX10K控制著配置過程，由Altera提供的串行PROM存儲(chǔ)芯片EPC1向FLEX10K器件輸入串行位流的配置數(shù)據(jù)。（AS,Active-SerialConfiguration）EPC－－Familysignatureonapartnumberthatreferstoconfigurationdevices.第二十二頁，共44頁。ALTERA的EPC1第二十三頁，共44頁。第二十四頁，共44頁。第二十五頁，共44頁。EPC1配置(pèizhì)電路圖第二十六頁，共44頁。工作(gōngzuò)過程在加電過程中，F(xiàn)LEX10K檢測到nCONFIG由低到高的跳變(tiàobiàn)時(shí)，就開始準(zhǔn)備配置。FLEX10K將CONF_DONE拉低，驅(qū)動(dòng)EPC1的nCS為低，而nSTATUS引腳釋放并由上拉電阻(diànzǔ)拉至高電平以使能EPC1。因此，EPC1就用其內(nèi)部振蕩器的時(shí)鐘將數(shù)據(jù)串行地從輸送到FLEX10K(DATA0)。第二十七頁，共44頁。多器件(qìjiàn)配置第二十八頁，共44頁。2、被動(dòng)(bèidòng)串行配置（PS）方式控制(kòngzhì)主機(jī)：1、BitBlaster下載(xiàzǎi)電纜2、外接微處理器（常用方法）▲DCLK：配置時(shí)鐘。輸入引腳，為外部數(shù)據(jù)源提供時(shí)鐘?！鳦ONFIG_DONE：配置完成▲nSTATUS：配置狀態(tài)▲DATA0：配置輸入數(shù)據(jù)?！鳦ONFIG_DONE：配置控制信號(hào)輸入。PS配置使用的芯片引腳第二十九頁，共44頁。2、被動(dòng)串行配置(pèizhì)（PS）方式用微處理器來進(jìn)行(jìnxíng)PS方式配置的示例電路DCLK第三十頁，共44頁。PS方式(fāngshì)工作過程由微處理器產(chǎn)生一個(gè)由低到高的跳變(tiàobiàn)送到nCONFIG引腳，然后微處理器將配置數(shù)據(jù)送到DATA0引腳，該數(shù)據(jù)被瑣存，直至CONF_DONE變?yōu)楦唠娖健Ｋ葘⒚孔止?jié)的最低位LSB送到FPGA器件。DCLK第三十一頁，共44頁。PS方式工作(gōngzuò)過程CONE_DONE變?yōu)楦唠娖胶螅珼CLK必須有多余的10個(gè)周期來初始化該器件，器件的初始化是由下載電纜自動(dòng)執(zhí)行的。在PS方式中沒有握手(wòshǒu)信號(hào)，所以，配置時(shí)鐘的工作頻率必須要低于10MHz。DCLK第三十二頁，共44頁。利用微處理器進(jìn)行(jìnxíng)多器件配制電路在多器件PS方式中，第一片F(xiàn)LEX10K的nCEO引腳級(jí)聯(lián)到下一片F(xiàn)LEX10K的nCE引腳。在一個(gè)時(shí)鐘周期之內(nèi)，第二個(gè)FLEX10K器件開始配置，因此，對(duì)于微處理器來說，要轉(zhuǎn)移(zhuǎnyí)的數(shù)據(jù)是透明的。DCLKDCLK第三十三頁，共44頁。3、被動(dòng)并行同步(tóngbù)配置（PPS）方式在PPS方式配置方式中，一般(yībān)由單片機(jī)進(jìn)行控制。第三十四頁，共44頁。在PPS方式(fāngshì)使用的芯片引腳：▲MSEL1／MSEL0，配置方式選擇＝10：PPS▲nSTATUS：配置狀態(tài)，▲CONFIG_DONE：配置完成▲nCONFIG：配置控制信號(hào)輸入；低電平使器件復(fù)位(fùwèi)，在由低到高的跳變過程中啟動(dòng)配置過程?！鴑CE:器件的使能輸入。配置過程中，nCE必須始終為低?！鳧CLK：配置時(shí)鐘。輸入引腳，由單片機(jī)提供時(shí)鐘。▲DATA0～7：配置數(shù)據(jù)。第三十五頁，共44頁。利用(lìyòng)MCU+EEPROM來進(jìn)行FPGA的PPS方式配置第三十六頁，共44頁。多器件(qìjiàn)配置第三十七頁，共44頁。4、被動(dòng)并行(bìngxíng)異步（PPA）配置方式1、在PPA方式下，nCONFIG一般是由單片機(jī)控制。為了啟動(dòng)配置(pèizhì)過程，單片機(jī)將nCONFIG置為高電平。2、單片機(jī)把控制信號(hào)nCS和CS送到FLEX10K器件的nCS和CS端。3、單片機(jī)將8bit的配置(pèizhì)數(shù)據(jù)放在FLEX10K器件的數(shù)據(jù)端，并且給nWS一個(gè)負(fù)脈沖。PPA方式配置(pèizhì)過程第三十八頁，共44頁。4、被動(dòng)(bèidòng)并行異步（PPA）配置方式4、在nWS的上升沿，F(xiàn)LEX10K器件將該字節(jié)配置數(shù)據(jù)鎖存，然后，F(xiàn)LEX10K器件輸出RDYnBSY為低，表明它正在處理該字節(jié)信息，此時(shí)單片機(jī)可以完成其他的系統(tǒng)(xìtǒng)操作。FLEX10K器件可以在其內(nèi)部(nèibù)將每一個(gè)字節(jié)的配置數(shù)據(jù)串行化。當(dāng)FLEX10K器件準(zhǔn)備接收下一個(gè)配置數(shù)據(jù)時(shí)，就使RDYnBSY變高，而單片機(jī)檢測該高電平信號(hào)后，再?zèng)Q定是否送出下一個(gè)字節(jié)的配置數(shù)據(jù)。5、配置過程可以通過nCS或CS引腳予以暫停。第三十九頁，共44頁。異第四十頁，共44頁。第四十一頁，共44頁。四、ALTERA的編程文件(wénjiàn)①SRAMObject格式(géshi)（.sof）:SOF格式(géshi)文件用于FLEX器件的BitBlaster或Byteblaster被動(dòng)配置方式。MAX+PLUSII編譯綜合工具會(huì)在編譯綜合過程中自動(dòng)為FLEX系列器件生成SOF數(shù)據(jù)格式(géshi)文件,其它數(shù)據(jù)格式(géshi)均可由該種格式(géshi)轉(zhuǎn)化而成。ALTERA公司的開發(fā)系統(tǒng)(xìtǒng)MAX+PLUSⅡ可以生成多種格式的編程數(shù)據(jù)文件。對(duì)于不同系列器件,所能生成的編程/配置文件類型有所不同,但大致可有下面幾種類型:第四十二頁，共44頁。④十六進(jìn)制格式（.hex）:HEX格式文件是使用第三方編