1947貝爾試驗室肖克來波拉坦巴丁獨創(chuàng)了晶體管1956獲諾貝爾獎Jackkilby德州儀器公司1958年獨創(chuàng)2000獲諾貝爾獎4,目前主流集成電路設(shè)計特征尺寸已經(jīng)達到多少?預(yù)料2016年能實現(xiàn)量產(chǎn)的特征尺寸是多5、晶圓的度量單位是什么?當(dāng)前主流晶圓的尺寸是多少?英寸12英寸6、摩爾是哪個公司的創(chuàng)始人?什么是摩爾定律?英特爾芯7,什么是SoC?英文全拼是什么?片上系統(tǒng)SystemOnChip8,說出Foundry,Fabless和Chipless的中文含義。代工無生產(chǎn)線無芯片14,設(shè)計單位拿到PDK文件后要做什么工作?上海中芯國際上海宏力半導(dǎo)體上海華虹NEC上海貝嶺無錫華潤華晶杭州士蘭常州柏瑪微17,什么叫多項目晶圓(MPW)?MPW英文全拼是什么?程控系統(tǒng)，無線通信系統(tǒng)，光纖通信系統(tǒng)等：信息學(xué)科；有各種信息處理系統(tǒng)。 20,RFIC,MMIC和M3IC是何含義?射頻電路微波單片集成電路毫米波單片集成電路邏輯：駕馭VHDL或VerilogHDI等硬件語言描述及相應(yīng)的分析和綜合工具晶體管：駕馭SPICE23,為了使得IC設(shè)計勝利率高，設(shè)計者應(yīng)當(dāng)駕馭哪些主要工藝特征?從芯片外延和掩膜制作，光刻，材料淀積和刻蝕，雜質(zhì)擴散或注入，到滑片封裝的全過程24.SSI,MSL.LSI,VLSL.ULSI的中文含義是什么?英文全拼是什么?SSI(small-scaleintegration)小規(guī)模集成電路；MSI(Middle-scaleintegration)中規(guī)模集成電路；LSI(large-scaleintegration)大規(guī)模集成電路；VLSI(very-large-scaleintegration)甚大規(guī)模集成電路電路ULSI(Ultra-large-scaleintegration)超大規(guī)模集成電路。 1,電子系統(tǒng)特殊是微電子系統(tǒng)應(yīng)用的材料有哪幾類?導(dǎo)體半導(dǎo)體絕緣體2,集成電路制造常用的半導(dǎo)體材料有哪些?硅，砷化鎵3,為什么說半導(dǎo)體材料在集成電路制造中起著根本性的作用?集成電路通常制作在半導(dǎo)體襯底材料上，集成電路的基本元件是依據(jù)半導(dǎo)體特性構(gòu)成。4.半導(dǎo)體材料得到廣泛應(yīng)用的緣由是什么?放射光(發(fā)光二極管)5,Si,GaAs,InP三種基本半導(dǎo)體材料中，電子遷移率最高的是哪種?最低的是哪種?6,在過去40年中，基于硅材料的多種成熟工藝技術(shù)有哪些?雙極性晶體管(BJT),結(jié)型場效應(yīng)管(J-FET),P型場效應(yīng)管(PMOS),N型場效應(yīng)管(NMOS)互補型金屬-氧化物-半導(dǎo)體場效應(yīng)管(CMOS)和雙極性管CMOS(BiCMOS)等7,硅基最先進的工藝線晶圓直徑已達到多少?0.13umCMOS工藝制成的CPU運行速度已達多少?12英寸2Ghz8,為什么市場上90%的IC產(chǎn)品都是基于Si工藝的?原料豐富，技術(shù)成熟，價格低9,及Si材料相比，GaAs具有哪些優(yōu)點?1.GaAs中非平衡少子飽和漂移速率大約是Si的4倍，2.在GaAs中，電子和空穴可直接復(fù)合，而Si不行。3.GaAs中價帶及導(dǎo)帶之間的禁帶為1.43eV,大于Si的1.1leV10,GaAs晶體管最高工作頻率fT可達多少?而最快的Si晶體管能達到多少?150Ghz幾十GHz11,基于GaAs的集成電路中有哪幾種有源器件?MESFET,HEMT和HBT三種有源器件。12,為什么說InP適合做發(fā)光器件和OEIC?InP中電子及空穴的復(fù)合是直接進行的13,IC系統(tǒng)中常用的幾種絕緣材料是什么?SiO2,SiON.Si?N14,什么是歐姆接觸和肖特基接觸?在半導(dǎo)體表面制作金屬層后，假如參雜濃度較高，隧道效應(yīng)抵消勢壘的影響形成歐姆接觸：假如參雜濃度較低，金屬和半導(dǎo)體結(jié)合面就形成肖特基接觸。16,在MOS及雙極型器件中，多晶硅可用來做什么?柵極，源極及漏極(或雙極器件的基區(qū)及放射區(qū))的歐姆接觸，基本連線，薄PN結(jié)的擴散源，由一些基本材料，如在Si,GaAs或InP制成的襯底上或襯底內(nèi)，用其它物質(zhì)再生18,半導(dǎo)體材料系統(tǒng)?是指不同質(zhì)的幾種半導(dǎo)體(GaAs及AlGaAs.Si及SiGe等)組成的層結(jié)構(gòu)制作異質(zhì)結(jié)雙極性晶體管HBT.高電子遷移率晶體管HEMT.高性能的LED及LD。膠22,什么是共價鍵結(jié)構(gòu)?最外層的價電子不僅受到自身原子核的作用，還要受到相鄰原子核的作用，這樣每個價電子就質(zhì)半導(dǎo)體(N,P)質(zhì)半導(dǎo)體(N,P)24.本征半導(dǎo)體有何特點?25,雜質(zhì)半導(dǎo)體中，多子和少子是如何形成的? 在本征半導(dǎo)體中摻入少量的3價元素，如硼，鋁或銦，有3個價電子，形成共價鍵時，缺少15價元素，如磷，砷或銻，有5個價電子，形成共26,什么是擴散運動?什么是漂移運動?子向N區(qū)漂移。27,PN結(jié)的主要特點是什么?單向?qū)щ娦?9,雙極型三極管有幾種工作狀態(tài)?每個狀態(tài)PN結(jié)偏置狀況如何?32,MOS管的核心結(jié)構(gòu)是什么?導(dǎo)體，絕緣體及襯底的摻雜半導(dǎo)體這三層材料疊在一起構(gòu)成33,依據(jù)形成導(dǎo)電溝道載流子類型的不同，MOS管有幾種類型?NMOS和PMOS半導(dǎo)體部分的結(jié)構(gòu)包含由兩個P型硅的擴散區(qū)隔開的N型硅區(qū)域，這層型硅區(qū)域之上覆蓋了由35,簡述MOS管的導(dǎo)電溝道是如何形成的?N反型層及源漏兩端的N型擴散層連通36,什么叫閾值電壓?閾值電壓是否可變?閾值電壓為負時稱為什么電壓?38,依據(jù)閾值電壓不同，常把MOS器件分為幾種?增加型和耗盡型39,在CMOS電路里，MOS管一般采納何種類型?增加型當(dāng)柵源電壓Vcs等于開啟電壓Vr時，器件開始導(dǎo)通，當(dāng)源漏間加電壓Vps且Vcs=Vr時，由于41,MOS管的IDS大小除及源漏電壓和柵極電壓有關(guān)外，還及哪些因素有關(guān)?源漏之間的距離，溝道寬度，開啟電壓，柵絕緣氧化層的厚度，柵絕緣層的介電常數(shù)，載42、一個MOS管的正常導(dǎo)電特性可分為幾個區(qū)域?45,用什么參數(shù)衡量MOS器件的增益?用gm衡量MOS器件的增益 2、什么是鹵素傳遞生長法?它屬于4種生長方法中的哪一種?6.什么是掩模?掩模及集成電路制造有什么關(guān)系?制做掩模的數(shù)據(jù)從哪兒來?掩膜是涂有特定圖案的鉻薄層(60~80nm)的勻稱平坦的石英玻璃薄片，一層掩膜對應(yīng)一塊IC7、掩模制作方法有哪些?8,什么是整版接觸式曝光?掩模尺寸和晶圓尺寸相同，并直接及光刻膠膠層接觸進掩模尺寸和晶圓尺寸相同，并直接及光刻膠膠層接觸進行曝光。9,什么是光刻?光刻的作用是什么?光刻的主要流程有哪些?光刻就是通過一系列生產(chǎn)步驟，將晶圓薄膜的特定部分去除的工藝。作用是把掩膜上的圖型轉(zhuǎn)特點：光刻膠都對大部分可見光靈敏，對黃光不靈敏。區(qū)分：負性光刻膠運用時，未感光部分被適當(dāng)?shù)娜軇┛涛g，而感光部分留下，所得圖形及掩膜版圖形相反：正性光刻膠所得圖形及11,光刻的曝光方式有幾種?各有何特點?接觸和非接觸兩種，非接觸分為接近式和投影式接觸式；精確度高，但掩膜易磨損，消耗大非12.接觸曝光方式的關(guān)鍵技術(shù)有哪些?它的主要優(yōu)缺點是什么?須要一股很粗的光束，一個很大的透鏡，以及一套良好的光學(xué)系統(tǒng)；精確度較高但非志向接觸導(dǎo)致LSI芯片合格率不高，掩膜和晶圓每次接觸都會產(chǎn)生磨損，掩膜消耗大.13.什么是非接觸曝光方式?掩膜及晶圓不接觸的光刻方式，分為接近式和投影式兩種14,氧化的目的是什么?利用硅獨有的特性制造薄到幾十埃(只有幾個原子層)的柵氧化層15,為什么說柵氧化層的生長是特別重要的一道工序?氧化層的厚度確定了晶體管的電流驅(qū)動實力和牢靠性，其精度必需限制在幾個百分點以內(nèi)。16,淀積的主要作用是什么?生成器件制造所需的材料17,什么是刻蝕?什么是濕法刻蝕?濕法刻蝕有什么缺點?刻蝕即光刻腐蝕，就是通過光刻將光刻膠進行光刻曝光處理，然后通過其他方式實現(xiàn)腐蝕以處理掉所需除去的部分；濕法刻蝕首先要用含有可以分解表面薄層的反應(yīng)物的溶液浸潤刻蝕面；抗蝕劑中的小窗口會由于毛細作用而使得接觸孔不能被有效浸潤，被分解的材料不能被有效18,什么是干法刻蝕?干法有幾種刻蝕方法?19.摻雜的目的是什么?摻雜在何時進行?慘雜方法有哪幾種?改變半導(dǎo)體的導(dǎo)電類型，形成N型層或P型層，以形成雙極型晶體管及各種二極管的PN結(jié)，或改變材料電導(dǎo)率；摻雜可及外延生長同時或者其后進行；熱擴散摻雜和離子注入法兩種摻雜的過程可通過調(diào)整雜質(zhì)劑量及能量來精確限制雜質(zhì)分布，可進行小劑量和微小深度的摻雜較低的工藝溫度，故光刻膠可用作掩膜可供摻雜的離子種類較多，離子注入法也可用于制作隔1、說明用硅材料采納CMOS工藝可形成哪些元件，電路形式以及可達到的電路規(guī)模?可形成D,N/P-MOS,R.C.L元件，可以形成CMOS或SCL電路形式.可達到ULSI和GSI的電路規(guī)模以雙極性硅為基礎(chǔ)的ECL技術(shù)，PMOS技術(shù)，NMOS技術(shù)，雙極性硅或硅鍺異質(zhì)結(jié)晶體管加CMOS的BiCMOS技術(shù)和GaAs技術(shù)GaAs速度高CMOS功耗小器由于B-E結(jié)及基極接觸孔之間的P型區(qū)域而形成較大的基區(qū)體電阻；集電極接觸孔下N區(qū)域?qū)ㄟ^基區(qū)到集電極耗盡層的少數(shù)載流子的傳輸速度，主要器件電容，向寄8,超高頻Si雙極型晶體管的截止頻率fT已達多少?40GHz9,什么是異質(zhì)結(jié)?依據(jù)兩種材料的導(dǎo)電類型不同，異質(zhì)結(jié)可分為哪些類型?異質(zhì)結(jié)形成的條12,為什么GaAs同質(zhì)結(jié)雙極型晶體管的性能很難達到或超過硅基BJT的性能?13,為什么采納AlGaAs/GaAs異質(zhì)結(jié)結(jié)構(gòu)制造的雙極型晶體管(HBT)具有好的性能?14,InP/InGaAsHBT具有什么特點?高速度，低功耗15,目前，Ⅲ/V族化合物構(gòu)成的高速HBT可達到那些性能?它們的它們的fT和fmax已分別超過150Ghz和200GHz16,Si/SiGe材料系統(tǒng)的HBT工藝取得了那些長足進步?截止頻率大于100GHz的SiGeHBT已勝利實現(xiàn)；已經(jīng)開發(fā)出包含fmax=60GHz的SiGeHBT和00.25um的CMOS器件的SiGeBiCMOS。17,HBT的主要優(yōu)點是什么?適于何種應(yīng)用?18,MESFET的有源層是如何形成的?它的導(dǎo)電溝道是如何限制的?19、為什么說柵長是MESFET的重要參數(shù)?對MESFET的限制主要作用于柵極下面的區(qū)域20,進一步提高MESFET性能的措施是什么?改進有源層的導(dǎo)電實力21,高電子遷移率晶體管(HEMT)速度高的主要緣由是什么?μm及以下稱為亞微米級0.25um及其以下為深亞微米0.05um及其以下稱為納米級24,什么狀況下器件的柵極通常要考慮采納蘑菇型即T型柵極?柵長小于0.3um25,什么是贗晶或贗配HEMT?因為In原子的晶格常量比Ga原子的大，因此GalnAs及GaAs或AlGaAs層之間存在著晶格不26,由Si/SiGe材料系統(tǒng)研制的HEMT取得了哪些進展?在300K和77K溫度下，N溝道HEMT的跨導(dǎo)分別達到400mS/mm和800mS/mm;P溝道HEMT的跨導(dǎo)達到170mS/mm或300mS/mm27,HEMT有更高截止頻率更高跨導(dǎo)和更低噪聲的緣由?它的主要應(yīng)用領(lǐng)域是什么?HEMT有源層中，沒有施主及電子的碰撞毫米波電路和光纖通信的超高速電路28,及Si三極管相比，MESFET和HEMT存在哪些缺點?1)跨導(dǎo)相對低；2)閾值電壓較敏感于有源層的垂直尺寸形態(tài)和摻雜程度；3)驅(qū)動電流小4)29,MOS工藝包括有哪幾種?MOS工藝的重要參數(shù)是什么?什么是特征尺寸?PMOS.NMOS.COMS.BiCMOS溝道載流子特性，柵極材料，金屬層數(shù)，特征尺寸工藝可以實現(xiàn)的平面結(jié)構(gòu)的最小尺寸30,鋁柵MOS工藝的缺點是什么?制造源，漏極及制造柵極采納兩次掩膜步驟，不簡單對31,鋁柵重疊設(shè)計方法雖然可解決鋁柵MOS工藝的缺點，但還存在哪些缺點?CGS,CGD都增大了；柵極增長，管子尺寸變大，集成度降低。32,什么是自對準(zhǔn)技術(shù)?將兩次MASK步驟合為一次，讓D,S和G三個區(qū)域一次成形34.為什么NMOS工藝優(yōu)于PMOS工藝?N溝道FET的速度將比P溝道FET快2.5倍按襯底材料有Si,GaAs,InP按場形成結(jié)構(gòu)有J/MOS/MES按載流子類型有P/N按溝道形成方式區(qū)分有E/D36、CMOS工藝是如何在一種襯底材料上實現(xiàn)不同類型場效應(yīng)晶體管的?阱有幾種類型?每NMOS晶體管是P型硅襯底上的，而PMOS晶體管是做在N型硅襯底上的，通過在硅襯底上制作一塊反型區(qū)域就能將兩種晶體管做在同一個硅襯底上兩種類型N阱和p阱NMOS管和37,CMOS包括哪幾種詳細工藝?38,什么是BiCMOS?BiCMOS的特點是什么?BiCMOSBiCMOS工藝技術(shù)是將雙極型及CMOS器件制作在同一芯片上。39,BiCMOS有幾種類型?每種類型有什么特點?以CMOS工藝為基礎(chǔ)的BiCMOS工藝和以雙極工藝為基礎(chǔ)的BiCMOS工藝以CMOS工藝為基礎(chǔ)的BiCMOS工藝對保證CMOS器件的性能比較有利40,哪種BiCMOS工藝用的較多?為什么?41,以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝存在哪些缺點?集成電路的串聯(lián)電阻很大，影響器件性能NPN管和CMOS管共襯底，使得NPN管只能接固定電位，從而限制了NPN管的運用42.以N阱CMOS工藝為基礎(chǔ)的BiCMOS工藝有哪些優(yōu)缺點?制作NPN管的N阱將NPN管和襯底自然隔開，這樣就使得NPN晶體管的各極均可以依據(jù)須要進行電路連接，增加了NPN晶體管應(yīng)用的敏捷性43,分別畫出標(biāo)準(zhǔn)P阱CMOS工藝和N阱CMOS工藝為基礎(chǔ)的NNNNPPN-SUBPP-SUBNNNMOScoEOBoN阱CMOS-NPN體硅襯底結(jié)構(gòu)剖面圖BJTHBTPMOSNMOSMESFETHEM2、什么是CMOS工藝?同時制造出包含互補的P型和N型兩種MOS原件的一種工藝過程3、MOS管的實際組成是什么?基本參數(shù)是什么?由兩個PN結(jié)和一個MOS電容組成的，基本的參數(shù)是Lmin,Wmin和toxL:MOS工藝的特征尺寸(featuresize),W:柵極的寬度，tox:為MOS電容的厚度4、給出MOS管的伏安特性曲線。5、為什么說MOS電容的組成困難?MOS管有多層介質(zhì)：在柵極電極的下面有一層SIO2介質(zhì)SIO2下面是P型襯底，襯底比較厚6、給出MOS電容及外加電壓變化關(guān)系的曲線。7、按MOS溝道隨柵壓正向和負向增加而形成或消逝的機理，存在著哪兩種類型的MOS器耗盡型：在VGS=0時導(dǎo)電溝道已經(jīng)存在增加型；當(dāng)VGS正到肯定程度才會導(dǎo)通。8,閾值電壓VT及襯底摻雜濃度是什么關(guān)系?實行什么方式或手段以調(diào)整VT大小?影響VT的其它因素有哪些?MOS管的閾值電壓VT及襯底的摻雜濃度Na親密相關(guān)，摻雜濃度越大，VT的值越大。用離9、什么是MOS管的體效應(yīng)?10、MOS管的哪些參數(shù)隨溫度變化?如何變化?gg溝道中載流子的遷移率μ和閾值電壓VT隨溫度所以T上升δm降低閾值電壓的肯定值同樣是11、MOS管的主要噪聲是什么?分別是如何產(chǎn)生的?如何減小?Si界面上電子的充放電而引起增加MOS的柵寬和偏置電流可以減小期間的熱噪聲，增加?xùn)砰L減小L和tox提高MOSFET的電流限制實力減小W將減小輸出功率和電流限制實力同時減小Ltox和W將保持Ids不變和提高電路集成度13、閾值電壓VT的功能是什么?降低VT的措施有哪些?14、MOS管的動態(tài)特性是什么?受哪些因素影響?尺寸縮小對動態(tài)特性的影響是什么?緣由：器件尺寸減小，但電源電壓還保持原值(5V或3.3V),平均電場強度增加。管子尺寸很小時，管子邊緣相互靠近將產(chǎn)生非志向電場表現(xiàn)：L和W變化遷移率退化溝道長度調(diào)制效應(yīng) 2,建立器件模型的方法有哪些?各有什么特點?依據(jù)輸入，輸出外特性來構(gòu)成的模型(IBIS)。特點：只需了解電路的工作原理，不必了解詳細器件的內(nèi)部機理。模型參數(shù)可通過直接測量獲得。缺點是模型參數(shù)適用的工作范圍窄，并且及3、SPICE模型是如何建立的?其優(yōu)缺點是什么?SPICE模型是建立在電路基本元器件的工作機理和物理細微環(huán)節(jié)上優(yōu)點；可以精確的在電路器件一級仿真系統(tǒng)測試工作特性和驗證系統(tǒng)邏輯功能，能精確計算出靜態(tài)和動態(tài)工作特性而用來進行系統(tǒng)級的信號完整分析缺點：SPICE模型是晶體管一級的模型，對于大規(guī)模集成電路，仿真速度必定很慢SPICE涉及到很多集成電路設(shè)計方面的細微環(huán)節(jié)，一般的集成電路廠商都不情愿供應(yīng)而限制其廣泛運用。情愿供應(yīng)而限制其廣泛運用。4,SPICE的英文全拼是什么?最初是由誰開發(fā)的?何時成為美國國家工業(yè)標(biāo)準(zhǔn)的?主要用SPICE:SimulationProgramwithIntegratedCircuitEmphasis。最初由美國加州伯克利分校開發(fā)的：1988年被定為美國國家工業(yè)標(biāo)準(zhǔn)；主要用于IC,模擬電路，數(shù)?；旌想娐罚娫措娐返入娮酉到y(tǒng)的設(shè)計和仿真統(tǒng)的設(shè)計和仿真5、比較常見的其它版本的仿真軟件有哪些?哪些公司開發(fā)的Spice最為聞名?比較常見的Spice仿真軟件有Hspice,Pspice,Spectre,Tspice,SmartSpice,IsSpice等；其中以Synopsys公司的Hspice和Cadence公司的Pspice最為聞名6、集成電路中的無源器件有哪些?7、各種互連線設(shè)計應(yīng)留意哪些方面?減小損耗和電路面積贏縮短互連線為提高集成度互連線應(yīng)以制造工藝供應(yīng)的最小寬度設(shè)計在連接線要傳輸大電流時，應(yīng)估計其電流容量并保留足夠的裕量制造工藝供應(yīng)的多層金屬能有效地提高集成度在微波和毫米波范圍內(nèi)，應(yīng)留意互聯(lián)線的趨膚效應(yīng)和可有目的地利用互連線的寄生效應(yīng)可有目的地利用互連線的寄生效應(yīng)8.集成電路中形成電阻有幾種種方式?各種電阻有什么特點? 晶體管結(jié)構(gòu)中不同材料層的片式電阻：能實現(xiàn)從10歐姆到十幾千歐姆范圍，但是電阻值隨溫度和工藝變化較大特地加工制造的高質(zhì)量高精度電阻：通常將鎳和鉻金屬共同蒸發(fā)形成的薄膜電阻，電阻值通常有鎳鉻層的寬，長和方塊電阻確定，范圍是20到2000歐姆可以用互連線的傳導(dǎo)電阻實現(xiàn)相對較低的電阻：高頻時必需考錄電阻寄生參數(shù)有源電阻：在實際的應(yīng)用中，依據(jù)接入方法的不同，以及節(jié)點信號變化的關(guān)系不同9,高頻時電阻的等效電路是什么?每個等效元件有什么含義?Cj和C2代表歐姆接觸孔對地的電容。C。代表兩個歐姆接觸孔間的電容10、什么是有源電阻?哪些器件可擔(dān)當(dāng)有源電阻?采納晶體管進行適當(dāng)?shù)倪B接并使其工作在肯定的狀態(tài)，利用它的直流導(dǎo)通電阻和溝通電阻作為電路中的電阻元件運用雙極性晶體管和電路中的電阻元件運用雙極性晶體管和MOS晶體管11,用MOS管作有源電阻，器件工作在什么狀態(tài)?飽和狀態(tài)12,在高速集成電路中，實現(xiàn)電容的方法有幾種?4種：利用二極管和三極管的結(jié)電容，利用叉指金屬結(jié)構(gòu)，利用金屬-絕緣體-金屬(MIM)結(jié)構(gòu)，13,什么是自諧振頻率?實際運用時應(yīng)留意什么?當(dāng)容性阻抗等于感性阻抗時的頻率閱歷準(zhǔn)則是電容應(yīng)工作在fo/3以下14、集成電路中集總電感有幾種形式?2種：單匝線圈和圓形，方形或其他螺旋形多匝線圈15、提高電感品質(zhì)因數(shù)的措施有哪些?運用鍍銀銅線減小高頻電阻；用多股的絕緣線代替具有同樣總截面的單股線減小肌膚效應(yīng)；運用介質(zhì)損耗小的高頻陶瓷為骨架減小介質(zhì)損耗16、用傳輸線作電感的條件是什么?17、集成電路設(shè)計中的分布元件主要指哪些?傳輸線的主要功能是什么?包括微帶(Micro-strip)和共面波導(dǎo)(CPW,CoplaneWaveGuide)型的傳輸線。功能：傳輸信號和18,微帶線設(shè)計時須要的電參數(shù)主要有哪些?電參數(shù)：阻抗，衰減，無載Q,波長，延遲常數(shù)電參數(shù)：阻抗，衰減，無載Q,波長，延遲常數(shù)19、形成微帶線的基本條件是什么?介質(zhì)襯底的背面應(yīng)當(dāng)完全被低歐姆金屬覆蓋并接地，使行波的電場主要集中在微帶線下面的介優(yōu)點：工藝簡單，費用低，因全部接地線均在上表面而不需接觸孔；在相鄰CPW之間有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸；比金屬孔有更低的接地電感；低的阻抗和速度色散。缺點：衰減相對高一些，在50GHz時，CPW的衰減時0.5dB/mm;由于厚的介質(zhì)層導(dǎo)熱實力差，不利于大功率放大器的實現(xiàn)。21,給出二極管的直流等效電路模型并說明各等效元件的含義。Cj和Cd分別代表PN結(jié)的勢壘電容和擴散電容。Rs代表從外電極到結(jié)的路徑上通常是半導(dǎo)體22、二極管的噪聲模型中有哪些噪聲?23,雙極型晶體管的EM模型是由誰于哪一年提出的?EbersEbers和Moll于1954年提出的。24,雙極型晶體管的GP模型是由誰于哪一年提出的?ummeloonummeloon提出的。25、美國加州伯克利分校在20世紀70年代末推出的SPICE軟件中包含的三個內(nèi)建MOS場1級模型通過電流-電壓的平方律特性描述；2級模型是一個詳盡解析的MOS場效應(yīng)管模型；326.基于物理的深亞微米MOSFET模型是什么?哪一年推出的?模型考慮了哪些內(nèi)容?MOSFETBSIM3V3模型是1995年10月31日由加州伯克利分校推出的基于物理的深亞微米1、什么是集成電路版圖?它包含了哪些信息數(shù)據(jù)?版圖及掩模有什么關(guān)系?集成電路設(shè)計者將設(shè)計并模擬優(yōu)化后的電路轉(zhuǎn)化成的一系列幾何圖形包含了集成電路尺寸大小各層拓撲定義等有關(guān)器件的全部物理信息制造廠家依據(jù)版圖的這些信息來制造掩膜2、舉例說明集成電路版圖設(shè)計軟件有哪些?Cadence,Columbia,ICStationSDL,熊貓系統(tǒng)3、畫版圖時所給出的工藝層及芯片制造時所須要的掩模層有什么關(guān)系?掩膜層是由抽象工藝層給出的版圖數(shù)據(jù)經(jīng)過邏輯操作(及，或，取反等)獲得。4、為什么要求設(shè)計者在版圖設(shè)計時必需遵循肯定的設(shè)計規(guī)則?設(shè)計規(guī)則是由誰供應(yīng)的?確保器件正確工作并提高芯片的成品率設(shè)計規(guī)則由生產(chǎn)廠家供應(yīng)5、設(shè)計規(guī)則有幾種?分別是什么?為什么以入為單位的設(shè)計規(guī)則更加好用?兩種以μm和以入為單位以入為單位的設(shè)計規(guī)則是一種相對單位，選用入為單位的設(shè)計規(guī)則可以及MOS工藝成比例縮小相關(guān)聯(lián)，人們可以通過對入值的重新定義很便利地將一種工藝設(shè)計版圖改變?yōu)檫m合另一種工藝的版圖，大大節(jié)約了集成電路開發(fā)時間和費用。6、集成電路版圖上的基本圖形通常是什么?正多邊形7、設(shè)計規(guī)則主要有哪些?設(shè)計規(guī)則中的最小寬度，最小間距和最小交疊分別指什么?并用圖各層最小寬度和層及層的最小間距最小寬度指封閉幾何圖形的內(nèi)邊之間的距離最小間距指各幾何圖形外邊界之間的距離最小交疊指一幾何圖形內(nèi)邊界到另一幾何圖形的內(nèi)邊界長度或者是一幾何圖形的外邊界到另一圖形的內(nèi)邊界長度者是一幾何圖形的外邊界到另一圖形的內(nèi)邊界長度口口口xxxx表示版圖層yy表示序號10、MOS管是圖元之一，它的可變參數(shù)有哪些?連接?各有什么特點?并聯(lián)：晶體管的D端相連，S端相連串聯(lián)：晶體管的S端和另外一個15、MOS管電阻具有什么特點?多晶硅導(dǎo)線的典型值為10～15Q/□,擴散區(qū)導(dǎo)線的典型值20～30Q/[17、常用的集成電容有哪些?MOS電容的大小取決于哪些參數(shù)?18、寄生PNP三極管有什么特點?定的版圖設(shè)計準(zhǔn)則?頻工作性能等，尤其對于高性能的模擬電路和射頻電路模塊來說合理的版的前提條件。20、為什么同一芯片上的集成元件可以達到比較高的匹配精度?由于芯片面積很小且經(jīng)驗的加工條件幾乎相同由于芯片面積很小且經(jīng)驗的加工條件幾乎相同21、什么是隨機失配?如何減小隨機失配?元器件的隨機失配緣由有哪些? 動所引起的失配選擇合適的元器件值和尺寸來減小元器件四周隨機波動和元器件所在區(qū)域隨機波動隨機波動22、什么是系統(tǒng)失配?如何減小系統(tǒng)失配?系統(tǒng)失配的主要緣由有哪些?工藝參數(shù)梯度等引起的元器件失配通過版圖設(shè)計技術(shù)來降低工藝偏差，接觸孔電阻所占23、為了降低系統(tǒng)失配，在版圖設(shè)計時可實行哪些技術(shù)?懸空簡單造成靜電積累給芯片帶來干擾性問題懸空簡單造成靜電積累給芯片帶來干擾性問題25、采納公用重心設(shè)計法使匹配器件完全不會受到梯度影響的條件是什么?某些工藝參數(shù)的梯度沿水平方向或者垂直方向是線性的某些工藝參數(shù)的梯度沿水平方向或者垂直方向是線性的26、采納版圖匹配設(shè)計技術(shù)后可提高元器件的匹配性能，但會帶來哪些不利因素?27、為什么數(shù)字模塊和模擬模塊在同一襯底上實現(xiàn)簡單產(chǎn)生數(shù)字模塊干擾模擬模塊?數(shù)字模塊常常會在電源線和地線上產(chǎn)生脈沖干擾，模塊放大器對此干擾較為敏感，導(dǎo)致兩者之1.可以將模擬和數(shù)字電源地分別2.可以將模擬電路和數(shù)字電路，模擬總線和數(shù)字總線應(yīng)盡量分開而不交叉混合3.依據(jù)各模擬單元的重要程度，確定其及數(shù)字部分的間距的大小依次。單獨接出，不及其它器件共用的地30、為什么在敏感模擬信號線四周插入了接地的同層金屬線就可防止電磁干擾?四周互連線上的電磁場會在這些接地的同層金屬線上截止，而不會干擾敏感模擬信號線31、采納屏蔽技術(shù)會帶來哪些缺點?32、通過濾波電容進行抗干擾，濾波電容一般加在哪些地方?33、在集成電路芯片中，寄生效應(yīng)會降低電路的哪些性能?34、對于晶體管來說，降低寄生效應(yīng)的版圖設(shè)計技術(shù)有哪些?35、對于接觸孔進行寄生優(yōu)化的措施是什么?采納多個勻稱分布的最小孔并聯(lián)的方法來減小孔寄生電阻和提高孔的可通過電流實力天線效應(yīng)，天線效應(yīng)，Latch-Up效應(yīng)和靜電放電ESD愛護當(dāng)大面積的金屬M1及柵極相連時，金屬就會作為一個天線，在金屬腐蝕過程中收集四周游離的38、什么是Latch-Up效應(yīng)?假如由于某種緣由使得兩個晶體管進入有源工作區(qū)，電路又形成一個很強的正反饋，則寄生雙39、什么是靜電放電過程(ESD)?為什么說ESD防護電路的設(shè)計是集成電路設(shè)計中一個特別因此ESD防護電路是重要的問題集成電路中接到MOS晶體管柵極的PIN更須要ESD愛護40、電學(xué)設(shè)計規(guī)則的作用是什么?它及幾何設(shè)計規(guī)則的區(qū)分是什么?41、Cadence公司的EDA產(chǎn)品有哪些功能?43、一個設(shè)計一般須要Cadence中的哪些工具?45、在正式用Cadence畫版圖之前要先構(gòu)思或想一想哪些問題? 2、在晶圓上(On-wafer)或在芯片上(On-Chip)測試有什么優(yōu)點?對于處于探