例3.1：假設(shè)總線的時(shí)鐘頻率為100MHZ，總線的傳輸周期為4個(gè)時(shí)鐘周期，總線的寬度為32位，試求總線的數(shù)據(jù)傳輸率。若想提高一倍數(shù)據(jù)傳輸率，可采取什么措施？解：根據(jù)總線時(shí)鐘頻率為100MHZ，得

1個(gè)時(shí)鐘周期為1/100MHZ=0.01?

總線傳輸周期為：0.01?×4=0.04?

總線寬度為：32位=4B

總線的數(shù)據(jù)傳輸率為：4B/(0.04?)=100MBps

若想提高一倍數(shù)據(jù)傳輸率，可以在不改變總線時(shí)鐘頻率的前提下，將數(shù)據(jù)線寬度改為64位。也可以保持?jǐn)?shù)據(jù)寬度為32位，使時(shí)鐘頻率增加到200MHZ。舉例 沒(méi)有同步時(shí)鐘，雙方約定字符格式：1個(gè)起始位，5～8個(gè)數(shù)據(jù)位，1個(gè)奇偶校驗(yàn)位，1或1.5或2個(gè)終止位。波特率：異步串行通信數(shù)據(jù)傳送速率。單位時(shí)間內(nèi)，傳送二進(jìn)制數(shù)的位數(shù)，bps,記作波特。比特率：?jiǎn)挝粫r(shí)間內(nèi)，傳送二進(jìn)制有效數(shù)據(jù)的位數(shù)，bps。異步串行通信：

101010010例3.3：畫(huà)圖說(shuō)明用異步串行傳輸方式發(fā)送十六進(jìn)制數(shù)據(jù)95H，要求字符格式為：1個(gè)起始位，8個(gè)數(shù)據(jù)位，1個(gè)偶校驗(yàn)位，1個(gè)終止位。解：數(shù)據(jù)95H，偶校驗(yàn)位=1⊕0⊕0⊕1⊕0⊕1⊕0⊕1=0異步串行通信：例3.4：在異步串行傳輸系統(tǒng)中，若字符格式為：1個(gè)起始位，8個(gè)數(shù)據(jù)位，1個(gè)奇校驗(yàn)位，1個(gè)終止位。假設(shè)波特率為1200bps，求這時(shí)的比特率。解：比特率：?jiǎn)挝粫r(shí)間內(nèi)，傳送二進(jìn)制有效數(shù)據(jù)的位數(shù)。傳送一個(gè)字符需1+8+1+1=11位，有效數(shù)據(jù)位8位，故比特率為：1200×（8/11）=872.72bps例3.2：利用串行方式傳送字符，每秒鐘傳送的比特位數(shù)，稱為波特率。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)比特位（起始位、停止位、8個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少?每個(gè)比特位占用的時(shí)間是多少?解：每秒鐘傳送的比特（bit）位數(shù)稱為波特率

波特率為：10位×120/秒=1200波特 每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)：

Td=1/1200=0.833×10-3s=0.833ms設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號(hào)(低電平有效)，用WR作讀/寫控制信號(hào)(高電平為讀，低電平為寫)。 現(xiàn)有下列存儲(chǔ)芯片：1K×4位RAM；4K×8位RAM；8K×8位RAM；2K×8位ROM；4K×8位ROM；8K×8位ROM及74LSl38譯碼器和各種門電路，畫(huà)出CPU與存儲(chǔ)器的連接圖，要求；①主存地址空間分配：

6000H一67FFH為系統(tǒng)程序區(qū)

6800H一6BFFH為用戶程序區(qū)②合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片③詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。舉例：0110100000000000解:

(1)寫出對(duì)應(yīng)的二進(jìn)制地址碼（16根地址線）0110000000000000A15A14A13A12A11A10A9A8A7…

A4A3…

A0…0110011111111111…01101011111111112K×8位1K×8位6000H一67FFH為系統(tǒng)程序區(qū)6800H一6BFFH為用戶程序區(qū)(2)確定芯片的數(shù)量及類型6000H一67FFH系統(tǒng)程序區(qū)，選1片2K×8位ROM；6800H一6BFFH用戶程序區(qū)，選2片1K×4位的RAM芯片。0110000000000000A15A14A13A12A11A10A9A8A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位(3)分配地址線A10~A0接2K×8位ROM芯片的片內(nèi)地址線；A15A14A13A12A11A10A9A8A7…

A4A3…

A00110000000000000…01100111111111112K

×

8位1片ROMA15A14A13A12A11A10A9A8A7…

A4A3…

A00110100000000000…01101011111111111K

×

4位2片RAMA9~A0

接1K×4位RAM的片內(nèi)地址線(4)確定片選信號(hào)1、CPU的16位地址線要全接上。剩余的高位地址A15A14A13A12A11與訪存控制信號(hào)MREQ共同產(chǎn)生存儲(chǔ)芯片的片選信號(hào)。2、分析：地址線A15為低，A14為高。3、地址線A13、A12、A11分為兩組：二進(jìn)制編碼分別為4或5。

0110000000000000A15A14

A13A12A11

A10A9A8A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAMCBA0110000000000000A15A14

A13A12A11

A10A9A8A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM1、采用138譯碼器；2、地址線A13、A12、A11接到譯碼器C、B、A輸入端；3、輸出Y4有效，選中1片ROM；4、輸出Y5與A10低電平同時(shí)有效，選2片RAM。(4)確定片選信號(hào)（電路實(shí)現(xiàn)）

2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&Y5Y4G1CBAG2BG2A…CPU與存儲(chǔ)器的片選連接圖A14為高，A15為低，MREQ為低，接到G1、G2A、G2B保證了三個(gè)控制端的要求；A13、A12、A11接到譯碼器C、D、A輸入端，其輸出Y4有效，選中1片ROM，Y5與A10同時(shí)有效均為低電平時(shí)，選2片RAM。MREQA14A15A13A12A11A10A9A0…D7D4D3D0WRCPU

2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……………………

2片RAM的數(shù)據(jù)線分別與數(shù)據(jù)總線高4位和低4位雙向相連。ROM的8根數(shù)據(jù)線是單向的，與CPU數(shù)據(jù)總線單向相連。RAM芯片的讀/寫控制端與CPU的WR相連。MREQA14A15A13A12A11A10A9A0…D7D4D3D0WRCPU…動(dòng)態(tài)RAM刷新 刷新：將原存信息讀出，再由刷新放大器形成原信息并重新寫入的再生過(guò)程。 理由：某些存儲(chǔ)單元長(zhǎng)期得不到訪問(wèn)，無(wú)讀出也就無(wú)重寫，原信息會(huì)消失。采用定時(shí)刷新的方法，在一定的時(shí)間內(nèi)，對(duì)動(dòng)態(tài)RAM的全部基本單元電路作一次刷新，一般取2ms，這個(gè)時(shí)間叫做刷新周期。 由專用的刷新電路完成對(duì)基本單元電路的逐行刷新，刷新與行地址有關(guān)，通常有3種方式刷新：

①集中刷新（存取周期為0.5s

）周期序號(hào)地址序號(hào)tc0123871387201tctctctc3999VW01127讀/寫或維持刷新讀/寫或維持3872個(gè)周期（1936s）

128個(gè)周期（64s）

刷新時(shí)間間隔（2ms）刷新序號(hào)??????tcXtcY??????以128×128矩陣為例在刷新周期2ms內(nèi)，含4000個(gè)存取周期周期，前4000-128=3872個(gè)周期用于讀／寫操作或維持。后128個(gè)周期用于刷新。缺點(diǎn)：出現(xiàn)了訪存“死區(qū)”?！八绤^(qū)”為：0.5us×128=64us，②

分散刷新 對(duì)每行存儲(chǔ)單元的刷新分散到每個(gè)讀/寫周期內(nèi)完成。把存取周期分成兩段，前半段用來(lái)讀寫或維持，后半段用來(lái)刷新。使機(jī)器存取周期變?yōu)椋骸白x寫”+“刷新”=0.5us+0.5us=1us。 這種刷新克服了集中刷新出現(xiàn)“死區(qū)”的缺點(diǎn)，但并不能提高整機(jī)的工作效率。使整機(jī)工作效率下降。以128

×128矩陣為例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新間隔128個(gè)存取周期…tC=tM

+tR無(wú)“死區(qū)”利用CPU對(duì)指令的譯碼階段，CPU不訪問(wèn)主存的這段時(shí)間，安排動(dòng)態(tài)RAM的刷新操作，不會(huì)出現(xiàn)集中刷新的“死區(qū)”。解決了分散刷新獨(dú)立占據(jù)0.5us的讀／寫周期問(wèn)題，提高了整機(jī)工作效率。③分散刷新與集中刷新相結(jié)合（異步刷新）對(duì)于128×128的存儲(chǔ)芯片（存取周期為0.5s）2ms/128=15.6s

每隔15.6s

刷新一行“死區(qū)”為0.5sW/RW/RW/RW/RW/RW/RW/RW/RREFREFtC15.6us15.6us0.5us0.5us0.5us例：按配偶原則配置0011的海明碼二進(jìn)制序號(hào)名稱1234567C1C2C41000011解：∵n=4根據(jù)2k

≥n+k+1取k=3C1=3⊕5⊕7=1∴0011的海明碼為

1000011C1

檢測(cè)的g1小組包含：第C2

檢測(cè)的g2

小組包含：第C4

檢測(cè)的g3

小組包含：第3，3，5，1，2，4，6，5，6，7位；7位；7位；C2=3⊕6⊕7=0C4=5⊕6⊕7=0P1=1357=0無(wú)錯(cuò)P2=2367=1有錯(cuò)P4=4567=1有錯(cuò)∴

P4P2P1=110 第6位出錯(cuò)，可糾正為0

1

0

0

1

0

1； 故要求傳送的信息為

0101。糾錯(cuò)過(guò)程如下例解：

已知接收到的漢明碼為0100111（按配偶原則配置）試問(wèn)要求傳送的信息是什么?

3、Cache-主存的效率e2、平均訪問(wèn)時(shí)間=2000/(2000+50)=0.97例：假設(shè)CPU執(zhí)行某段程序時(shí)，共訪問(wèn)Cache命中2000次，訪問(wèn)主存50次。已知Cache存取周期為50ns，主存的存取周期200ns。求Cache-主存的命中率、效率、和平均訪問(wèn)時(shí)間。解： tc=50ns，tm=200ns，1、Cache的命中率：=50ns×0.97+200ns×(1-0.97)=54.5ns例：假設(shè)Cache的工作速度是主存的5倍，且Cache被訪問(wèn)命中的概率為95%，則采用Cache后，存儲(chǔ)器性能提高多少？解：設(shè)Cache的存取周期為t，主存的存取周期為5t，則系統(tǒng)的平均訪問(wèn)時(shí)間為：

ta=0.95×t+0.05×5t=1.5t性能為原來(lái)的5t/1.5t=3.33倍，即提高了2.33倍。舉例例2：假設(shè)主存容量為512K×16位，Cache容量為4096×16位，塊長(zhǎng)為4個(gè)16位的字，訪存地址為字地址。2、在全相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式：解：主存字塊標(biāo)記為19-b=19-2=17位。1、在直接映射方式下，設(shè)計(jì)主存的地址格式：解：訪存地址為字地址，（1)字塊內(nèi)地址:塊長(zhǎng)為4，為2位，即b=2;（2)Cache容量4096字，Cache有4096/4=1024=210塊。即c=10；3）主存容量為512K=219字，主存字地址19位，在直接映射方式下，主存字塊標(biāo)記為19-12=7.3、在二路組相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式：解：（1）字塊內(nèi)地址:塊長(zhǎng)為4，為2位，即b=2;（2）根據(jù)二路組相聯(lián)的條件，一組內(nèi)有2塊。Cache共有1024塊，Cache共分1024/2=512組=2q組，即q=9；（3）主存字塊標(biāo)記為19-q-b=19-9-2=8位。4、若主存容量為1024K×16位，塊長(zhǎng)不變，在四路組相聯(lián)映射方式下，設(shè)計(jì)主存的地址格式。解：主存容量為1024K×16位，主存地址為20位。四路組相聯(lián)，Cache共分1024/4=256組=2q組，q=8。主存字塊標(biāo)記為20-8-2=10位。例：設(shè)某機(jī)主存容量為16MB，Cache的容量為8KB。每個(gè)字塊有8個(gè)字，每個(gè)字32位。設(shè)計(jì)一個(gè)四路組相聯(lián)映射的Cache組織。1、畫(huà)出主存地址字段中的各段位數(shù)。解：1、組相聯(lián)映射的主存地址字段各段格式如圖所示：解：（1)每個(gè)字塊有8個(gè)字，每個(gè)字32位=4個(gè)字節(jié)，每個(gè)字塊共8×4=32個(gè)字節(jié)=25個(gè)字節(jié)。主存地址字段中字塊內(nèi)地址字段為5位。b=5。(2)Cache容量為8KB=213B，字塊大小為25B。Cache共有213B/25B=28塊。根據(jù)四路組相聯(lián)的條件，一組內(nèi)有4塊。則Cache共有：28塊/22=2

6

組，q=6位。

（3）根據(jù)主存容量為16MB=224B，得出主存地址字段中主存字塊標(biāo)記：S：24-6-5=13位。主存地址字段各段格式如圖所示：2、設(shè)Cache初態(tài)為空，CPU依次從主存第0，1，2，…，99號(hào)單元讀出100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)此次序讀10次，問(wèn)命中率是多少？解：2、由于每個(gè)字塊中有8個(gè)字，而且初態(tài)Cache為空。

CPU讀第0號(hào)單元時(shí)，未命中，必須訪問(wèn)主存，同時(shí)，將該字所在的主存塊（1，2，…，7單元）調(diào)入Cache第0組中的任一塊內(nèi)。接著CPU讀1～7號(hào)單元時(shí)均命中。 同理，CPU讀第8，16，…，96號(hào)單元時(shí)均未命中。 可見(jiàn)CPU在連續(xù)讀100個(gè)字中共有13次未命中，而后9次循環(huán)讀100個(gè)字全部命中，命中率為：解：3、根據(jù)題意，設(shè)主存存取周期為5t，Cache的存取周期為t。 沒(méi)有Cache的訪問(wèn)時(shí)間為5t×100×10次； 有Cache訪問(wèn)時(shí)間為t×（1000-13）+5t×13；則有Cache和沒(méi)有Cache相比，速度提高的倍數(shù)為：3、若Cache的速度是主存速度的5倍，試問(wèn)有Cache和無(wú)Cache相比，速度提高多少倍？解：4、根據(jù)2求得Cache的命中率:h=0.987。 根據(jù)題意，設(shè)主存存取周期為5t，Cache的存取周期為t。 得系統(tǒng)的效率為：4、系統(tǒng)的效率為多少？ 假設(shè)磁盤存儲(chǔ)器共有6個(gè)盤片，最外兩側(cè)盤面不能記錄，每面有204條磁道，每條磁道有12個(gè)扇段，每個(gè)扇段有512B。磁盤機(jī)以7200rpm速度旋轉(zhuǎn)，平均定位時(shí)間為8ms。1、計(jì)算該磁盤存儲(chǔ)器的存儲(chǔ)容量。解：1、6個(gè)盤片共有10個(gè)記錄面，磁盤存儲(chǔ)器的總?cè)萘繛?/p>

512B×12×204×10=12533760B。例12、計(jì)算該磁盤存儲(chǔ)器的平均尋址時(shí)間。解：2、磁盤存儲(chǔ)器的平均尋址時(shí)間:平均尋道時(shí)間和平均等待時(shí)間。平均尋道時(shí)間:即平均定位時(shí)間為8ms，平均等待時(shí)間：與磁盤轉(zhuǎn)速有關(guān)。根據(jù)磁盤轉(zhuǎn)速為7200rpm（7200轉(zhuǎn)/每分鐘），得磁盤每轉(zhuǎn)一周的平均時(shí)間為故平均尋址時(shí)間為：例1[60s/(7200rpm)]×0.5=4.165ms8ms+4.165ms=12.165ms 在程序查詢方式的輸入輸出系統(tǒng)中，不考慮處理時(shí)間，每一次查詢操作需要100個(gè)時(shí)鐘周期，CPU的時(shí)鐘頻率為50MHZ。1、現(xiàn)有鼠標(biāo)設(shè)備，CPU每秒對(duì)鼠標(biāo)進(jìn)行30次查詢。求CPU對(duì)這個(gè)設(shè)備所花費(fèi)的時(shí)間比率，由此可得出什么結(jié)論？2、現(xiàn)有硬盤設(shè)備，硬盤以32位字長(zhǎng)為單位傳輸數(shù)據(jù)，即每32位被CPU查詢一次，傳輸率為2MBps。求CPU對(duì)這個(gè)設(shè)備所花費(fèi)的時(shí)間比率，由此可得出什么結(jié)論？解：1、CPU每秒對(duì)鼠標(biāo)進(jìn)行30次查詢，所需的時(shí)鐘周期數(shù)為：

100×30=3000根據(jù)CPU的時(shí)鐘頻率50MHZ，即每秒50×106個(gè)時(shí)鐘周期，故對(duì)鼠標(biāo)的查詢占用CPU的時(shí)間比率：

[3000/(50×106)]×100%=0.006%可見(jiàn)，對(duì)鼠標(biāo)的查詢基本不影響CPU的性能。第五章：舉例解：2、對(duì)于硬盤，每32位被CPU查詢一次，每秒查詢

2MB/4B=512K

次每秒查詢的時(shí)鐘周期數(shù)為

100×512×1024=52.4×106故對(duì)磁盤的查詢占用CPU的時(shí)間比率

[52.4×106)/(50*106)]×100%=105%可見(jiàn)，即使CPU將全部時(shí)間都用于對(duì)硬盤的查詢也不能滿足磁盤傳輸?shù)囊螅珻PU一般不采用程序查詢方式與磁盤交換信息。 在程序查詢方式的輸入輸出系統(tǒng)中，假設(shè)不考慮處理時(shí)間，每一次查詢操作需要100個(gè)時(shí)鐘周期，CPU的時(shí)鐘頻率為50MHZ。

2、現(xiàn)有硬盤設(shè)備，硬盤以32位字長(zhǎng)為單位傳輸數(shù)據(jù)，即每32位被CPU查詢一次，傳輸率為2MBps。求CPU對(duì)這個(gè)設(shè)備所花費(fèi)的時(shí)間比率，由此可得出什么結(jié)論？舉例例5.3：

一個(gè)DMA接口采用周期竊取方式把字符送到存儲(chǔ)器,它支持的最大批量為400個(gè)字節(jié)。假設(shè)存取周期為100ns。每處理一次中斷需要5s?，F(xiàn)有的字符設(shè)備的傳輸率為9600bps，假設(shè)字符之間的傳輸是無(wú)間隙的。若忽略預(yù)處理所需的時(shí)間，問(wèn)DMA方式每秒鐘因數(shù)據(jù)傳輸需占用處理器多少時(shí)間？如果完全采用中斷方式，又需要占用CPU多少時(shí)間？解：字符設(shè)備傳輸率為9600bps，每秒鐘字符設(shè)備能傳字符數(shù)為：

9600bps/8=1200B（1200個(gè)字符）

采用DMA方式，傳送1200個(gè)字符需1200個(gè)存取周期，每傳400個(gè)字符需中斷處理一次，DMA方式每秒因數(shù)據(jù)傳輸占用處理器時(shí)間：

0.1s×1200+5

s×（1200/400）=135s若采用中斷方式，每傳送一個(gè)字符要申請(qǐng)一次中斷請(qǐng)求，則每秒鐘因傳輸數(shù)據(jù)占用處理器的時(shí)間為：

5s×1200=6000s第六章舉例：

設(shè)機(jī)器數(shù)字長(zhǎng)為24位，欲表示±3萬(wàn)的十進(jìn)制數(shù)，試問(wèn)在保證數(shù)的最大精度的前提下，除階符、數(shù)符各取1位外，階碼m、尾數(shù)n各取幾位？滿足最大精度

可取

m=4，

n=

24–4–2=18解：…m=4，5，6，15

位二進(jìn)制數(shù)可反映±3萬(wàn)之間的十進(jìn)制數(shù)∴215

=32768214

=16384∵215×0.×××

×××15位… 設(shè)機(jī)器數(shù)字長(zhǎng)為8位，其中一位為符號(hào)位，補(bǔ)碼表示范圍：（-128~+127）

A=-93，B=+45，求[A-B]補(bǔ)A=-93=-1011101；[A]補(bǔ)=1，0100011；B=+45=+0101101；[B]補(bǔ)=0，0101101；

[-B]補(bǔ)=1，1010011結(jié)果出錯(cuò)。這是因?yàn)锳-B=-138,超出了8位機(jī)器字長(zhǎng)所能表示的范圍（-128~+127）。這種超出機(jī)器字長(zhǎng)的現(xiàn)象，叫溢出。溢出判斷的有三種方法。例解：[A]補(bǔ)=1，0100011+[-B]補(bǔ)=1，101001110，1110110[A-B]補(bǔ)=∴A-B=（+118）10例x=0.1101×

210

y=0.1011×

201求x

+y（除階符、數(shù)符外，階碼取3位，尾數(shù)取6位）

解：[x]補(bǔ)

=00,010;00.110100[y]補(bǔ)

=00,001;00.101100①對(duì)階②尾數(shù)求和[Δj]補(bǔ)

=[jx]補(bǔ)

–[jy]補(bǔ)

=00,001階差為+1∴Sy1,jy+1∴[y]補(bǔ)‘

=00,010;00.010110（尾數(shù)右移一位，階碼加1）[Sx]補(bǔ)

=00.110100[Sy]補(bǔ)'

=00.010110對(duì)階后的[Sy]補(bǔ)'01.001010+尾數(shù)溢出需右規(guī)③右規(guī)[x

+y]補(bǔ)

=00,010;01.001010[x

+y]補(bǔ)

=00,011;00.100101（尾數(shù)右移一位，階碼加1）右規(guī)后∴x

+y=0.100101

×

2114.舍入(1)

0

舍

1

入法

∴x+y=(+0.100101)×211

例如：x=0.1101×201，y=(–0.1010)×211，求x+y解：[x]補(bǔ)

=00,01;00.1101[y]補(bǔ)

=00,11;11.01101.對(duì)階[Δj]補(bǔ)

=[jx]補(bǔ)

–[jy]補(bǔ)=-2①求階差∴Sx2jx+2②對(duì)階[x]補(bǔ)

=00,01;00.1101=00,11;00.00111.對(duì)階[Sx]補(bǔ)'

=00.0011

[Sy]補(bǔ)=11.011011.1001∴[x+y]補(bǔ)

=00,11;11.1001[x]補(bǔ)

=00,01;00.1101=00,11;00.0011+對(duì)階后的[Sx]補(bǔ)'

2.尾數(shù)求和3、規(guī)格化（尾數(shù)左移一位，階碼減1）[y]補(bǔ)

=00,11;11.0110左規(guī)后[x+y]補(bǔ)

=00,10;11.0010∴x+y=(–0.1110)×210

例7.1假設(shè)指令字長(zhǎng)16位，操作數(shù)的地址碼6位，指令有零地址、一地址、二地址三種格式。1）設(shè)操作碼固定，若零地址指令有P種，一地址指令有Q種，則二地址指令最多有幾種？2）采用擴(kuò)展操作碼技術(shù)，若二地址指令有X種，零地址指令有Y種，則一地址指令最多有幾種？解：（1）根據(jù)操作數(shù)地址碼為6位，則二地址指令中地址碼為12位，二地址指令中操作碼的位數(shù)為16–12=4。4位操作碼有24=16種操作。由于操作碼固定，則除去了零地址指令P種，一地址指令Q種。二地址指令最多有：16–P–Q種。舉例：OPA1A22）采用擴(kuò)展操作碼技術(shù)，若二地址指令有X種，零地址指令有Y種，則一地址指令最多有幾種？解：（2）采用擴(kuò)展操作碼技術(shù)，則二地址操作碼長(zhǎng)度為4位，一地址操作碼長(zhǎng)度為10位、零地址的操作碼長(zhǎng)度為16位。二地址指令操作碼每減少一種，可多構(gòu)成26

種一地址指令操作碼。一地址指令操作碼每減少一種可多構(gòu)成26

種零地址指令。二地址指令有X種，則一地址指令最多有（24–X）×26種。設(shè)一地址指令有M種，則零地址指令最多有：

[（24–X）×26

–M]×26種。根據(jù)題中給出零地址指令有Y種， Y=[（24-X）×26-M]×26

則一地址指令：

M=（24-X）×26-Y×2-6

OPA1A266例7.2，設(shè)相對(duì)尋址的轉(zhuǎn)移指令占3個(gè)字節(jié)，第一字節(jié)為操作碼，第二、三字節(jié)為相對(duì)位移量（補(bǔ)碼表示），而且數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)為字地址的存放方式。每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（PC）+1→PC。1）PC當(dāng)前值為240（十進(jìn)制），要求轉(zhuǎn)移到290（十進(jìn)制），轉(zhuǎn)移指令的第二、三字節(jié)的機(jī)器代碼是什么？解：1）相對(duì)位移量為290-243=47，補(bǔ)碼為2FH。數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)為字地址的存放方式，轉(zhuǎn)移指令的第二為2FH，第三字節(jié)為00H。舉例：OP2FH00H解：2）相對(duì)位移量為200-243=-43，補(bǔ)碼為D5H。 數(shù)據(jù)在存儲(chǔ)器中采用以低字節(jié)為字地址的存放方式，轉(zhuǎn)移指令的第二為D5H，第三字節(jié)為FFH。舉例：2）PC當(dāng)前值為240（十進(jìn)制），要求轉(zhuǎn)移到200（十進(jìn)制），轉(zhuǎn)移指令的第二、三字節(jié)的機(jī)器代碼是什么？OPD5HFFH堆棧尋址先進(jìn)后出（一個(gè)入出口）棧頂?shù)刂?/p>

由SP

指出–11FFFH

+12000H棧頂棧底2000HSP2000H……1FFFHSP1FFFH棧頂棧底進(jìn)棧出棧

1FFFH棧頂

2000H棧頂堆棧是計(jì)算機(jī)中的暫存單元?出棧操作：A(SP)，SP(SP)+1?入棧操作：SP(SP)-1,Msp

(A)堆棧操作：例7.3，一條雙字長(zhǎng)直接尋址的子程序調(diào)用指令，其第一個(gè)字為操作碼和尋址特征，第二個(gè)字為地址碼5000H。假設(shè)PC當(dāng)前值為2000H，SP的內(nèi)容為0100H,棧頂內(nèi)容為2746H，存儲(chǔ)器按字節(jié)編址，而且進(jìn)棧操作是先執(zhí)行（SP）–Δ→SP,后存入數(shù)據(jù)?；卮鹣铝袔追N情況下，PC、SP、及棧頂內(nèi)容各為多少？2）CALL指令被執(zhí)行后。2）CALL指令被執(zhí)行后，斷點(diǎn)進(jìn)棧保留。存儲(chǔ)器按字節(jié)編址，CALL指令共占4個(gè)字節(jié)，程序斷點(diǎn)2000H+4=2004H進(jìn)棧，此時(shí)SP=（SP）–2=00FEH，棧頂內(nèi)容為2004H。PC為子程序入口地址5000H。1）CALL指令被讀取前。解：1）CALL指令被讀取前，PC=2000H，SP=0100H，棧頂內(nèi)容為2746H。3）子程序返回后。3）子程序返回后，程序斷點(diǎn)出棧，PC=2004H，SP被修改為0100H，棧頂內(nèi)容為2746H。例7.6某模型機(jī)共有64種操作，操作碼固定，具有以下特點(diǎn)。1）采用一地址或二地址格式。2）有寄存器尋址、直接尋址、和相對(duì)尋址（位移量為-128～+127）三種尋址方式。3）有16個(gè)通用寄存器，算術(shù)運(yùn)算和邏輯運(yùn)算的操作數(shù)均在寄存器中，結(jié)果也在寄存器中。4）取數(shù)/存數(shù)指令在通用寄存器和存儲(chǔ)器之間傳送數(shù)據(jù)。5）存儲(chǔ)容量為1MB，按字節(jié)編址。要求設(shè)計(jì)：算邏指令、取數(shù)/存數(shù)指令、相對(duì)轉(zhuǎn)移指令的格式，并簡(jiǎn)述理由。解：1）算邏指令格式為寄存器—寄存器型，取單字長(zhǎng)16位。OP為操作碼：6位，完成64種操作；M為尋址特征：2位，寄存器尋址、直接尋址和相對(duì)尋址；Ri和Rj

各取4位，源操作數(shù)和目的操作數(shù)的寄存器編號(hào)。解：2）取數(shù)/存數(shù)指令格式為寄存器和存儲(chǔ)器型，取雙字長(zhǎng)32位。OP為操作碼，6位；M為尋址特征，2位，Ri為4位，源操作數(shù)地址（存數(shù)指令）或目的操作數(shù)地址（取數(shù)指令）；A1和A2共20位，為存儲(chǔ)器地址，可直接訪問(wèn)按字節(jié)編址的1MB存儲(chǔ)器。例7.6某模型機(jī)共有64種操作，操作碼固定，具有以下特點(diǎn)。1）采用一地址或二地址格式。2）有寄存器尋址、直接尋址、和相對(duì)尋址（位移量為-128～+127）三種尋址方式。3）有16個(gè)通用寄存器，算術(shù)運(yùn)算和邏輯運(yùn)算的操作數(shù)均在寄存器中，結(jié)果也在寄存器中。4）取數(shù)/存數(shù)指令在通用寄存器和存儲(chǔ)器之間傳送數(shù)據(jù)。5）存儲(chǔ)容量為1MB，按字節(jié)編址。要求設(shè)計(jì)：算邏指令、取數(shù)/存數(shù)指令、相對(duì)轉(zhuǎn)移指令的格式，并簡(jiǎn)述理由。解：3）相對(duì)轉(zhuǎn)移指令為一地址格式，取單字長(zhǎng)16位，格式如下：其中，OP為操作碼，6位，M為尋址特征，2位，A為位移量8位，對(duì)應(yīng)位移量為-128～+127。例7.6某模型機(jī)共有64種操作，操作碼固定，具有以下特點(diǎn)。1）采用一地址或二地址格式。2）有寄存器尋址、直接尋址、和相對(duì)尋址（位移量為-128～+127）三種尋址方式。3）有16個(gè)通用寄存器，算術(shù)運(yùn)算和邏輯運(yùn)算的操作數(shù)均在寄存器中，結(jié)果也在寄存器中。4）取數(shù)/存數(shù)指令在通用寄存器和存儲(chǔ)器之間傳送數(shù)據(jù)。5）存儲(chǔ)容量為1MB，按字節(jié)編址。要求設(shè)計(jì)：算邏指令、取數(shù)/存數(shù)指令、相對(duì)轉(zhuǎn)移指令的格式，并簡(jiǎn)述理由。倒82設(shè)某機(jī)有4個(gè)中斷源1、2、3、4，其硬件排隊(duì)優(yōu)先次序按1→2→3→4降序排列，各中斷源的服務(wù)程序中所對(duì)應(yīng)的屏蔽字如下表所示。

(1)給出上述4個(gè)中斷源的中斷處理次序。解：(1)4個(gè)中斷源1、2、3、4，其硬件排隊(duì)優(yōu)先次序按1→2→3→4（響應(yīng)次序），根據(jù)表，4個(gè)中斷源的處理次序是按3→1→4→2降序排列。

CPU執(zhí)行程序的軌跡2）CPU響應(yīng)1的請(qǐng)求，執(zhí)行1的服務(wù)程序。在1的服務(wù)程序中屏蔽字1101，開(kāi)中斷指令后轉(zhuǎn)去執(zhí)行3的服務(wù)程序。在3的服務(wù)程序中屏蔽字1111，3的服務(wù)程序不被中斷，結(jié)束后又回到1的服務(wù)程序。處理次序是按3→1→4→2降序排列。CPU執(zhí)行程序的軌跡2）1的服務(wù)程序結(jié)束后，CPU先響應(yīng)2的請(qǐng)求，執(zhí)行2的服務(wù)程序，2的服務(wù)程序中設(shè)置了屏蔽字0100，意味著1、3、4可中斷2的服務(wù)程序。在開(kāi)中斷指令之后轉(zhuǎn)去執(zhí)行4的服務(wù)程序，4的服務(wù)程序執(zhí)行結(jié)束后回到2的服務(wù)程序的斷點(diǎn)處，繼續(xù)執(zhí)行2的服務(wù)程序，直至該程序執(zhí)行結(jié)束。處理次序是按3→1→4→2降序排列。例9.2單總線計(jì)算機(jī)結(jié)構(gòu)如圖所示，其中M為主存，XR為變址寄存器，EAR為有效地址寄存器，LATCH為鎖存器。 圖中各寄存器的輸入和輸出均受控制信號(hào)控制，例如，PCi表示PC的輸入控制信號(hào)，MDRo表示MDR的輸出控制信號(hào)。假設(shè)指令地址已存干PC中，畫(huà)出“ADDX，D”(x為變址寄存器XR，D為形式地址)和“STA﹡D”（﹡表示相對(duì)尋址，D為相對(duì)位移量）兩條指令的指令周期信息流程圖，并列出相應(yīng)的控制信號(hào)序列。解（1）“ADDX,D”指令取指周期和執(zhí)行周期的信息流程及相應(yīng)的控制信號(hào)如圖所示，圖中Ad（IR）為形式地址。（2）“STA﹡D”指令取指周期和執(zhí)行周期的信息流程及相應(yīng)的控制信號(hào)如圖所示，圖中Ad（IR）為相對(duì)位移量的機(jī)器代碼。 設(shè)某計(jì)算機(jī)的CPU主頻為8MHZ，每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令的指令周期平均有2.5個(gè)機(jī)器周期。 試問(wèn)該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?

若CPU主頻不變，但每個(gè)機(jī)器周期平均含4個(gè)時(shí)鐘周期，每條指令的指令周期平均有5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度又是多少M(fèi)IPS?

由此可得出什么結(jié)論？解：由于主頻為8MHz，所以時(shí)鐘周期為1/8=0.125μs，機(jī)器周期為0.125×2=0.25μs，指令周期為0.25×2.5=0.625μs。

1、平均指令執(zhí)行速度為1/0.625μs=1.6MIPS。

2、若CPU主頻不變，機(jī)器周期含4個(gè)時(shí)鐘周期，每條指令平均含5個(gè)機(jī)器周期，則指令周期為0.125×4×5=2.5μs，

故平均指令執(zhí)行速度為l/2.5μs=0.4MIPS。

3、可見(jiàn)機(jī)器的運(yùn)行速度并不完全取決于主頻。注意：1ms=10-3s;1μs=10-6s；1ns=10-9s;1ps=10-12s例10.2設(shè)CPU內(nèi)部結(jié)構(gòu)如圖所示，且PC有自動(dòng)加1功能。此外還有B、C、D、E、H、