JDg621.382L55中華人民共和國(guó)國(guó)家標(biāo)準(zhǔn)GB/T14032-92半導(dǎo)體集成電路數(shù)字鎖相環(huán)測(cè)試方法的基本原理Ceneralprinciplesofmeasuringmethodsofdigitalphase-lockedloopforsemiconductorintegratedcircuits1992-12-18發(fā)布1993-08-01實(shí)施國(guó)家技術(shù)監(jiān)督局發(fā)布

中華人民共和國(guó)國(guó)家標(biāo)準(zhǔn)半導(dǎo)體集成電路數(shù)字鎖相環(huán)測(cè)試方法的基本原理GB/T14032-92Ceneralprinciplesofmeasuringmethodsofdigitalphase-lockedloopforsemiconductorintegratedcircuits本標(biāo)準(zhǔn)規(guī)定了半導(dǎo)體集成電路數(shù)字鎖相環(huán)(以下簡(jiǎn)稱器件或數(shù)字鎖相環(huán))電參數(shù)測(cè)試方法的基本原數(shù)字鎖相環(huán)與數(shù)字電路相同的靜態(tài)和動(dòng)態(tài)參數(shù)測(cè)試可參照GB3834《半導(dǎo)體集成電路CMOS電路測(cè)試方法的基本原理》。總要求若無(wú)特殊說(shuō)明.測(cè)試期間，環(huán)境或參考點(diǎn)溫度偏離規(guī)定值的范圍應(yīng)符合器件詳細(xì)規(guī)范的規(guī)定1.2測(cè)試期間，施于被測(cè)器件的電參量應(yīng)符合器件詳細(xì)規(guī)范的規(guī)定1.3試期間，應(yīng)避免外界干擾對(duì)測(cè)試精度的影響.測(cè)試設(shè)備引起的測(cè)試誤差應(yīng)符合器件詳細(xì)規(guī)范的規(guī)定14被測(cè)器件與測(cè)試系統(tǒng)連接或斷開時(shí)，不應(yīng)超過(guò)器件的使用極限條件。1.5若有要求時(shí),應(yīng)按器件詳細(xì)規(guī)范規(guī)定的順序接通電源1.6；測(cè)試期間，被測(cè)器件應(yīng)連接器件詳細(xì)規(guī)范規(guī)定的外圍電路和補(bǔ)償網(wǎng)絡(luò)。17若電參數(shù)值是由幾步測(cè)試的結(jié)果經(jīng)計(jì)算而確定時(shí)，這些測(cè)試的時(shí)間間隔應(yīng)盡可能短.1.8測(cè)試期間應(yīng)避免因靜電感應(yīng)而引起器件失效。2參數(shù)測(cè)試2.1動(dòng)態(tài)功耗廠.。2.1.1目的測(cè)試器件動(dòng)態(tài)工作時(shí)的功率。2.1.2測(cè)試原理圖P.測(cè)