I2C原理和上拉下拉電阻的介紹REPORTER：DATE:2012/11/14目錄1、I2C總線的概念2、I2C總線的特點3、總線的基本操作

4、上拉電阻和下拉電阻介紹5、debug經驗分享I2C總線的概念I2C總線支持任何IC生產過程（CMOS、雙極性）。兩線制――串行數據線（SDA）和串行時鐘（SCL）線在連接到總線的器件間傳遞信息每個器件都有一個唯一的地址識別（無論是微控制器LCD驅動器存儲器或鍵盤接口），而且都可以作為一個發(fā)送器或接收器（由器件的功能決定）。發(fā)送器和接收器外器件在執(zhí)行數據傳輸時也可以被看作是主機或從機。主機是初始化總線的數據傳輸并產生允許傳輸的時鐘信號的器件，此時任何被尋址的器件都被認為是從機I2C總線的概念?.主機和從機：總線上可以有一個或多個主機，總線運行由主機控制。主機是指啟動數據的傳送（發(fā)起始信號）、發(fā)出時鐘信號、傳送結束時發(fā)出終止信號的器件。通常，主機由各種單片機或其他微處理器充當。被主機尋訪的器件叫從機，它可以是各種單片機或其他微處理器，也可以是其他器件。?.發(fā)送器和接收器：發(fā)送數據的一方稱為發(fā)送器，而接收數據的一方稱為接收器。I2C總線的概念?.當總線空閑時，兩根線均為高電平。?.在標準I2C普通模式下，數據的傳輸率為100Kbps，高速模式下可達400Kbps。連接的器件越多，電容值越大，總線上允許的器件數以總線上的電容量不超過400pF為限。

I2C總線的特點?.iic串行總線：僅有兩根線：SDA（數據線）和SCL(時鐘線）。這樣占用的空間非常小。 ?.iic總線的特點：半雙工、同步、多主控、串行。?.iic串行總線的連接電路：I2C的特點?.SDA（數據線）和SCL(時鐘線）都是集電極開路或漏極開路結構的，只能輸出“0”，不能輸出“1”，都必須接上拉電阻。?.SDA和SCL是雙向的，（

為什么？）當需要輸入數據時，將一個讀數據用的輸入端接在輸出端。I2C總線的特點?.SDA（數據線）和SCL(時鐘線）都具有“線與”功能。I2C總線的特點?.SCL線的時鐘同步：SCL由于具有線“與”的邏輯功能，即只要有一個節(jié)點發(fā)送低電平時，總線上就表現(xiàn)為低電平。當所有的節(jié)點都發(fā)送高電平時，總線才能表現(xiàn)為高電平。正是由于線“與”邏輯功能的原理，當多個節(jié)點同時發(fā)送時鐘信號時，在總線上表現(xiàn)的是統(tǒng)一的時鐘信號。?.

SDA線的仲裁：SDA線的仲裁也是建立在總線具有線“與”邏輯功能的原理上的。節(jié)點在發(fā)送1位數據后，比較總線上所呈現(xiàn)的數據與自己發(fā)送的是否一致。是，繼續(xù)發(fā)送；否則，退出競爭。SDA線的仲裁可以保證I2C總線系統(tǒng)在多個主節(jié)點同時企圖控制總線時通信正常進行并且數據不丟失。總線系統(tǒng)通過仲裁只允許一個主節(jié)點可以繼續(xù)占據總線。I2C總線的特點I2C總線的特點總線的基本操作開始信號

（主機發(fā)送）停止信號（主機發(fā)送）確認信號（ACK）：“誰接收誰產生”的原則，即總是由接收器產生應答位

非應答信號（NACK)：如果接收器在接收完最后一個字節(jié)的數據，或者不能再接收更多的數據時，應當產生非應答來通知發(fā)送器。發(fā)送器如果發(fā)現(xiàn)接收器產生了非應答狀態(tài)，則應當終止發(fā)送?？偩€的基本操作根據I2C總線協(xié)議的規(guī)定，SCL線為高電平期間，SDA線由高電平向低電平的變化表示起始信號；SCL線為高電平期間，SDA線由低電平向高電平的變化表示終止信號。起始和終止信號如圖所示?？偩€的基本操作

I2C總線進行數據傳送時，時鐘信號為高電平期間，數據上的數據必須保持穩(wěn)定。只有在時鐘線上的信號為低電平期間，數據線上的高電平或低電工狀態(tài)才允許變化，如圖所示?？偩€的基本操作

利用IIC總線進行數據傳送時，傳送的字節(jié)數是沒有限制的，但是每一個字節(jié)必須保證是8位長度。數據傳送時，先傳送最高位（MSB），每一個被傳送的字節(jié)后面都必須跟隨一位應答位（即一幀共有9位），如圖所示：總線的基本操作在總線的一次數據傳送過程中，可以有以下幾種組合方式主機在第一個字節(jié)后，立即由從機讀數據。在傳送過程中，當需要改變傳送方向時，起始信號和從機地址都被重復產生一次，但兩次讀/寫方向位正好反向?？偩€的基本操作?.主控制器產生起始條件后，發(fā)送的第一個字節(jié)為尋址字節(jié)，即從器件的地址，從器件的地址格式如下：?.其中DA3～DA0位:是IIC總線外圍接口器件固有的地址編碼，出場時已給定。如IIC接口的EEPROM芯片AT24CXX為1010。4位LED驅動器SAA1064的器件地址為0111。?.A2A1A0:IIC總線器件的引腳在電路中根據接電源或地來決定。?.R/W是數據傳送方向位，為“0”時表示主機向從機寫數據，為“1”時表示主機由從機讀數據。?.主機發(fā)送地址時，總線上的每個從機都將這7位地址碼與自己的地址進行比較，如果相同，則認為自己正被主機尋址，根據R/W位將自己確定為發(fā)送器或接收器。?.系統(tǒng)中所接同類型的器件的數目：由A2A1A0決定總線的基本操作總結：在I2C總線上每傳輸一位數據都有一個時鐘脈沖相對應。注意這里的時鐘脈沖不一定是周期性的，它的時鐘間隔可以不同?？偩€空閑時，SDA和SCL都必須保持高電平狀態(tài)，關閉I2C總線時才使SCL箝位在低電平。只有當總線處于“空閑”狀態(tài)時，數據傳輸才能被初始化。在數據傳輸期間，只要SCL為高電平，數據線SDA就必須保持穩(wěn)定。只有在時鐘線為低電平時，才允許數據線上的電平狀態(tài)變化。在時鐘線保持高電平期間，數據線出現(xiàn)下降沿為啟動信號、上升沿為停止信號，啟動和停止信號都由主機產生。總線的基本操作另外:如前所述，SCL線為低電平時，SDA線上數據就被停止傳送。SCL線的這一特性十分有用：當接收器接收到一個數據/地址字節(jié)后,需要進行其他工作而無法立即接收下一個字節(jié)時，接收器便可向SCL線輸出低電平而箝住SCL（SCL=0），迫使SDA線處于等待狀態(tài)，直到接收器準備好接收新的數據/地址字節(jié)時，再釋放時鐘線SCL（SCL）=1），使SDA線上數據傳輸得以繼續(xù)進行。例如，當被控接收器接收完主控器發(fā)來的一個數據字節(jié)時，若被控器需要處理接收中斷而無法令其接收器繼續(xù)接收，則被控器便可箝住SCL線為低電平，使主控發(fā)送器處于等待狀態(tài)，直到被控器處理完接收中斷后，再釋放SCL線。其他注意事項?1、TouchICVCC需比Interface先ready,否則會產生因IC未上電，touchIC會拉住interfacebus準位，造成interfacebus癱瘓.?2、host端/INT&Resetpin是否有加外部PullUpR?3、host端的/INTpin只能設定為inputmode,不可去控制其訊號?4、I2Cbus外部PullUpR阻值是否恰當，建議使用2.2KΩ?5、initial注意事項?5-1host必須在touch上電後300ms後再去check/INT是否為Low,避免hostinitial速度比touch快很多，hostready後馬上去check/INT訊號，touch可能還沒initial完成，造成host-touch通訊fail.?5-2建議touch上電後，host對touch做一次reset→delay→check/INT(建議用falledgetrigger).上拉下拉電阻概念：上拉就是將不確定的信號通過一個電阻鉗位在高電平！電阻同時起限流作用！下拉同理！使用場合:1、在cmos芯片上，為了防靜電損壞，不能將管腳懸空，一般接上拉降低輸入阻抗，提供卸荷通路，并使懸空時有確定的狀態(tài)。2、提高輸出驅動能力，并且抑制干擾，可接上拉。3、長線傳輸中電阻不匹配容易引起反射波干擾，加上、下拉電阻是電阻匹配，有效的抑制反射波干擾。

4、實現(xiàn)不同類型電路的匹配

上拉電阻的選擇因素：功率、驅動能力、頻率

、抗干擾等上拉下拉電阻上拉電阻和下拉電阻

拉電流和灌電流是衡量電路輸出驅動能力（注意：拉、灌都是對輸出端而言的，所以是驅動能力）的參數，這種說法一般用在數字電路中。

由于數字電路的輸出只有高、低（0，1）兩種電平值，高電平輸出時，一般是輸出端對負載提供電流，其提供電流的數值叫“拉電流”；低電平輸出時，一般是輸出端要吸收負載的電流，其吸收電流的數值叫“灌（入）電流”。

Debug經驗分享三確定：

1、首先確定單體ok2、確定和整機是匹配的

3、弄清楚平臺，對于2L來講，要知道支持什么樣的格式（5D或6D），INT拉幾次，drive接收數據方式Debug經驗分享出現(xiàn)問題：

1、繼銳MA