《EDA技術(shù)》第三章原理圖輸入設(shè)計(jì)方法3.1QuartusII原理圖輸入設(shè)計(jì)利用EDA工具進(jìn)行原理圖輸入設(shè)計(jì)的優(yōu)點(diǎn)：設(shè)計(jì)者不必具備許多諸如編程技術(shù)、硬件語(yǔ)言等新知識(shí)就能迅速入門(mén)，完成較大規(guī)模的電路系統(tǒng)設(shè)計(jì)。3.1Max+PlusII的原理圖設(shè)計(jì)QuartusII原理圖輸入設(shè)計(jì)的優(yōu)勢(shì)：能進(jìn)行任意層次的數(shù)字系統(tǒng)設(shè)計(jì)。對(duì)系統(tǒng)中的任一層次或任一元件的功能能進(jìn)行精確仿真在同一編輯環(huán)境中可對(duì)使用不同輸入設(shè)計(jì)方式完成的模塊進(jìn)行調(diào)用，解決了原理圖與HDL語(yǔ)言混合輸入設(shè)計(jì)問(wèn)題能對(duì)設(shè)計(jì)方案進(jìn)行隨時(shí)的更改。通過(guò)編譯和下載，能在PLD上對(duì)設(shè)計(jì)項(xiàng)目進(jìn)行硬件測(cè)試

和驗(yàn)證。3.2一位全加器的設(shè)計(jì)向?qū)О爰悠鞯恼嬷当鞟B和S進(jìn)位C0000011010101101為本項(xiàng)工程設(shè)計(jì)建立文件夾輸入設(shè)計(jì)項(xiàng)目（原理圖/VHDL代碼）存盤(pán)（原理圖或VHDL的取名,不要存C盤(pán)）將設(shè)計(jì)項(xiàng)目設(shè)置成工程文件Project選擇目標(biāo)器件啟動(dòng)編譯建立仿真波形文件（.SCF，非.WDF）仿真測(cè)試和波形分析引腳鎖定并重新編譯（若是Auto,引腳不能手動(dòng)設(shè)定）編程下載硬件測(cè)試EDA設(shè)計(jì)的一般步驟Max+plusII3.2一位全加器的設(shè)計(jì)向?qū)?.2一位全加器設(shè)計(jì)向?qū)?.2.1基本設(shè)計(jì)步驟步驟1：為本項(xiàng)工程設(shè)計(jì)建立文件夾注意：文件夾名不能用中文，且不可帶空格。為設(shè)計(jì)全加器新建一個(gè)文件夾作工作庫(kù)文件夾名取為My_prjct注意，不可用中文！步驟2：輸入設(shè)計(jì)項(xiàng)目和存盤(pán)圖4-1進(jìn)入MAX+plusII，建立一個(gè)新的設(shè)計(jì)文件使用原理圖輸入方法設(shè)計(jì)，必須選擇打開(kāi)原理圖編輯器新建一個(gè)設(shè)計(jì)文件圖4-2元件輸入對(duì)話框首先在這里用鼠標(biāo)右鍵產(chǎn)生此窗，并選擇“EnterSymbol”輸入一個(gè)元件然后用鼠標(biāo)雙擊這基本硬件庫(kù)這是基本硬件庫(kù)中的各種邏輯元件也可在這里輸入元件名，如2輸入與門(mén)AND2，輸出引腳：OUTPUT圖4-3將所需元件全部調(diào)入原理圖編輯窗連接好的原理圖輸出引腳：OUTPUT輸入引腳：INPUT將他們連接成半加器圖4-4連接好原理圖并存盤(pán)首先點(diǎn)擊這里文件名取為：h_adder.gdf注意，要存在自己建立的文件夾中步驟3：將設(shè)計(jì)項(xiàng)目設(shè)置成工程文件(PROJECT)圖4-5將當(dāng)前設(shè)計(jì)文件設(shè)置成工程文件首先點(diǎn)擊這里然后選擇此項(xiàng)，將當(dāng)前的原理圖設(shè)計(jì)文件設(shè)置成工程最后注意此路徑指向的改變注意，此路徑指向當(dāng)前的工程！步驟4：選擇目標(biāo)器件并編譯圖4-6選擇最后實(shí)現(xiàn)本項(xiàng)設(shè)計(jì)的目標(biāo)器件首先選擇這里器件系列選擇窗，選擇ACEX1K系列根據(jù)實(shí)驗(yàn)板上的目標(biāo)器件型號(hào)選擇，如選EP1K30注意，首先消去這里的勾，以便使所有速度級(jí)別的器件都能顯示出來(lái)圖4-7對(duì)工程文件進(jìn)行編譯、綜合和適配等操作選擇編譯器編譯窗消去Quartus適配操作選擇此項(xiàng)消去這里的勾完成編譯！步驟5：時(shí)序仿真(1)建立波形文件。首先選擇此項(xiàng)，為仿真測(cè)試新建一個(gè)文件選擇波形編輯器文件(2)輸入信號(hào)節(jié)點(diǎn)。圖4-8從SNF文件中輸入設(shè)計(jì)文件的信號(hào)節(jié)點(diǎn)從SNF文件中輸入設(shè)計(jì)文件的信號(hào)節(jié)點(diǎn)點(diǎn)擊“LIST”SNF文件中的信號(hào)節(jié)點(diǎn)圖4-9列出并選擇需要觀察的信號(hào)節(jié)點(diǎn)用此鍵選擇左窗中需要的信號(hào)進(jìn)入右窗最后點(diǎn)擊“OK”圖4-9列出并選擇需要觀察的信號(hào)節(jié)點(diǎn)(3)設(shè)置波形參量。圖4-10在Options菜單中消去網(wǎng)格對(duì)齊SnaptoGrid的選擇(消去對(duì)勾)

消去這里的勾，以便方便設(shè)置輸入電平(4)設(shè)定仿真時(shí)間。圖4-11設(shè)定仿真時(shí)間選擇ENDTIME調(diào)整仿真時(shí)間區(qū)域。選擇60微秒比較合適(5)加上輸入信號(hào)。圖4-12為輸入信號(hào)設(shè)定必要的測(cè)試電平或數(shù)據(jù)(6)波形文件存盤(pán)。圖4-13保存仿真波形文件用此鍵改變仿真區(qū)域坐標(biāo)到合適位置。點(diǎn)擊‘1’，使拖黑的電平為高電平(7)運(yùn)行仿真器。圖4-14運(yùn)行仿真器選擇仿真器運(yùn)行仿真器(8)觀察分析半加器仿真波形。圖4-15半加器h_adder.gdf的仿真波形(9)為了精確測(cè)量半加器輸入與輸出波形間的延時(shí)量，可打開(kāi)時(shí)序分析器.圖4-16打開(kāi)延時(shí)時(shí)序分析窗選擇時(shí)序分析器輸入輸出時(shí)間延遲(10)包裝元件入庫(kù)。

選擇菜單“File”→“Open”，在“Open”對(duì)話框中選擇原理圖編輯文件選項(xiàng)“GraphicEditorFiles”，然后選擇h_adder.gdf，重新打開(kāi)半加器設(shè)計(jì)文件，然后選擇如圖4-5中“File”菜單的“CreateDefaultSymbol”項(xiàng)，將當(dāng)前文件變成了一個(gè)包裝好的單一元件(Symbol)，并被放置在工程路徑指定的目錄中以備后用。步驟6：引腳鎖定可選擇鍵8作為半加器的輸入“a”選擇實(shí)驗(yàn)電路結(jié)構(gòu)圖6選擇鍵8作為半加器的輸入“b”可選擇發(fā)光管8作為半加器的進(jìn)位輸出“co”可選擇發(fā)光管8作為半加器的和輸出“so”選擇實(shí)驗(yàn)板上插有的目標(biāo)器件目標(biāo)器件引腳名和引腳號(hào)對(duì)照表鍵8的引腳名鍵8的引腳名對(duì)應(yīng)的引腳號(hào)

引腳對(duì)應(yīng)情況實(shí)驗(yàn)板位置半加器信號(hào)通用目標(biāo)器件引腳名目標(biāo)器件EP1K30TC144引腳號(hào)1、鍵8：

aPIO13272、鍵7b

PIO12263、發(fā)光管8coPIO23394、發(fā)光管7soPIO22383.2一位全加器的設(shè)計(jì)向?qū)Р襟E6：引腳鎖定選擇引腳鎖定選項(xiàng)引腳窗此處輸入信號(hào)名此處輸入引腳名按鍵“ADD”即可注意引腳屬性錯(cuò)誤引腳名將無(wú)正確屬性！再編譯一次，將引腳信息進(jìn)去選擇編程器，準(zhǔn)備將設(shè)計(jì)好的半加器文件下載到目器件中去編程窗步驟7：編程下載(1)下載方式設(shè)定。圖4-18設(shè)置編程下載方式

在編程窗打開(kāi)的情況下選擇下載方式設(shè)置選擇此項(xiàng)下載方式步驟7：編程下載(1)下載方式設(shè)定。圖4-18設(shè)置編程下載方式(2)下載。圖4-19向EF1K30下載配置文件下載（配置）成功！若鍵8、7為高電平進(jìn)位“co”為‘1’和“so”為‘0’選擇電路模式為“6”模式選擇鍵全加器的真值表AinBinCinSumCo00000001100101001101100101010111001111113.2一位全加器的設(shè)計(jì)向?qū)ЫY(jié)論一位全加器可由兩個(gè)半加器和一個(gè)或門(mén)構(gòu)成3.2一位全加器的設(shè)計(jì)向?qū)?.2一位全加器的設(shè)計(jì)向?qū)Оb成元件3.2一位全加器的設(shè)計(jì)向?qū)Р襟E8：設(shè)計(jì)頂層文件(1)仿照前面的“步驟2”，打開(kāi)一個(gè)新的原理圖編輯窗口圖4-20在頂層編輯窗中調(diào)出已設(shè)計(jì)好的半加器元件(2)完成全加器原理圖設(shè)計(jì)，并以文件名f_adder.gdf存在同一目錄中。(3)將當(dāng)前文件設(shè)置成Project，并選擇目標(biāo)器件為EP1K30TC144-3。(4)編譯此頂層文件f_adder.gdf，然后建立波形仿真文件。圖4-21在頂層編輯窗中設(shè)計(jì)好全加器(5)對(duì)應(yīng)f_adder.gdf的波形仿真文件，參考圖中輸入信號(hào)cin、bin和ain輸入信號(hào)電平的設(shè)置，啟動(dòng)仿真器Simulator，觀察輸出波形的情況。(6)鎖定引腳、編譯并編程下載，硬件實(shí)測(cè)此全加器的邏輯功能。圖4-221位全加器的時(shí)序仿真波形3.2.2設(shè)計(jì)流程歸納圖4-23MAX+plusII一般設(shè)計(jì)流程3.3二選一多路選擇器設(shè)計(jì)SABY00000010010101111000101111001111選擇器真值表：當(dāng)S=0，Y輸出與A相同；當(dāng)S=1，與B相同。3.3二選一多路選擇器設(shè)計(jì)3.3二選一多路選擇器設(shè)計(jì)時(shí)序仿真的結(jié)果：3.42位十進(jìn)制頻率計(jì)的設(shè)計(jì)3.4.1有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器此線的作用6輸入與門(mén)3.4.1有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器3.4.2測(cè)頻時(shí)序控制電路測(cè)頻三部曲：計(jì)數(shù)、鎖存、清零允許計(jì)數(shù)鎖存計(jì)數(shù)值對(duì)鎖存器清零3.4.2測(cè)頻時(shí)序控制電路3.4.3頻率計(jì)頂層設(shè)計(jì)文件3.4.3頻率計(jì)頂層設(shè)計(jì)文件F_IN=410NS,CLK=2US,CNT_EN=2*8=16US,則顯示16000/410ns=39，顯示正常F_IN取反時(shí)，示數(shù)會(huì)變化1。由2位擴(kuò)展為4位頻率計(jì)3.5參數(shù)可設(shè)置LPM兆功能塊3.5.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì)圖4-42數(shù)控分頻器電路原理圖COUT直接作為輸出當(dāng)d[3..0]=10(即16進(jìn)制數(shù)：A)時(shí)的工作波形。圖4-43數(shù)控分頻器工作波形3.5.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì)分頻比：加法計(jì)數(shù)時(shí)R=“1111”-D[3..0]+1減法計(jì)數(shù)時(shí)R=D[3..0]+1占空比不為50％，高電平的時(shí)間只持續(xù)一個(gè)時(shí)鐘周期的時(shí)間。3.5.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì)改進(jìn)后的電路原理圖改進(jìn)后的輸出當(dāng)d[3..0]=10(即16進(jìn)制數(shù)：A)時(shí)的工作波形。3.5.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計(jì)分頻比：加法計(jì)數(shù)時(shí)R=2(“1111”-D[3..0]+1)減法計(jì)數(shù)時(shí)R=2(D[3..0]+1)占空比為50D觸發(fā)器上面的非門(mén)不能反置圖4-44數(shù)控分頻器工作波形模式5輸出沒(méi)有加寄存器，COUT直接輸出的情況如下：輸入：clk接CLK0,CLK_EN接鍵8，ACLR接鍵7D[3..0]接鍵4，3，2，1輸出：

q[3..0]接數(shù)碼管8

cout接指示燈8比較輸出加寄存器的情況，注意兩者的分頻比。3.5.2基于LPM_ROM的4位乘法器設(shè)計(jì)圖4-44用LPM_ROM設(shè)計(jì)的4位乘法器原理圖(1)用文本編輯器編輯mif文件注意事項(xiàng)：編輯不必按照順序沒(méi)有列出地址的ROM區(qū)默認(rèn)數(shù)據(jù)為00每改動(dòng)MIF文件須要重新編譯設(shè)計(jì)文件圖4-46LPM_ROM構(gòu)成的乘法器仿真波形圖4-45LPM_ROM參數(shù)設(shè)置窗口(2)用初始化存儲(chǔ)器編輯窗口編輯mif文件圖4-47在InitializeMemory窗口中編輯乘法表地址/數(shù)據(jù)打開(kāi)仿真窗口simulator,選擇initialize菜單中的initializememory選項(xiàng)；編輯完后，按exportfile,將文件以后綴mif存盤(pán)。選用模式4輸入：clk接clk0ad[3..0],即乘數(shù)1，接PIO3-PIO0,由鍵1控制；ad[7..4],即乘數(shù)2，接PIO7-PIO4,由鍵2控制；輸出：cnd[7..4]接數(shù)碼管8，作為十位的結(jié)果cnd[3..0]接數(shù)碼管7，作為個(gè)位的結(jié)果(其中輸入的乘數(shù)與被乘數(shù)會(huì)在數(shù)碼管1和2顯示)分析下面電路的功能：上圖時(shí)序仿真情況功能描述：對(duì)LOCK脈沖信號(hào)進(jìn)行計(jì)數(shù)，OUTY作為計(jì)數(shù)輸出；當(dāng)計(jì)數(shù)滿時(shí)，COUT輸出一正脈沖。3.6波形輸入設(shè)計(jì)方法圖4-48待設(shè)計(jì)電路的預(yù)設(shè)輸入輸出波形圖4-49打