第5章第5章半導(dǎo)體存儲(chǔ)器及其接口教學(xué)重點(diǎn)存儲(chǔ)器的內(nèi)部結(jié)構(gòu)、性能指標(biāo)及選用常用RAM和ROM及其與CPU的連接。5.1概述除采用磁、光原理的輔存外，其它存儲(chǔ)器主要都是采用半導(dǎo)體存儲(chǔ)器本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法CPUCACHE主存（內(nèi)存）輔存（外存）存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)所謂存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)就是把各種不同存儲(chǔ)容量、不同存取速度的存儲(chǔ)器，按照一定的體系結(jié)構(gòu)方式組織起來(lái)，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中。存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)的基本體系結(jié)構(gòu)方式是分級(jí)存儲(chǔ)：高速緩沖存儲(chǔ)器——主存儲(chǔ)器——外存儲(chǔ)器主存儲(chǔ)器（內(nèi)存）： 存放信息速度快、CPU可直接訪問(wèn)、存儲(chǔ)容量有限外存儲(chǔ)器（輔助存儲(chǔ)器）： 存儲(chǔ)容量大、價(jià)格低、存放信息速度慢、CPU不能直接訪問(wèn)高速緩沖存儲(chǔ)器（CACHE）： 存儲(chǔ)容量小、CPU可直接訪問(wèn)、存放信息速度很快1、主存——外存考慮到CPU在某一段時(shí)間內(nèi)所運(yùn)行的程序和調(diào)用的數(shù)據(jù)僅占整個(gè)存儲(chǔ)系統(tǒng)的一小部分，其它大部分信息是暫時(shí)不用或長(zhǎng)時(shí)間不用的，因此，可以把“當(dāng)前需要運(yùn)行的程序和需要調(diào)用的數(shù)據(jù)”放入內(nèi)存；將“暫時(shí)不用或長(zhǎng)時(shí)間不用的程序和數(shù)據(jù)”放入外存，待需要時(shí)再?gòu)耐獯嬲{(diào)入內(nèi)存，同時(shí)將內(nèi)存中暫時(shí)不用的信息放入外存。2、主存——高速緩沖存儲(chǔ)器隨著計(jì)算機(jī)各部件與工藝的發(fā)展，CPU的存取速度與內(nèi)存的存取速度有了較大的差距，內(nèi)存的存取速度成為影響整機(jī)速度提高的瓶頸。為解決內(nèi)存與CPU的速度匹配問(wèn)題，在CPU與內(nèi)存之間增設(shè)一個(gè)CACHE，其速度與CPU相匹配，可將CPU在一段時(shí)間后要執(zhí)行的程序和需調(diào)用的數(shù)據(jù)預(yù)先從內(nèi)存讀入CACHE；將CPU輸出的數(shù)據(jù)先暫存起來(lái)，再按照內(nèi)存的存取速度讀入內(nèi)存。3、虛擬存儲(chǔ)技術(shù)虛擬存儲(chǔ)技術(shù)的基本思想是：將存儲(chǔ)系統(tǒng)中的一部分外存與內(nèi)存組合起來(lái)并視為一個(gè)整體，把兩者的地址空間進(jìn)行統(tǒng)一編址，形成邏輯地址空間，允許用戶自由、充分地使用整個(gè)邏輯地址空間（系統(tǒng)指定的保留區(qū)域除外）。同時(shí)采用軟、硬件結(jié)合的手段，將用戶邏輯地址自動(dòng)轉(zhuǎn)換為實(shí)際訪問(wèn)內(nèi)存的物理地址，并對(duì)程序自動(dòng)分段調(diào)入/出內(nèi)存。這樣，用戶在編程時(shí)無(wú)需再過(guò)多考慮可利用的地址空間是否足夠，同時(shí)也無(wú)需考慮如何合理地對(duì)程序分段及存儲(chǔ)空間的動(dòng)態(tài)分配問(wèn)題。在虛擬存儲(chǔ)系統(tǒng)中，對(duì)于存儲(chǔ)管理、調(diào)度以及虛擬地址與實(shí)地址之間的轉(zhuǎn)換，除了必要的硬件結(jié)構(gòu)外，還需要相應(yīng)的操作系統(tǒng)給予支持。存儲(chǔ)器的分類1、按存取方式： （1）隨機(jī)存儲(chǔ)器（RAM） 讀/寫(xiě)存儲(chǔ)器，計(jì)算機(jī)的內(nèi)存、CACHE均屬于RAM （2）只讀存儲(chǔ)器（ROM） 只能讀出信息，不能寫(xiě)入新的內(nèi)容，用于存放固定不變的系統(tǒng)程序或子程序等 （3）順序存儲(chǔ)器（SAM） 信息排列、尋址操作和讀寫(xiě)操作均按順序進(jìn)行，如磁帶2、按存儲(chǔ)器載體： （1）磁介質(zhì)存儲(chǔ)器 如磁帶、磁盤(pán)等，速度比較慢，通常只用于外存 （2）半導(dǎo)體存儲(chǔ)器 容量大、速度快、體積小、功耗低，成本相對(duì)不高，廣泛用于內(nèi)存 （3）光存儲(chǔ)器 容量大、速度快，但所需硬件相對(duì)復(fù)雜，主要用于外存存儲(chǔ)器的技術(shù)指標(biāo) 1、存儲(chǔ)容量：通常用允許存放的“字?jǐn)?shù)×位數(shù)”（如“32K×16”表示該存儲(chǔ)器有32K字，每字16位）或用“字節(jié)數(shù)”（如64KB、256MB） 2、存取周期：連續(xù)存入或取出兩個(gè)數(shù)據(jù)所間隔的時(shí)間。以稱“讀寫(xiě)時(shí)間”或“訪問(wèn)時(shí)間” 3、取數(shù)時(shí)間：從CPU發(fā)出讀命令開(kāi)始，直到存儲(chǔ)器獲得有效讀出信號(hào)的一段時(shí)間，其長(zhǎng)短主要與存儲(chǔ)載體的性質(zhì)有關(guān)。另外，“存取周期”和“取數(shù)時(shí)間”不能混為一談。 4、可靠性：通常以平均無(wú)故障工作時(shí)間MTBF（MeanTimeBetweenFailuress）來(lái)衡量。 5、經(jīng)濟(jì)性：常以“性能價(jià)格比”來(lái)衡量5.1.1半導(dǎo)體存儲(chǔ)器的分類按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機(jī)存取存儲(chǔ)器RAM：可讀可寫(xiě)、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失詳細(xì)分類，請(qǐng)看圖示圖5.1半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細(xì)展開(kāi)，注意對(duì)比靜態(tài)RAM工作原理如圖所示，MOS型靜態(tài)RAM的基本存儲(chǔ)單元可由六個(gè)MOS場(chǎng)效應(yīng)晶體管構(gòu)成。VF1、VF2組成雙穩(wěn)態(tài)觸發(fā)器，VF3、VF4為負(fù)載管，VF5、VF6為控制管設(shè)VF1導(dǎo)通、VF2截止為“0”狀態(tài)；VF2導(dǎo)通、VF1截止為“1”狀態(tài)存儲(chǔ)單元可隨機(jī)寫(xiě)入信息，也可隨機(jī)讀出信息；讀出信息的過(guò)程是非破壞性的，讀操作完成后，所保存的信息不變。將多個(gè)存儲(chǔ)單元按一定方式排列起來(lái)，就組成一個(gè)靜態(tài)RAM存儲(chǔ)器。靜態(tài)RAM存儲(chǔ)器的基本存儲(chǔ)單元是由一個(gè)雙穩(wěn)態(tài)觸發(fā)器組成的，這些存儲(chǔ)單元所存儲(chǔ)的信息，只要不斷電或沒(méi)有觸發(fā)信號(hào)到來(lái)，將一直保持不變。但在靜態(tài)RAM存儲(chǔ)電路中，MOS管數(shù)目多，故集成度較低，位容量相對(duì)要少，另外，VF1、VF2組成雙穩(wěn)態(tài)觸發(fā)器必然有一個(gè)是導(dǎo)通的，功耗比較大。而動(dòng)態(tài)RAM的位密度高，功耗低，且價(jià)格低廉，只是所存儲(chǔ)的信息具有一定的時(shí)間性，在很短的時(shí)間內(nèi)，其數(shù)據(jù)是有效的，超過(guò)一定的時(shí)間，數(shù)據(jù)就消失了，為了使數(shù)據(jù)常在，就要周期性地對(duì)所在數(shù)據(jù)重寫(xiě)（刷新）。動(dòng)態(tài)RAM工作原理刷新放大器行選擇信號(hào)列選擇信號(hào)數(shù)據(jù)輸入/輸出線電容C其存放信息靠的是電容C，當(dāng)電容C中有電荷時(shí)，為邏輯“1”當(dāng)電容C中無(wú)電荷時(shí)，為邏輯“0”熔絲型PROM工作原理Vcc字線數(shù)據(jù)線熔絲VT1讀寫(xiě)存儲(chǔ)器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫(xiě)FlashMemory（閃存）：能夠快速擦寫(xiě)的EEPROM，但只能按塊（Block）擦除5.1.2半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫(xiě)電路DBOEWECS①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③

片選和讀寫(xiě)控制邏輯選中存儲(chǔ)芯片，控制讀寫(xiě)操作①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

示例②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)③片選和讀寫(xiě)控制邏輯片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫(xiě)WE*控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線5.2隨機(jī)存取存儲(chǔ)器靜態(tài)RAMSRAM2114SRAM6264動(dòng)態(tài)RAMDRAM4116DRAM21645.2.1靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）每個(gè)存儲(chǔ)單元具有一個(gè)地址SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫(xiě)WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間SRAM2114的寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECSTW寫(xiě)入時(shí)間從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫(xiě)信號(hào)有效時(shí)間TWC寫(xiě)入周期兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間SRAM芯片6264存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫(xiě)WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716155.2.2動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放一位需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址DRAM芯片4116存儲(chǔ)容量為16K×116個(gè)引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)讀寫(xiě)信號(hào)WE*讀有效數(shù)據(jù)從DOUT引腳輸出DRAM4116的寫(xiě)周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址讀寫(xiě)信號(hào)WE*寫(xiě)有效數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無(wú)效，沒(méi)有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒(méi)有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新DRAM芯片2164存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A7123456781615141312111095.3只讀存儲(chǔ)器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A5.3.1EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息一般使用專門(mén)的編程器（燒寫(xiě)器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫(xiě)入信息0EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫(xiě)OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫(xiě)OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖5.3.2EEPROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫(xiě)（擦除和編程一次完成）有字節(jié)擦寫(xiě)、塊擦寫(xiě)和整片擦寫(xiě)方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND123456789101112131428272625242322212019181716155.4半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口5.4.1存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫(xiě)控制線1.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問(wèn)到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問(wèn)到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個(gè)整體常被稱為“芯片組”2.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進(jìn)制）A9～A03.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量也就是擴(kuò)充了存儲(chǔ)器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址這個(gè)尋址方法，主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來(lái)實(shí)現(xiàn)這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充”或“字?jǐn)U充”地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000片選端常有效A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡(jiǎn)單易行、但無(wú)法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象原因：有些高位地址線沒(méi)有用、可任意使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好⑴譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過(guò)程譯碼電路可以使用門(mén)電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154⑵全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A13⑶部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一個(gè)可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH⑷線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一個(gè)可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對(duì)一些存儲(chǔ)芯片通過(guò)片選無(wú)效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用4.存儲(chǔ)芯片的讀寫(xiě)控制芯片OE*與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開(kāi)放并驅(qū)動(dòng)數(shù)據(jù)到總線芯片WE*與系統(tǒng)的寫(xiě)命令線相連當(dāng)芯片被選中、且寫(xiě)命令有效時(shí)，允許總線數(shù)據(jù)寫(xiě)入存儲(chǔ)芯片5.4.2存儲(chǔ)芯片與CPU的配合存儲(chǔ)芯片與CPU總線的連接，還有兩個(gè)很重要的問(wèn)題：CPU的總線負(fù)載能力CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合1.總線驅(qū)動(dòng)CPU的總線驅(qū)動(dòng)能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來(lái)加以鎖存和驅(qū)動(dòng)雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來(lái)加以驅(qū)動(dòng)2.時(shí)序配合分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求如果不能滿足：考慮更換芯片總線周期中插入等待狀態(tài)TW切記：時(shí)序配合是連接中的難點(diǎn)例1、某EPROM芯片的外部引線如圖所示，試將此芯片接到C8000H到CFFFFH的內(nèi)存地址上（使用74LS138譯碼器），畫(huà)出連接圖。例2、試判斷下圖所示的譯碼邏輯電路中74LS138譯碼器的輸出Y0、Y4、Y6、Y7所決定的內(nèi)存地址范圍。例3、某存儲(chǔ)器芯片的選片譯碼器如圖所示，試寫(xiě)出該芯片所占的內(nèi)存地址范圍第5章教學(xué)要求1.了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；2.熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；3.掌握SRAM2114、DRAM4116、EPROM2764、EEPROM2817A的引腳功能；4.理解SRAM讀寫(xiě)原理、DRAM讀寫(xiě)和刷新原理、EPROM和EEPROM工作方式第5章教學(xué)要求（續(xù)）5.掌握存儲(chǔ)芯片與CPU連接的方法，特別是片選端的處理；6.了解存儲(chǔ)芯片與CPU連接的總線驅(qū)動(dòng)和時(shí)序配合問(wèn)題。32K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖SRAM2114的功能工作方式CS*WE*I/O4～I(xiàn)/O1未選中讀操作寫(xiě)操作100×10高阻輸出輸入SRAM6264的功能工作方式CS1*CS2WE*OE*D7～D0未選中未選中讀操作寫(xiě)操作1×00×011××10××01高阻高阻輸出輸入EPROM2716的功能工作方式CE*/PGMOE*VCCV