第14章時序邏輯電路本章學習目標14.1時序邏輯電路概述14.2寄存器14.3計數器14.4計數譯碼顯示電路本章小結本章學習目標理解時序邏輯電路的概念及分類。掌握寄存器的功能、電路組成及工作原理。清楚環(huán)形脈沖分配器的電路構成和工作原理。理解計數器的功能，了解二進制加法計數器、十進制計數器電路組成及工作原理。清楚七段數碼顯示原理，掌握計數、譯碼、顯示電路的組成。14.1時序邏輯電路概述14.1.1時序邏輯電路的概念14.2寄存器14.2.1并行輸入、并行輸出寄存器14.2.2移位寄存器14.2.3環(huán)形脈沖分配器寄存器的功能：存儲數碼或信息。寄存器的組成：觸發(fā)器，1個觸發(fā)器能存放1位二進制數碼，幾個觸發(fā)器可存放幾位數碼；具備控制作用的門電路，以達到寄存器能按照寄存指令，存儲輸入的數碼或信息。14.2.1并行輸入、并行輸出寄存器Q0~Q3是寄存器并行的輸出端，輸出4位二進制數碼。4位數碼寄存器4個觸發(fā)器的時鐘輸入端連在一起，受時鐘脈沖的同步控制；D0~D3是寄存器并行的數據輸入端，輸入4位二進制數；14.2.2移位寄存器在實際應用中，經常要求寄存器中數碼能逐位向左或向右移動。一、單向移位寄存器1．右移寄存器各觸發(fā)器的輸出端

Q與右鄰觸發(fā)器D端相連；各CP脈沖輸入端并聯；各清零端并聯。

工作過程：

寄存器初始狀態(tài)Q0Q1Q2Q3=0000，D0D1D2D3=0000，輸入數據為1010；第1個CP上升沿出現時：Q0Q1Q2Q3=0000，D0D1D2D3=1000第2個CP上升沿出現時：Q0Q1Q2Q3=1000，D0D1D2D3=0100第3個CP上升沿出現時：Q0Q1Q2Q3=0100，D0D1D2D3=1010第4個CP上升沿出現時：Q0Q1Q2Q3=1010第1個CP上升沿出現前：Q3Q2Q1Q0=0000，D3D2D1D0=00002．左移寄存器各觸發(fā)器的輸出端Q與左鄰觸發(fā)器D端相連；各CP脈沖輸入端并聯；各清零端并聯。

工作過程：寄存器初始狀態(tài)Q0Q1Q2Q3=0000，輸入數據為1010；第1個CP上升沿出現前：Q3Q2Q1Q0=0000，D3D2D1D0=0001第1個CP上升沿出現時：Q3

Q2Q1Q0=0001，D3D2D1D0=0010第2個CP上升沿出現時：Q3Q2Q1Q0=0010，D3D2D1D0=0101第3個CP上升沿出現時：Q3Q2Q1Q0=0101，D3D2D1D0=1010第4個CP上升沿出現時：Q3Q2Q1Q0=1010二、雙向移位寄存器74LS1944位雙向通用寄存器。

M1、M0為工作方式控制端，取值不同，工作方式不同。工作時，應在電源Vcc和地之間接入一只0.1μF的旁路電容。與CT74LS194相容的組件有CC40194和C422等。CT74LS194功能表

M1M0功能0xx清零100保持101右移110左移111并行輸入14.2.3環(huán)形脈沖分配環(huán)形脈沖分配器：使一個矩形脈沖，按一定的順序在輸出端Q0~Q3之間，輪流分配反復循環(huán)輸出的電路。1．電路把輸出端Q3接至右移輸入端DSR，使DSR=Q3；。2．工作原理初始時，M1M0=11，寄存器處于并行輸入工作方式；D0D1D2D3=1000；輸入CP脈沖，在脈沖上升沿出現時，輸出端輸出Q0Q1Q2Q3=1000。3．狀態(tài)表環(huán)形脈沖分配器狀態(tài)表CPM1M0DSR（Q3）Q0Q1Q2Q3循環(huán)011000101000101010020100103010001401100014.3計數器14.3.1二進制計數器14.3.2十進制計數器在數字系統(tǒng)中，對脈沖的個數進行計數是常見的問題，用計數器便可解決。計數器：具有計數功能的電路。14.3.1二進制計數器二進制計數器是各種類型計數器的基礎。一、二進制加法計數器1．異步二進制加法計數器電路如圖所示。低位觸發(fā)器的Q端接至高位觸發(fā)器CP端。動畫異步二進制加法計數器2．同步二進制加法計數器

電路：每個觸發(fā)器的狀態(tài)轉換均與輸入脈沖同步，因此計數速度較快。

工作原理：在計數脈沖輸入時，各觸發(fā)器在J、K都為0時，輸出狀態(tài)不變；J、K都為1時，每輸入一個脈沖，輸出狀態(tài)改變一次。因此，得到各觸發(fā)器的邏輯關系如下表：4位同步二進制加法計數器的邏輯關系二、同步二進制可逆計數器實用的同步二進制計數器廣泛采用中規(guī)模集成計數器。例如SN74193同步4位二進制可逆集成計數器。管腳說明：A、B、C、D為數據輸入端；QA、、QB、、QC、QD是數碼輸出端；CP+和CP-分別為加法與減法計數脈沖輸入端；CR為置0端，LD為置數控制端。功能說明：當LD=1時，若計數脈沖從CP+端輸入則進行加法計數；若計數脈沖從CP-端輸入則進行減法計數。當CR=1時，計數器置零。當CR=0時，計數器輸出狀態(tài)與LD、CP+

與CP-

有關。當LD=0時，QA、QB、QC、QD由輸入數據A、B、C、D直接控制，達到預置數碼之目的。14.3.2十進制計數器一、十進制的編碼用二進制數碼表示十進制數的方法，稱為二-十進制編碼，簡稱BCD碼。8421BCD碼是最常用也是最簡單的一種十進制編碼。二、十進制加法計數器1．工作原理先置Q3Q2Q1Q0=0000；第1個脈沖出現時，Q3Q2Q1Q0=0001；第2個脈沖出現時，Q3Q2Q1Q0=0010；···；第8個脈沖出現時，Q3Q2Q1Q0=1000；第9個脈沖出現時，Q3Q2Q1Q0=1001；第10個脈沖出現時，Q3Q2Q1Q0=0000，Q3輸出進位脈沖，完成計數過程。2．常用芯片介紹目前二-十進制的集成計數器應用較多，如SN7490A兼有二進制、五進制和十進制三種計數功能。當十進制計數時，又有8421BCD碼和5421BCD碼選用功能。管腳排列SN7490A功能表置0、置9和計數選擇若R0(1)=R0(2)=1且S9(1)或S9(2)中任一端為0，則計數器清零；若S9(1)=S9(2)=1，8421碼連接時QDQCQBQA=1001，計數器置9；若按功能表最下面4行任一行取值時，則進入計數工作狀態(tài)。電源電壓4.5~5.5V，通常VCC=5V。14.4計數譯碼顯示電路14.4.1七段數碼顯示器14.4.2分段顯示譯碼電路14.4.3計數譯碼顯示電路的組合14.4.1七段數碼顯示器作用：把計數器的輸出狀態(tài)，翻譯成人們習慣的十進制數碼的字形，直觀的顯示出來。分類：按顯示器發(fā)光段數分為七段顯示或八端顯示；按顯示器所用發(fā)光材料分為熒光數碼管、半導體數碼管及液晶顯示器。譯碼顯示電路七段數碼顯示器七段發(fā)光線段分別用a、b、c、d、e、f、g七個小寫字母表示。

七段顯示組合與數字對照表段數abcdefg01111110101100002110110131111001401100115101101161011111711100008111111191111011LED數碼管LED優(yōu)點：亮度高、字形清晰，工作電壓低(1.5~3V)、體積小、可靠性高、壽命長，響應速度極快。半導體數碼管又稱LED數碼管，是一種廣泛使用的顯示器件。LED有兩種：共陽極型和共陰極型液晶分段數碼顯示器——利用液態(tài)晶體的光學特性做成的顯示器優(yōu)點：工作電壓低、耗電省和成本低廉等。14.4.2分段顯示譯碼電路以七段數碼管為例，分段數碼顯示器譯碼電路原理七段譯碼器輸入輸出關系SN7449是集成七段字形譯碼器14.4.3計數譯碼顯示電路的組合由SN7490A(計數器)、SN7449(七段譯碼器)、BS205(共陰極七段數碼管)連接組成1位十進制數的計數譯碼顯示電路。本章小結一、時序邏輯電路時序邏輯電路是數字電路的重要組成部分。邏輯特點：電路的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關而且與電路原有狀態(tài)有關。結構特點：具有控制作用的邏輯門電路和具有記憶作用的觸發(fā)器兩部分組成。

二、寄存器寄存器是具有存儲數碼或信息功能的邏輯電路。并行輸入、并行輸出寄存器：采用并行輸入、并行輸出的方式存儲數碼。移位寄存器：不僅能存放數碼組成的數據，而且能將數碼所在的高位或低位狀態(tài)進行移位(左移、右移和雙向移位)。三、計數器2．分段顯示譯碼電路計數器是對脈沖個數進行計數，具有計數功能的電路。1．二進制計數器?異步加法計數器?同步加法計數器?同步可逆計數器十進制計數器四、計數譯碼顯示電路1．七段數碼顯示器本章重點了解時序邏輯電路的特點及分類。理解寄存器、移位寄存器的組成及工作原理，了解中規(guī)模集成移位寄存器及應用。掌握二進制、十進制及其相互轉換，了解