微機(jī)原理及應(yīng)用第五章處理器總線(xiàn)時(shí)序和系統(tǒng)總線(xiàn)2023/2/71第五章處理器時(shí)序和系統(tǒng)總線(xiàn)主要內(nèi)容學(xué)習(xí)目的知識(shí)點(diǎn)重點(diǎn)難點(diǎn)28086的引腳功能；主要內(nèi)容8086處理器時(shí)序；213系統(tǒng)總線(xiàn)；3描述處理器總線(xiàn)說(shuō)明處理器的工作狀態(tài)特點(diǎn)了解8086CPU的引線(xiàn)分析8086CPU基本總線(xiàn)周期時(shí)序?qū)W習(xí)目的45.18086的引腳功能地址/數(shù)據(jù)線(xiàn)地址/狀態(tài)線(xiàn)非屏蔽中斷可屏蔽中斷請(qǐng)求最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式讀信號(hào)總線(xiàn)保持請(qǐng)求信號(hào)總線(xiàn)保持相應(yīng)信號(hào)寫(xiě)信號(hào)存儲(chǔ)器/IO控制信號(hào)M/IO=1,選中存儲(chǔ)器M/IO=0,選中IO接口數(shù)據(jù)發(fā)送/接收信號(hào)DT/R=1,發(fā)送DT/R=0,接收數(shù)據(jù)允許信號(hào)地址允許信號(hào)中斷響應(yīng)信號(hào)測(cè)試信號(hào):執(zhí)行WAIT指令，CPU處于空轉(zhuǎn)等待;TEST有效時(shí),結(jié)束等待狀態(tài)。準(zhǔn)備好信號(hào):表示內(nèi)存或I/O設(shè)備準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)傳輸。復(fù)位信號(hào)58086CPU的兩種組態(tài)最小組態(tài)（模式）MN/MX接+5V構(gòu)成小規(guī)模的應(yīng)用系統(tǒng),只有8086一個(gè)微處理器,所有的總線(xiàn)控制信號(hào)均為8086產(chǎn)生，系統(tǒng)中的總線(xiàn)控制邏輯電路，減少到最少。最大組態(tài)（模式）MN/MX接地。用于大型（中型）8086/8088系統(tǒng)中,系統(tǒng)總是包含有兩個(gè)或多個(gè)微處理器，其中一個(gè)主處理器就是8086或8088，其它的處理器稱(chēng)協(xié)處理器，協(xié)助主處理器工作。需要總線(xiàn)控制器來(lái)變換和組合控制信號(hào)。5.18086的引腳功能61.最小模式系統(tǒng)中只有8086一個(gè)微處理器，所有的總線(xiàn)控制信號(hào)均由8086產(chǎn)生，系統(tǒng)的總線(xiàn)控制信號(hào)被減至最少。5.18086的引腳功能7

目前常用的是最大組態(tài)。要求有較強(qiáng)的驅(qū)動(dòng)能力。此時(shí)8086要通過(guò)一組總線(xiàn)控制器8288來(lái)形成各種總線(xiàn)周期，控制信號(hào)由8288供給，如圖5-1所示。5.18086的引腳功能85.18086的引腳功能9地址數(shù)據(jù)復(fù)用，輸入輸出,三態(tài)。在一個(gè)總線(xiàn)周期的第一個(gè)時(shí)鐘周期，AD15

～AD0

傳送地址信號(hào)，在其他的時(shí)鐘周期，作數(shù)據(jù)總線(xiàn)使用。地址

鎖存器

STBABDBAD15~AD0ALE(1)地址/數(shù)據(jù)總線(xiàn)AD15～AD05.18086的引腳功能10(2)地址/狀態(tài)信號(hào)線(xiàn)A19/S6~A16/S3輸出，三態(tài)。在一個(gè)總線(xiàn)周期的T1，輸出地址信號(hào)的最高4位，在其他的時(shí)鐘周期，輸出狀態(tài)信號(hào)S6~S3。

(1)S6為低，表示8086當(dāng)前與總線(xiàn)相連(2)S5＝IF。5.18086的引腳功能11

A17/S4、A16/S3

的組合指出當(dāng)前使用的段碼寄存器情況S4S3意義00110101當(dāng)前正在使用ES附加段當(dāng)前正在使用SS堆棧段當(dāng)前正在使用CS或者未使用任何寄存器當(dāng)前正在使用DS數(shù)據(jù)段5.18086的引腳功能12(3)BHE/S7高8位數(shù)據(jù)總線(xiàn)允許/狀態(tài)線(xiàn)輸出，三態(tài)。在總線(xiàn)周期的T1，為BHE信號(hào)，表示高8位數(shù)據(jù)線(xiàn)D15~D8

上的數(shù)據(jù)有效。在其他的總線(xiàn)周期，為S7狀態(tài)信號(hào)，8086中S7未作定義。5.18086的引腳功能13(4)MN/MX最大/最小模式控制信號(hào)。輸出，三態(tài)，低電平有效。(5)RD讀信號(hào)5.18086的引腳功能14(6)M/IO存儲(chǔ)器/輸入輸出控制信號(hào)輸出，三態(tài)。RD與M/IO組合對(duì)應(yīng)的操作M/IORD操作1000讀存儲(chǔ)器讀I/O端口5.18086的引腳功能15(7)WR寫(xiě)信號(hào)輸出，三態(tài)，低電平有效。WR與M/IO組合對(duì)應(yīng)的操作M/IOWR操作1000寫(xiě)存儲(chǔ)器寫(xiě)I/O端口5.18086的引腳功能16(8)ALE地址鎖存允許信號(hào)輸出，高有效。每一總線(xiàn)周期的T1有效。(9)READY準(zhǔn)備好信號(hào)輸入，高有效。CPU訪(fǎng)問(wèn)存儲(chǔ)器或外設(shè)時(shí)，READY有效，表示存儲(chǔ)器或外設(shè)已準(zhǔn)備好傳送數(shù)據(jù)。5.18086的引腳功能17(10)INTR可屏蔽的中斷請(qǐng)求信號(hào)輸入，高有效，表示外設(shè)向CPU提出中斷申請(qǐng)，若FR中IF=1，CPU在當(dāng)前指令后即響應(yīng)。5.18086的引腳功能18(11)INTA中斷響應(yīng)信號(hào)輸出，三態(tài)，低電平有效。CPU響應(yīng)INTR后，用INTA讀取外設(shè)提供的中斷類(lèi)型號(hào)，以取得中斷服務(wù)程序的入口地址。5.18086的引腳功能19(12)NMI非屏蔽中斷請(qǐng)求信號(hào)輸入，有效。不受FLAG寄存器中IF的影響，CPU在當(dāng)前指令結(jié)束響應(yīng)中斷。5.18086的引腳功能20(13)RESET系統(tǒng)復(fù)位信號(hào)輸入，高電平有效，必須保持至少４個(gè)時(shí)鐘周期4TCPU中的部分內(nèi)容標(biāo)志位清除指令指針(IP)0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊(duì)列空復(fù)位重新啟動(dòng)后，第一條指令地址FFFF0H。5.18086的引腳功能21(14)DT/R數(shù)據(jù)收發(fā)控制信號(hào)輸出，三態(tài)，控制數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)器的數(shù)據(jù)傳送方向。DT/R=1,即T=1，AB(CPU內(nèi)存或外設(shè))DT/R=0,即T=0，BA(內(nèi)存或外設(shè)CPU)

82862

A

OE

TAD0~AD15D0~D15DENDT/RB5.18086的引腳功能22(15)DEN數(shù)據(jù)允許信號(hào)輸出，三態(tài)，低有效，控制CPU外接的數(shù)據(jù)收發(fā)器。5.18086的引腳功能23(16)HOLD總線(xiàn)保持請(qǐng)求信號(hào)輸入，高有效，表示其它的總線(xiàn)主設(shè)備申請(qǐng)對(duì)總線(xiàn)的控制權(quán)。(17)HLDA總線(xiàn)保持響應(yīng)信號(hào)輸出，高有效，表示CPU響應(yīng)HOLD信號(hào)，讓出總線(xiàn)控制權(quán)。5.18086的引腳功能24(18)TEST測(cè)試信號(hào)輸入，低電平有效，與WAIT指令配合使用。WAIT指令TEST有效？執(zhí)行后續(xù)指令YesNo5.18086的引腳功能25(19)CLK系統(tǒng)時(shí)鐘輸入信號(hào)最大時(shí)鐘頻率為5MHZ，占空比1/3。(20)GND地和VCC電源引腳VCC：+5直流電源。5.18086的引腳功能26最大模式下的引腳信號(hào)在最大模式下，僅24～31引腳信號(hào)與最小模式不同，如表2-6所示。表2-6兩種模式下8086的24～31引腳信號(hào)引腳編號(hào)最小模式 最大模式2425262728293031ALEDT/HLDAHOLDQS1QS2RQ/GT1RQ/GT05.18086的引腳功能M/IO27（1）QS1和QS0指令隊(duì)列狀態(tài)信號(hào)輸出。這兩信號(hào)組合起來(lái)提供了8086內(nèi)部指令隊(duì)列的狀態(tài)，以便外部對(duì)其動(dòng)作進(jìn)行跟蹤。QS1和QS0編碼和對(duì)應(yīng)的隊(duì)列狀態(tài)如表2-7所示。表2-7

QS1和QS0編碼與隊(duì)列狀態(tài)QS1 QS0

隊(duì)列狀態(tài)00110101空操作取走指令的第一個(gè)字節(jié)隊(duì)列空從隊(duì)列里取出的字節(jié)是指令的后續(xù)字節(jié)5.18086的引腳功能28（2）2，1和0總線(xiàn)周期狀態(tài)信號(hào)輸出，三態(tài)。這三個(gè)狀態(tài)信號(hào)組成的編碼表示了當(dāng)前總線(xiàn)周期是何種操作周期，如表2-8所示。表2-8

2，1和0編碼總線(xiàn)周期發(fā)中斷響應(yīng)信號(hào)讀I/O端口寫(xiě)I/O端口暫停取指令讀存儲(chǔ)器寫(xiě)存儲(chǔ)器無(wú)源狀態(tài)010101010000111100110011總線(xiàn)周期5.18086的引腳功能29當(dāng)8086工作在最大模式時(shí)，必須連接總線(xiàn)控制器，如Intel8288。8288將利用以上狀態(tài)信息產(chǎn)生最大模式下的存儲(chǔ)器和I/O控制信號(hào)。5.18086的引腳功能30（3）總線(xiàn)封鎖信號(hào)輸出，三態(tài)、低電平有效。當(dāng)此信號(hào)為低電平有效時(shí)，系統(tǒng)中其他總線(xiàn)主部件不能占有總線(xiàn)。此信號(hào)由前綴指令LOCK使其有效，并一直保持到LOCK前綴后面的一條指令執(zhí)行完畢。另外，在8086的兩個(gè)中斷響應(yīng)脈沖之間，信號(hào)也自動(dòng)變?yōu)橛行щ娖剑苑榔渌偩€(xiàn)主部件在中斷響應(yīng)過(guò)程中占有總線(xiàn)，使一個(gè)完整的中斷響應(yīng)過(guò)程被間斷。5.18086的引腳功能31（4）和總線(xiàn)請(qǐng)求/允許信號(hào)雙向。這兩個(gè)信號(hào)可供CPU以外的兩個(gè)處理器用以發(fā)出使用總線(xiàn)的請(qǐng)求信號(hào)和接收CPU對(duì)總線(xiàn)請(qǐng)求信號(hào)的應(yīng)答信號(hào)，總線(xiàn)請(qǐng)求信號(hào)和允許信號(hào)在同一引腳上傳輸，但方向相反。的優(yōu)先級(jí)高于。5.18086的引腳功能32思考題：

8086/8088有兩種工作方式，它們是通過(guò)什么方法來(lái)實(shí)現(xiàn)？在最大模式下其控制信號(hào)怎樣產(chǎn)生？5.18086的引腳功能33

指令周期、總線(xiàn)周期和時(shí)鐘周期指令周期(InstructionCycle)：CPU執(zhí)行一條指令所需要的時(shí)間。總線(xiàn)周期(BusCycle)：CPU與外部電路之間進(jìn)行一次數(shù)據(jù)傳送所需的時(shí)間。時(shí)鐘周期(ClockCycle)：控制CPU基本操作的時(shí)鐘，是CPU處理動(dòng)作的最小時(shí)間單位，又稱(chēng)T狀態(tài)。5.28086的總線(xiàn)操作和時(shí)序34一個(gè)指令周期由一個(gè)或若干個(gè)總線(xiàn)周期組成，一個(gè)總線(xiàn)周期至少包含4個(gè)T狀態(tài)。5.28086的總線(xiàn)操作和時(shí)序35一、典型總線(xiàn)周期的時(shí)序5.28086的總線(xiàn)操作和時(shí)序368086CPU的一個(gè)基本總線(xiàn)周期由4個(gè)時(shí)鐘周期（T1～T4）組成。時(shí)鐘周期T也稱(chēng)為T(mén)狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài)。CPU在每個(gè)時(shí)鐘周期（狀態(tài)）內(nèi)完成若干基本操作5.28086的總線(xiàn)操作和時(shí)序375.28086的總線(xiàn)操作和時(shí)序T1狀態(tài)：CPU向20位地址/狀態(tài)（A19/S6～A16/S3），地址/數(shù)據(jù)（AD15～AD0）分時(shí)復(fù)用總線(xiàn)上發(fā)送讀寫(xiě)存儲(chǔ)器或I/O端口的地址。發(fā)ALE地址鎖存信號(hào)發(fā)出存儲(chǔ)器/IO讀寫(xiě)控制信號(hào)M/IO385.28086的總線(xiàn)操作和時(shí)序T2狀態(tài)：CPU低16位地址/數(shù)據(jù)總線(xiàn)（AD15～AD0）切換為數(shù)據(jù)總線(xiàn)，為讀寫(xiě)數(shù)據(jù)作準(zhǔn)備T2狀態(tài)總線(xiàn)的高4位（A19/S6～A16/S3）上輸出本總線(xiàn)周期狀態(tài)信息S6～S3。這些狀態(tài)信息用來(lái)表示中斷允許狀態(tài)、當(dāng)前正在使用的段寄存器等。發(fā)出數(shù)據(jù)允許信號(hào)DEN發(fā)出數(shù)據(jù)發(fā)送接受控制信號(hào)DT/R395.28086的總線(xiàn)操作和時(shí)序T3狀態(tài)CPU在總線(xiàn)的高4位（A19/S6～A16/S3）繼續(xù)輸出總線(xiàn)周期狀態(tài)信號(hào)S6～S3。在總線(xiàn)的低16位（AD15～AD0）地址/數(shù)據(jù)線(xiàn)上繼續(xù)發(fā)送要寫(xiě)的數(shù)據(jù)，或者從存儲(chǔ)器或I/O端口讀入數(shù)據(jù)采樣READY線(xiàn)，若有效（高電平），則進(jìn)入T4周期，若無(wú)效，則說(shuō)明外設(shè)沒(méi)準(zhǔn)備好，插入Tw周期40TW等待狀態(tài)：如果被選中的存儲(chǔ)器或I/O設(shè)備不能及時(shí)配合CPU傳送數(shù)據(jù)，則必須通知CPU數(shù)據(jù)“未準(zhǔn)備好”，迫使CPU在T3狀態(tài)后插入等待狀態(tài)TW?！拔礈?zhǔn)備好”信號(hào)必須在T3前送給CPU。Tw狀態(tài)5.28086的總線(xiàn)操作和時(shí)序415.28086的總線(xiàn)操作和時(shí)序T4狀態(tài)在T4開(kāi)始時(shí)鐘的下降沿，把數(shù)據(jù)讀入到CPU或?qū)懭氲竭x中的地址單元同時(shí)其它狀態(tài)信號(hào)線(xiàn)恢復(fù)為初始狀態(tài)，為執(zhí)行下一個(gè)總線(xiàn)周期做準(zhǔn)備42T1空閑狀態(tài)：如果在一個(gè)總線(xiàn)周期之后，不立即執(zhí)行下一個(gè)總線(xiàn)周期，或者當(dāng)指令隊(duì)列是滿(mǎn)的，執(zhí)行部件EU又沒(méi)有訪(fǎng)問(wèn)總線(xiàn)的要求，這時(shí)BIU就處于空閑狀態(tài)。在空閑狀態(tài)中，可以包含一個(gè)或幾個(gè)時(shí)鐘周期。在空閑狀態(tài)，總線(xiàn)高4位（A19/S6～A16/S3）仍輸出與前一總線(xiàn)周期相同的狀態(tài)信號(hào)。如果前一個(gè)總線(xiàn)周期是寫(xiě)周期，則CPU在總線(xiàn)低16位（AD15～AD0）上繼續(xù)驅(qū)動(dòng)數(shù)據(jù)信息；如果前一個(gè)總線(xiàn)周期是讀周期，則總線(xiàn)低16位（AD15～AD0）為高阻狀態(tài)。5.28086的總線(xiàn)操作和時(shí)序43由上可知，正常情況下，8086CPU的一個(gè)基本總線(xiàn)周期由4個(gè)時(shí)鐘周期（T1～T4）組成，但當(dāng)所連接的存儲(chǔ)器或I/O設(shè)備不能及時(shí)配合CPU進(jìn)行數(shù)據(jù)的讀寫(xiě)時(shí)，還要適當(dāng)增加一個(gè)或幾個(gè)等待狀態(tài)。5.28086的總線(xiàn)操作和時(shí)序44二、8086的讀寫(xiě)總線(xiàn)周期圖2-21讀總線(xiàn)周期T1T2T3T4一個(gè)總線(xiàn)周期CLK地址輸出狀態(tài)輸出A19/S6~A16/S3BHE/S7數(shù)據(jù)輸入AD15~AD0ALE低=I/O讀，高=存儲(chǔ)器讀M/IORDDT/RDEN地址輸出5.28086的總線(xiàn)操作和時(shí)序45如果在T3周期前沿的下降沿采樣ready信號(hào)，若沒(méi)準(zhǔn)備好（低電平），在T3和T4之間就會(huì)插入一個(gè)或多個(gè)TW等待周期，直到READY變高，轉(zhuǎn)入T4周期，完成讀操作。5.28086的總線(xiàn)操作和時(shí)序468086的寫(xiě)總線(xiàn)周期圖2-22寫(xiě)總線(xiàn)周期T1T2T3T4一個(gè)總線(xiàn)周期CLK地址輸出狀態(tài)輸出A19/S6~A16/S3BHE/S7數(shù)據(jù)輸出AD15~AD0ALE低=I/O寫(xiě)，高=存儲(chǔ)器寫(xiě)M/IOWRDT/RDEN地址輸出5.28086的總線(xiàn)操作和時(shí)序478086進(jìn)入和退出保持狀態(tài)的時(shí)序CPU在每一個(gè)T狀態(tài)的上升邊沿采樣HOLD信號(hào)，若有效，則在當(dāng)前總線(xiàn)周期結(jié)束時(shí)響應(yīng)。圖2-23總線(xiàn)保持請(qǐng)求/響應(yīng)時(shí)序~~~~~~~~T4或T1CLKHOLDHLDAAD15~AD0A19/S6~A16/S35.28086的總線(xiàn)操作和時(shí)序48中斷響應(yīng)周期CPU在每條指令的最后一個(gè)T狀態(tài)，采樣INTR信號(hào)，若有效，且IF=1，則CPU在當(dāng)前指令執(zhí)行完畢以后響應(yīng)，進(jìn)入中斷響應(yīng)周期。圖2-25中斷響應(yīng)周期~~T1T2T3T4T1T1T2T3T4~~~~類(lèi)型矢量ALEAD0~AD15INTADEN浮空5.28086的總線(xiàn)操作和時(shí)序49第一個(gè)中斷響應(yīng)周期T1狀態(tài)：AD15-AD0浮空；IF=1，給出中斷響應(yīng)信號(hào)INTA。第二個(gè)中斷響應(yīng)周期；被響應(yīng)的外設(shè)數(shù)據(jù)線(xiàn)送一個(gè)字節(jié)的中斷矢量類(lèi)型，CPU讀入后，從中斷矢量表上找到服務(wù)程序的入口地址。5.28086的總線(xiàn)操作和時(shí)序50思考題：軟件中斷指令會(huì)執(zhí)行中斷響應(yīng)周期否？5.28086的總線(xiàn)操作和時(shí)序515.28086的總線(xiàn)操作和時(shí)序系統(tǒng)復(fù)位與啟動(dòng)通過(guò)RESET引腿上的觸發(fā)信號(hào)來(lái)執(zhí)行。

標(biāo)志寄存器:清零指令指針（IP）:0000HCS:FFFFHDS、ES、SS:0000H

指令隊(duì)列:空其它寄存器:0000H

復(fù)位脈沖的有效電平（高）必須超過(guò)4個(gè)時(shí)鐘周期（開(kāi)啟電源引起的復(fù)位時(shí)間大于50μs）525.28086的總線(xiàn)操作和時(shí)序復(fù)位后地址總線(xiàn)浮空復(fù)位后，第一條指令的地址：物理地址為FFFF0+OOOOH（IP中）

=FFFFOH一般在FFFFO中，存放一條段交叉直接JMP指令，轉(zhuǎn)移到系統(tǒng)程序?qū)嶋H開(kāi)始處。這個(gè)程序往往實(shí)現(xiàn)系統(tǒng)初始化、引