經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁(yè)眉頁(yè)腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！第一章數(shù)字邏輯習(xí)題一周期性數(shù)字波形如圖題所示，試計(jì)算：（1）周期；（2）頻率；（3）012頻率為周期的倒數(shù)，f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%4（4）2.718解：（2）（127）D=2-1=（）B-1=（1111111）7B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H（3）254.25解：（43）D=（01000011）ASCⅡ碼的表示：P28（3）you（1）0101011，則（00101011）B=（2B）H（2）@的的1111001,1101111,1110101,對(duì)應(yīng)的十六進(jìn)制數(shù)分別為的0110100,0110011,對(duì)應(yīng)的十六緊張數(shù)分別為L(zhǎng)的解:(a)為與非，ABABAB⊕=+（A⊕B）=AB+ABABAB⊕B010110011001001ABAB2⊕與CDEA+)=++CDE++)+===EABCBC(+)ABCBC(+)=+BCB+)+++ABCAB+(++ABC+A++++BABABAB)()(A)++++BABABAB)()()=AABA)(+AB=+++++++LABAC=+)=+LABCD(+++)=∑m(0,2,4,6,9,13)+∑d(1,3,5,7,11,15))=∑m(0,13,14,15)+∑d(1,2,3,9,10,11)L+=++LABBCCAC0101010L011111110L=++=?種V/V2解：根據(jù)表題所示邏輯門的參數(shù)，以及式（3.1.1）和式AVV=—=2.4V—2V=0.4V(min)V(min)VVV=—=0.8V—0.4V=0.4VB和C的噪聲容限分別為:電路的噪聲容限愈大,其抗干擾能力愈強(qiáng),綜合考慮選擇邏輯門C所列的三種門電路的技術(shù)參數(shù),計(jì)算出它們的延時(shí)61解:延時(shí)-功耗積為傳輸延長(zhǎng)時(shí)間與功耗的乘積,即DP=根據(jù)上式可以計(jì)算出各邏輯門的延時(shí)-功耗分別為DPttP+=ns=22DPDP同理得出:=10PJ,邏輯門的值愈小,表明它的特性愈好,所C的性能最好.與非門在+5V(1)輸入端接地;(2)輸入端接低于的電源;(4)輸入端接的電阻到地.門電路來(lái)說(shuō),輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為:VV=1.5V,因此有:LViViViV=1.5V,屬于邏輯門0LV0LV=1.5V,屬于邏輯門0L管的柵極電流非常小,通常小于1uA,在10kΩViV即L所示電路的輸出邏輯表達(dá)式.ABBCEDEADTP2TN211AEN構(gòu)成的反相器正常工作，L=和TPTN2A2EN（b）所示和TP2TPTN11ENL=A；當(dāng)TPTN21（c）和圖題（d）所示的高（b）0A010001（d）10kΩ解：（1）參見(jiàn)教材圖T1Vcc，，Vc2=VcEs2+VBE3=0.2+0.7=0.9V，而+V=0.7+0.7=1.4V，故BE4DT1VTVC=2.5V。而V1BE11BB1T2，T3若反相器。（1）問(wèn)驅(qū)動(dòng)門是否超載？（2）若超載，試提出一改進(jìn)方案；若A和IOLIOHIIHIIL4個(gè)的輸入電流為：4×(max)IIH4×(max)IIL2個(gè)的輸入電流為：2×(max)IIH2×(max)①3.2.3（a）所示，4個(gè)IIH4(max)0.08mA+0.04mA=0.12mA.而②3.2.3（b而74LS045個(gè)門，已知門輸管截止時(shí)的漏電流=0.2mA；負(fù)載門的參數(shù)為：VOHVOLA=2.7V，=0.5V，(min)(max)IOL=8mA.根據(jù)式（3.1.6）形式（3.1.7）可以計(jì)算出上拉電阻的值。(max)3.2.4（a）所示，IILtotal(IIL輸出為低電平，×有)Rp=VDD?VOL=(5?4)VIOLIILtotal()(8?0.005)mA?3.2.4（b）所示，74LS03IIHtotalIIH×()VOHVIHVOH<有RP=VDDVoH=(5?4)VIVIVL000011112ABCDL00000000111111111100001110110011001101010101000101111111=**LABBCLBB當(dāng)A=0，C=1=++0～9，90A、B、C、、于4．4，14（b）所示0、1、6、9、4。當(dāng)由0144。0I和分3LC=01mm++=1其他=00。4．4．260為0。14．4．31由44。4．31所和N4．4，31MN＝00B3B2B1B0＝0000，則加法器的輸出為S＝I。當(dāng)MN＝01B3B2B1B0＝0010，加法器的輸出S＝I＋2。同理，可分析其他情況，如4．4．316．2．46。2．46，2，5所用46。3．16．3。16．3．1J、KyS1=1，這時(shí)有S。＝Sl＝1，移位寄存器Q3Q2Q1Q0＝D3D2D1D0＝1110。啟動(dòng)信號(hào)Q。＝0，經(jīng)兩級(jí)與非門后，使S1=0，這時(shí)有S1S0＝01，Q3Q2、Q1、Q00，因而能夠維持6，5，16．5。1D31計(jì)數(shù)器；畫出邏輯圖解：33用131001～0000～10001001～＝1001，并將進(jìn)位信號(hào)所示。161162＝2566．5。1801010010，它所對(duì)應(yīng)的82，說(shuō)明該電路在置數(shù)以后從了M=255－82＝174，即一百七十四進(jìn)M=24，有16＜M＜256，所以要用兩片74HCT161。將兩芯片的6．5．19的232），并將個(gè)TC＝1，將并行置數(shù)使6。5．19（b）所示。（2）256K×4（3）lM×1（4）128K×8地址線根數(shù)（地址碼的位數(shù)）nN的關(guān)系為：N=2數(shù)n存儲(chǔ)單元〓64K×1〓64K（注：lK＝1024）；因?yàn)椋?4K〓2’。，即亢11M個(gè)存儲(chǔ)單元，181M個(gè)存儲(chǔ)單元，18lM個(gè)存儲(chǔ)單元，17！＿（2）16K×