情境六：發(fā)聲型邏輯筆的設(shè)計(jì)明確任務(wù)：（1）數(shù)字電路的特點(diǎn)（2）邏輯代數(shù)的表達(dá)方式及化簡(jiǎn)（3）TTL與CMOS集成門電路（4）發(fā)聲型邏輯筆電路的設(shè)計(jì)

資訊基礎(chǔ)知識(shí)一、數(shù)字電路基礎(chǔ)

1．模擬信號(hào)和數(shù)字信號(hào)在時(shí)間和數(shù)值上都連續(xù)變化的信號(hào)稱為模擬信號(hào)，如電話、傳真、溫度信號(hào)等都是模擬信號(hào)。處理模擬信號(hào)的電路稱為模擬電路。在時(shí)間和數(shù)值上都間斷的、變化不連續(xù)的信號(hào)稱為數(shù)字信號(hào)，如脈沖方波、計(jì)算機(jī)通信信號(hào)等。用數(shù)字信號(hào)完成對(duì)數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路。

ittu模擬信號(hào)波形數(shù)字信號(hào)波形

2．?dāng)?shù)字電路的特點(diǎn)①抗干擾能力強(qiáng)、無(wú)噪聲積累。②便于存儲(chǔ)、處理和交換。③便于集成化、微型化。④同時(shí)具有算術(shù)運(yùn)算和邏輯運(yùn)算功能。

3．?dāng)?shù)字電路的分類①按電路的邏輯功能來(lái)分，可分為組合邏輯電路和時(shí)序邏輯電路。②按電路有無(wú)集成元器件來(lái)分，可分為分立元件數(shù)字電路和集成數(shù)字電路。③按集成電路的集成度進(jìn)行分類，可分為小規(guī)模集成數(shù)字電路(SSI)、中規(guī)模集成數(shù)字電路(MSI)、大規(guī)模集成數(shù)字電路(LSI)和超大規(guī)模集成數(shù)字電路(VLSI)。④按構(gòu)成電路的半導(dǎo)體器件來(lái)分類，可分為雙極型數(shù)字電路和單極型數(shù)字電路。

utftrUmtW0.5Um0.1Um0.9UmtT脈沖波形參數(shù)

脈沖周期T：周期性重復(fù)的脈沖序列中，兩個(gè)相鄰脈沖上升沿（或下降沿）之間的時(shí)間間隔。脈沖幅度Um：脈沖電壓變化的最大值。脈沖寬度tw：從脈沖前沿到達(dá)0.5Um起，到脈沖后沿到達(dá)0.5Um為止的一段時(shí)間。上升時(shí)間tr：脈沖上升沿從0.1Um上升到0.9Um所需要的時(shí)間。下降時(shí)間tf：脈沖下降沿從0.9Um下降到0.1Um所需要的時(shí)間。占空比q；脈沖寬度與脈沖周期的比值。

二、邏輯代數(shù)的表示及化簡(jiǎn)

邏輯表示事物的因果關(guān)系。邏輯代數(shù)又叫做開關(guān)代數(shù)或布爾代數(shù)，由英國(guó)數(shù)學(xué)家喬治·布爾于19世紀(jì)提出來(lái)的，用來(lái)解決數(shù)字邏輯電路的分析與設(shè)計(jì)問(wèn)題。參與邏輯運(yùn)算的變量叫邏輯變量，每個(gè)變量的取值非0即1，0、1不表示數(shù)的大小，而是代表兩種不同的邏輯狀態(tài)。1、邏輯代數(shù)的三種基本運(yùn)算：與、或、非（反）決定事件的全部條件都滿足時(shí)，事件才發(fā)生，這就是與邏輯關(guān)系。與邏輯的邏輯表達(dá)式記做Y=A?B或Y=AB。

ABY&邏輯與關(guān)系示意圖”與“邏輯符號(hào)只要決定某事件的條件中有一個(gè)或幾個(gè)滿足，該事件就會(huì)發(fā)生；只有當(dāng)條件全部不滿足時(shí)，事件才不會(huì)發(fā)生，這種因果關(guān)系即為或邏輯關(guān)系，簡(jiǎn)稱或邏輯。

或運(yùn)算的邏輯表達(dá)式為Y=A+B。

ABY1邏輯或關(guān)系示意圖“或”邏輯符號(hào)決定事件的條件滿足時(shí)，事件不發(fā)生；反之則發(fā)生，這就是非邏輯關(guān)系。在函數(shù)式中，用“ˉ”表示非運(yùn)算，記做

ARY1邏輯非關(guān)系示意圖“非”邏輯符號(hào)二、邏輯代數(shù)公式

基本公式0-1律：互補(bǔ)律：重疊律：還原律：

基本定理交換律：結(jié)合律：分配律：反演律：

3、邏輯函數(shù)的表達(dá)方式邏輯函數(shù)的常用表示方法有真值表、函數(shù)式、邏輯圖、卡諾圖等。（1）真值表當(dāng)輸入變量個(gè)數(shù)為n時(shí)，真值表共有2n行。特點(diǎn)：描述邏輯問(wèn)題方便；直觀；較繁瑣。（2）函數(shù)式將輸出與輸入之間的邏輯關(guān)系寫成與、或、非等的組合式。特點(diǎn)：便于運(yùn)算、化簡(jiǎn)；便于畫邏輯圖；不便從邏輯問(wèn)題直接得到當(dāng)用Y表示舉重結(jié)果時(shí)，Y與A、B、C的邏輯關(guān)系可表示為：Y=A(B+C)。（3）邏輯圖用基本邏輯門和復(fù)合邏輯門的邏輯符號(hào)組成的對(duì)應(yīng)某一邏輯功能的電路圖。特點(diǎn)：便于用電路實(shí)現(xiàn)。AYBC&≥1函數(shù)Y=A(B+C)的邏輯圖

（4）卡諾圖卡諾圖是與變量最小項(xiàng)對(duì)應(yīng)的小方格按一定規(guī)則排列的組成的圖形；每一小方格填入一個(gè)最小項(xiàng)。特點(diǎn)：可以準(zhǔn)確的寫出邏輯函數(shù)的最簡(jiǎn)表達(dá)式；當(dāng)變量較多時(shí)卡諾圖會(huì)變的十分繁瑣。三、TTL與CMOS集成電路若集成邏輯門電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管（Transistor），則稱晶體管—晶體管邏輯門電路（Transistor-TransistorLogic），簡(jiǎn)稱TTL電路。

在邏輯電路中，輸入輸出電位的高低用電平表示，高電平是一種狀態(tài)，低電平是另一種狀態(tài)。根據(jù)類別不同，分為正邏輯和負(fù)邏輯兩種。1、TTL集成電路74LSTTL與非門電路

74LS00引腳排列圖74LS20引腳排列圖

集電極開路與非門電路（OC門）若在前面圖中將R7、V2、V4、VD5、VD6取消，V5集電極開路，就構(gòu)成了集電極開路門（OpenCollector）。OC門主要是為解決一般TTL與非門不能線與而設(shè)計(jì)的。OC門還可以用作驅(qū)動(dòng)電路，實(shí)現(xiàn)電平轉(zhuǎn)換。TTLABYOC門電路符號(hào)三態(tài)門（ThreeStateLogic）電路是指邏輯門的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻狀態(tài)的門電路，高阻態(tài)相當(dāng)于隔斷狀態(tài)。該電路有一個(gè)EN控制使能端，來(lái)控制門電路的通斷。當(dāng)EN端信號(hào)電平有效時(shí)，門電路允許輸出；當(dāng)EN端信號(hào)電平無(wú)效時(shí)，門電路禁止輸出，此時(shí)輸出端既不是高電平又不是低電平，呈開路狀態(tài)，即高阻態(tài)。

三態(tài)門電路TTL集成電路邏輯門電路的使用注意事項(xiàng)：（1）關(guān)于電源等：對(duì)于各種集成電路，使用時(shí)一定要在推薦的工作條件范圍內(nèi)，否則將導(dǎo)致性能下降或損壞器件。（2）關(guān)于輸入端：數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來(lái)使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平。（3）關(guān)于輸出端：具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出端不允許直接并聯(lián)使用。輸出端不允許直接接電源VCC或直接接地。TTL系列集成電路分為以下幾類：（1）74：標(biāo)準(zhǔn)系列，其典型電路與非門的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。（2）74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。（3）74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。

2、金屬-氧化物-半導(dǎo)體(Metal-Oxide-Semiconductor)結(jié)構(gòu)的晶體管簡(jiǎn)稱MOS晶體管，有P型MOS管和N型MOS管之分。由MOS管構(gòu)成的集成電路稱為MOS集成電路，而由PMOS管和NMOS管共同構(gòu)成的互補(bǔ)型MOS集成電路即為CMOS（ComplementaryMOS）。CMOS電路的使用注意事項(xiàng)：（1）CMOS電路時(shí)電壓控制器件，它的輸入總抗很大，對(duì)干擾信號(hào)的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個(gè)恒定的電平。（2）輸入端接低內(nèi)阻的信號(hào)源時(shí)，要在輸入端和信號(hào)源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。（3）當(dāng)接長(zhǎng)信號(hào)傳輸線時(shí)，在CMOS電路端接匹配電阻。（4）當(dāng)輸入端接大電容時(shí)，應(yīng)該在輸入端和電容間接保護(hù)電阻。3、CMOS與TTL的電路連接TTL到CMOS的連接。用TTL電路去驅(qū)動(dòng)CMOS電路時(shí)，由于CMOS電路是電壓驅(qū)動(dòng)器件，所需電流小，因此電流驅(qū)動(dòng)能力不會(huì)有問(wèn)題，主要是電壓驅(qū)動(dòng)能力問(wèn)題，TTL電路輸出高電平的最小值為2．4V，而CMOS電路的輸入高電平一般高于3．5V，這就使二者的邏輯電平不能兼容。在TTL的輸出端與電源之間接一個(gè)電阻R（上拉電阻）可將TTL的電平提高到3．5V以上。CMOS到TTL的連接。CMOS電路輸出邏輯電平與TTL電路的輸入電平可以兼容，但CMOS電路的驅(qū)動(dòng)電流較小，不能夠直接驅(qū)動(dòng)TTL電路。為此可采用CMOS／TTL專用接口電路，如CMOS緩沖器CC4049等，經(jīng)緩沖器之后的高電平輸出電流能滿足TTL電路的要求，低電平輸出電流可達(dá)4mA。實(shí)現(xiàn)CMOS電路與TTL電路的連接。需說(shuō)明的是，CMOS與TTL電路的接口電路形式多種多樣，實(shí)用中應(yīng)根據(jù)具體情況進(jìn)行選擇。計(jì)劃：分小組進(jìn)行任務(wù)討論，給出解決方案，自己確定是否可行。

要求要有自己獨(dú)創(chuàng)性的思路，避免千