組合邏輯電路在實(shí)際中的應(yīng)用摘要：組合邏輯電路是數(shù)字系統(tǒng)中數(shù)字電路的一個(gè)主要組成部分之一，功能繁多，使用非常廣泛，可以直接用小規(guī)模、中規(guī)?；虼笠?guī)模集成電路實(shí)現(xiàn)任何一個(gè)組合邏輯函數(shù)。本來主要介紹組合邏輯電路在實(shí)際中的幾個(gè)應(yīng)用。關(guān)鍵詞：組合邏輯電路；數(shù)學(xué)運(yùn)算；數(shù)據(jù)選擇器CombinationallogiccircuitintheactualapplicationAbstract:Incombinationallogiccircuitisadigitalsystemisamajorcomponentofthedigitalcircuit,oneofthefunctionsofuseisverybroad,canbedirectlywithsmall,mediumsizeorlargescaleintegratedcircuittorealizeanycombinationallogicfunction.Wasmainlyintroducedseveralofcombinationallogiccircuitinactualapplication.Keywords:Combinationallogiccircuit;Mathematics;Dataselector組合邏輯電路是指在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與電路以前狀態(tài)無關(guān)，而與其他時(shí)間的狀態(tài)無關(guān)。組合邏輯電路是一種現(xiàn)時(shí)輸出只決定于現(xiàn)時(shí)輸入而與電路的過去狀態(tài)無關(guān)的電路組合邏輯電路。組合邏輯電路是數(shù)字系統(tǒng)中數(shù)字電路的一個(gè)主要組成部分之一，功能繁多，使用非常廣泛，可以直接用小規(guī)模、中規(guī)?；虼笠?guī)模集成電路實(shí)現(xiàn)任何一個(gè)組合邏輯函數(shù)。用門電路實(shí)現(xiàn)組合邏輯電路，可以歸結(jié)為這樣幾種應(yīng)用方向：計(jì)算機(jī)和數(shù)字系統(tǒng)中的編碼器、譯碼器、代碼轉(zhuǎn)換與校驗(yàn)電路、數(shù)據(jù)選擇與數(shù)據(jù)分配器、加法器、數(shù)值比較器等?？刂葡到y(tǒng)中的各種控制電路。如報(bào)警電路、門鈴電路、數(shù)字系統(tǒng)中的邏輯控制電路、自控系統(tǒng)中的種種控制電路。信號產(chǎn)生電路。由門電路可以組成脈沖振蕩電路，壓控振蕩等。由門電路的反饋線相連接，產(chǎn)生觸發(fā)器這種新型器件，成為時(shí)序電路的基本器件。在模擬系統(tǒng)，將門電路接入反饋電阻，可以使它由開關(guān)狀態(tài)轉(zhuǎn)換為線性狀態(tài)，組成線性放大器。空=!==在數(shù)字系統(tǒng)中算術(shù)運(yùn)算都是利用加法進(jìn)行的，因此加法器是數(shù)字系統(tǒng)中最基本的運(yùn)算單元。組合邏輯器可以在很多方面使用，如計(jì)算機(jī)和數(shù)字系統(tǒng)中的編碼器、譯碼器、代碼轉(zhuǎn)換與校驗(yàn)電路、數(shù)據(jù)選擇與數(shù)據(jù)分配器、加法器、數(shù)值比較器等，由于二進(jìn)制運(yùn)算可以用邏輯運(yùn)算來表示，因此可以用邏輯設(shè)計(jì)的方法來設(shè)計(jì)運(yùn)算電路。加法在數(shù)字系統(tǒng)中分為全加和半加，所以加法器也分為全加器和半加器。⑴半加器設(shè)計(jì)半加器不考慮低位向本位的進(jìn)位，因此它有兩個(gè)輸入端和兩個(gè)輸出端。設(shè)加數(shù)（輸入端）為A、B；和為S；向高位的進(jìn)位為Ci+1。第1頁共4頁函數(shù)的邏輯表達(dá)式為：S=AB+AB；Ci+1=AB⑵全加器的設(shè)計(jì)由于全加器考慮低位向高位的進(jìn)位，所以它有三個(gè)輸入端和兩個(gè)輸出端。設(shè)輸入變量為（加數(shù)）A、B、Ci-1，輸出變量為S、Ci+1函數(shù)的邏輯表達(dá)式為：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1=（AB）Ci-1+AB因?yàn)榧臃ㄆ魇菙?shù)字系統(tǒng)中最基本的邏輯器件，所以它的應(yīng)用很廣。它可用于二進(jìn)制的減法運(yùn)算、乘法運(yùn)算，BCD碼的加、減法，碼組變換，數(shù)碼比較等。用全加器構(gòu)成二進(jìn)制減法器。以四位二進(jìn)制為例。（減法可轉(zhuǎn)換為加補(bǔ)運(yùn)算）設(shè)兩組四位二進(jìn)制分別為X3X2X1X0和Y3Y2Y1Y0，把Y3Y2Y1Y0先進(jìn)行求補(bǔ)然后再進(jìn)行加法運(yùn)算。⑶無反變量輸入的邏輯函數(shù)對于一個(gè)與或函數(shù)式中的與項(xiàng)，把寧的原變量叫做頭因子，它的反變量叫做尾因子。把頭因子中的任何變量放入尾因子中，與項(xiàng)不變。這就可以將一個(gè)反變量變成多個(gè)變量相與非,由此得到無反變量輸入的邏輯函數(shù)。例如，ABCDE二ABACDE二ABBEDE二ABABCDE二ABABCADE=ABABCABDE這個(gè)方法民做頭因子替代尾因子法，可以實(shí)現(xiàn)無反變量的邏輯函數(shù)的化簡。例如，把F=ACBD+BCAC+CDA化簡為無反變量輸入的函數(shù)，利用頭因子替代尾因子法，將上式直接化簡為：F=ACAABD+BCABD+CDABD。⑷編碼器和譯碼器指定二進(jìn)制代碼代表特定的信號的過程就叫編碼。把某一組二進(jìn)制代碼的特定含義譯出的過程叫譯碼。例如：設(shè)計(jì)一譯碼電路把8421BCD碼的0、1、2、...、9譯出來.四位二進(jìn)制有十六種狀態(tài)，而實(shí)際只需要十種，因此其余項(xiàng)作無關(guān)項(xiàng)考慮。所以它的邏輯電路圖為（用與門和與非門實(shí)現(xiàn)）集成譯碼器的工作原理與其它譯碼器一樣，但它有它的特點(diǎn)。其特點(diǎn)為：輸入采用緩沖級；（減輕信號負(fù)載）；輸出為反碼;低電平有效（減輕輸出功率）；增加了使能端.（便于擴(kuò)展功能）；常用的典型的集成譯碼器是三 八譯碼器。它的邏輯符號注：其中E0E1E2為使能端，只有當(dāng)E1、E2為0時(shí)E0為1時(shí)此譯碼器才工作。2數(shù)據(jù)選擇器數(shù)據(jù)選擇器是從多路輸人數(shù)據(jù)中選擇某一路數(shù)據(jù)送到輸出端利用數(shù)據(jù)選擇器可以得到其它功能的邏輯電路，以74LS153雙4選1數(shù)據(jù)選擇器為例，闡述數(shù)據(jù)選擇器在組合邏輯電路中的第2頁共4頁組合邏輯電路在實(shí)際中的應(yīng)用應(yīng)用.74LS153數(shù)據(jù)選擇器的內(nèi)部原理邏輯圖如圖1所示。人一W—J|b 其中C,C,C,C為數(shù)據(jù)輸人端，A,B為選擇控制端,S選通使能端，Y為輸出端.從邏0 12 3輯原理圖分析知，當(dāng)使能端S=l時(shí)，數(shù)據(jù)選擇器不工作，當(dāng)使能端S=C時(shí)，數(shù)據(jù)選擇器工作。（圖中只選擇k=l時(shí)的電路），74LS153數(shù)據(jù)選擇器的管腳示意圖如圖2所示.V.&AO}C.n CwiI_ I._I|撲\iuUJJinq74LS1531上 3 4 & t) 7牌1-7二丁"F"TSiBJ」iCYi地3TTL集成電路應(yīng)用⑴輸入端的擴(kuò)展當(dāng)輸入端的變量數(shù)目多于一個(gè)門的輸入端數(shù)目時(shí)，可以采用與擴(kuò)展門，與或擴(kuò)展門。若無現(xiàn)或擴(kuò)展門，可利用oc門線予以解決多輸入端的問題。⑵變拉電流負(fù)載不灌電流負(fù)載當(dāng)與非門所提供的拉電流滿足不了負(fù)載的需要時(shí)，可以采用變換電路解決問題，讓與非門只承擔(dān)灌電流負(fù)載，讓變換電路承擔(dān)所需要的拉電流負(fù)戴。如圖3所示，將圖（a）變換為圖（b）。~aV圖3(a) 圖3(b)⑶多余輸入端的處理對于與門和非門的多余輸入端不予使用時(shí)，可以直接懸空，但易于引入干擾，一般不采用。通常將多余輸入端直接或經(jīng)過電阻接高電平，也以將多余輸入端與在用輸入端并接在一起，但加重了信號源的負(fù)載。對于或門和或非門的多余輸入端，可以直接接地，也可串接一個(gè)小于1008的電阻接地。⑷在具體使用門電路組成組合邏輯電路時(shí)，除三態(tài)門和OC門外，其它類型的門不允許并聯(lián)使用。OC門并聯(lián)使用實(shí)現(xiàn)與功能時(shí)，必須接上拉電阻與電源相接。使用時(shí)，集成城的輸出端絕對禁止與電源或地短接，但輸出可以通過電阻與電源相接，以提高輸出高電平。4結(jié)語組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路的狀態(tài)無關(guān)。組合邏輯電路的特點(diǎn)是輸出信號只是該時(shí)的輸入信號的函數(shù)，與別時(shí)刻的輸入狀態(tài)無關(guān)，它是無記憶功能的。也就是說，對信號的傳輸，這種電路與放大電路一樣，是即時(shí)輸入、即時(shí)輸出的，不能記與保存信號。由各種門組成各種組合邏輯電路時(shí)，在電路結(jié)構(gòu)上不存在也不允許使用反饋信號連線，只能使用按信號正向傳輸?shù)男盘栠B線，將不同邏輯門按邏輯函數(shù)予以實(shí)現(xiàn)。因此，組合邏輯器在生活中的應(yīng)用是非常廣泛的。參考文獻(xiàn)：鮑家元等編著.數(shù)字邏輯[M].北京：高等教育出版社，1997.58、101。周良權(quán)等編著.數(shù)字電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，1994.80、95。左全生.組合邏輯電路設(shè)計(jì)的一種