6.1

概述1現(xiàn)在是1頁\一共有82頁\編輯于星期日組合邏輯電路：t時刻輸出僅與t時刻輸入有關，

與t以前的狀態(tài)無關。時序邏輯電路：t時刻輸出不僅與t時刻輸入有關，

還與電路過去的狀態(tài)有關。一、組合邏輯電路和時序邏輯電路的區(qū)別1、從邏輯功能上看2現(xiàn)在是2頁\一共有82頁\編輯于星期日組合邏輯電路組合邏輯電路的框圖時序邏輯電路框圖存儲電路主要由觸發(fā)器構成3現(xiàn)在是3頁\一共有82頁\編輯于星期日X——外部輸入Y——外部輸出Z——觸發(fā)器的控制輸入Q——觸發(fā)器的狀態(tài)輸出時序電路的結構：1）由組合電路和存儲電路（觸發(fā)器）構成；2）觸發(fā)器的狀態(tài)與電路的輸入信號共同決定了電路的輸出。一個時序電路可以沒有組合電路部分，但是不能沒有存儲電路。4現(xiàn)在是4頁\一共有82頁\編輯于星期日2、從電路結構上看3、從功能描述上看組合電路不含存儲信息的觸發(fā)器等元件。時序電路一定含有存儲信息的元件——觸發(fā)器。5現(xiàn)在是5頁\一共有82頁\編輯于星期日二、時序邏輯電路的形式1、Moore型輸出僅與存儲電路的現(xiàn)態(tài)Q有關，而與當前輸入無關。2、Mealy型輸出不僅與存儲電路的現(xiàn)態(tài)Q有關，而且還與當前輸入有關。6現(xiàn)在是6頁\一共有82頁\編輯于星期日三、時序邏輯電路的分類7現(xiàn)在是7頁\一共有82頁\編輯于星期日6.2

時序邏輯電路的分析方法8現(xiàn)在是8頁\一共有82頁\編輯于星期日一、分析步驟異步9現(xiàn)在是9頁\一共有82頁\編輯于星期日二、分析舉例☆同步時序電路分析1、無外部輸入的時序電路例1

試分析圖示電路，并畫出狀態(tài)圖和時序圖。10現(xiàn)在是10頁\一共有82頁\編輯于星期日1）時鐘方程CLK1=CLK2=CLK（對同步電路可省去）2）驅動方程（輸入方程）3）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達式——狀態(tài)方程11現(xiàn)在是11頁\一共有82頁\編輯于星期日4）狀態(tài)轉換表（依次設初態(tài)，求次態(tài)）5）狀態(tài)圖主循環(huán)無效狀態(tài)電路具有自啟動能力12現(xiàn)在是12頁\一共有82頁\編輯于星期日6）波形圖功能：同步三進制計數(shù)器，有自啟動能力13現(xiàn)在是13頁\一共有82頁\編輯于星期日例2

試分析圖示時序電路的邏輯功能。（帶有外部輸出Y，觸發(fā)器為主從JKF-F）14現(xiàn)在是14頁\一共有82頁\編輯于星期日1）時鐘方程（略）2）驅動方程（輸入方程）15現(xiàn)在是15頁\一共有82頁\編輯于星期日3）狀態(tài)方程由JK特性方程：Q*=JQ’+K’Q可得各觸發(fā)器的次態(tài)表達式——狀態(tài)方程4）輸出方程16現(xiàn)在是16頁\一共有82頁\編輯于星期日5）狀態(tài)轉換表（依次設初態(tài)，求次態(tài)）17現(xiàn)在是17頁\一共有82頁\編輯于星期日狀態(tài)轉換表的另一種形式：18現(xiàn)在是18頁\一共有82頁\編輯于星期日6）狀態(tài)圖19現(xiàn)在是19頁\一共有82頁\編輯于星期日2、有外部輸入的時序電路例1

試分析圖示時序電路。20現(xiàn)在是20頁\一共有82頁\編輯于星期日1）驅動方程（輸入方程）2）輸出方程21現(xiàn)在是21頁\一共有82頁\編輯于星期日3）狀態(tài)方程由T特性方程：得：22現(xiàn)在是22頁\一共有82頁\編輯于星期日4）狀態(tài)轉換表23現(xiàn)在是23頁\一共有82頁\編輯于星期日5）狀態(tài)圖24現(xiàn)在是24頁\一共有82頁\編輯于星期日例2

試分析圖示時序電路。25現(xiàn)在是25頁\一共有82頁\編輯于星期日1）驅動方程（輸入方程）2）輸出方程3）狀態(tài)方程26現(xiàn)在是26頁\一共有82頁\編輯于星期日4）狀態(tài)表27現(xiàn)在是27頁\一共有82頁\編輯于星期日5）狀態(tài)圖28現(xiàn)在是28頁\一共有82頁\編輯于星期日6）波形圖設Q=0（初態(tài)），加到輸入端A、B的波形如圖。29現(xiàn)在是29頁\一共有82頁\編輯于星期日30現(xiàn)在是30頁\一共有82頁\編輯于星期日7）功能分析☆該電路為串行加法器電路A——被加數(shù)，B——加數(shù)Y——加法和，Q——進位☆波形圖表示了兩個八位二進制數(shù)相加得到

和數(shù)的過程。A=01101100，B=00111010，Y=1010011031現(xiàn)在是31頁\一共有82頁\編輯于星期日6.3

時序邏輯電路的設計方法32現(xiàn)在是32頁\一共有82頁\編輯于星期日一、設計步驟1.設定狀態(tài)從邏輯功能要求出發(fā)，確定輸入、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）為輸入變量，結果為輸出變量。2.畫狀態(tài)圖這一步是關鍵。對每一個需要記憶的輸入信息用一個狀態(tài)來表示，以確定所涉及電路需多少個狀態(tài)。此時狀態(tài)用S0、S1、….來表示。33現(xiàn)在是33頁\一共有82頁\編輯于星期日3.狀態(tài)化簡消去原始狀態(tài)中的多余狀態(tài)以得到最簡狀態(tài)圖。4.狀態(tài)編碼給化簡后的狀態(tài)圖中的每一個狀態(tài)賦以二進制碼。二進制碼的位數(shù)n等于觸發(fā)器的個數(shù)，它與電路的狀態(tài)數(shù)m之間應滿足：34現(xiàn)在是34頁\一共有82頁\編輯于星期日5.選觸發(fā)器類型6.求輸出方程、狀態(tài)方程、驅動方程7.畫電路圖8.檢查自啟動能力35現(xiàn)在是35頁\一共有82頁\編輯于星期日二、設計舉例☆Moore型同步時序電路設計例1

試設計一個自然態(tài)序、帶進位輸出端的同步

五進制計數(shù)器。解：1）設定狀態(tài)，作原始狀態(tài)圖36現(xiàn)在是36頁\一共有82頁\編輯于星期日2）狀態(tài)編碼∵M=5，∴取觸發(fā)器位數(shù)n=337現(xiàn)在是37頁\一共有82頁\編輯于星期日3）編碼后狀態(tài)圖4）選觸發(fā)器類型選用3個下降沿觸發(fā)的JK觸發(fā)器38現(xiàn)在是38頁\一共有82頁\編輯于星期日電路次態(tài)/輸出（）卡諾圖5）求輸出方程、狀態(tài)方程、驅動方程方法一：39現(xiàn)在是39頁\一共有82頁\編輯于星期日卡諾圖的分解40現(xiàn)在是40頁\一共有82頁\編輯于星期日由卡諾圖得狀態(tài)方程和輸出方程：將狀態(tài)方程變換為JK觸發(fā)器特性方程的標準形式，就可以找出驅動方程：41現(xiàn)在是41頁\一共有82頁\編輯于星期日42由此可得驅動方程：現(xiàn)在是42頁\一共有82頁\編輯于星期日方法二：43現(xiàn)在是43頁\一共有82頁\編輯于星期日44現(xiàn)在是44頁\一共有82頁\編輯于星期日45現(xiàn)在是45頁\一共有82頁\編輯于星期日輸出方程：驅動方程：由特性方程得狀態(tài)方程：檢查所設計電路是否具有自啟動能力46現(xiàn)在是46頁\一共有82頁\編輯于星期日6）作電路圖47現(xiàn)在是47頁\一共有82頁\編輯于星期日7）檢查自啟動能力由狀態(tài)方程可得：由此表可以看出，電路具有自啟動能力。48現(xiàn)在是48頁\一共有82頁\編輯于星期日8）完整狀態(tài)圖49現(xiàn)在是49頁\一共有82頁\編輯于星期日例2

試設計一個?？勺冞f增同步計數(shù)器，當控制信號X=0時為三進制計數(shù)，X=1時為四進制計數(shù)。設置一個進位輸出端C。解：1）根據(jù)題意畫狀態(tài)圖50現(xiàn)在是50頁\一共有82頁\編輯于星期日2）狀態(tài)編碼3）編碼后狀態(tài)轉換表51現(xiàn)在是51頁\一共有82頁\編輯于星期日52現(xiàn)在是52頁\一共有82頁\編輯于星期日4）選觸發(fā)器∵M=4，∴取觸發(fā)器位數(shù)n=2使用兩個上升沿觸發(fā)的D觸發(fā)器5）求輸出方程、驅動方程53現(xiàn)在是53頁\一共有82頁\編輯于星期日利用D觸發(fā)器激勵表求驅動方程：54現(xiàn)在是54頁\一共有82頁\編輯于星期日6）檢查自啟動能力由狀態(tài)方程：得：有自啟動能力。7）電路圖略55現(xiàn)在是55頁\一共有82頁\編輯于星期日☆Mealy型同步時序電路設計例：設計一個串行數(shù)據(jù)檢測器，要求連續(xù)輸入三個或三個以上“1”時輸出為1，其余情況下輸出為0。設輸入變量為X，輸出變量為Y用X（1位）表示輸入數(shù)據(jù)用Y（1位）表示輸出（檢測結果）解：1）設定狀態(tài)56現(xiàn)在是56頁\一共有82頁\編輯于星期日6.4

若干常用的時序邏輯電路57現(xiàn)在是57頁\一共有82頁\編輯于星期日6.4.1寄存器和移位寄存器一、寄存器1.寄存器的定義——能夠暫存數(shù)據(jù)的部件。寄存器的功能——接受、存放、傳送數(shù)據(jù)。寄存器的組成——觸發(fā)器及門電路。說明：對寄存器中的觸發(fā)器只要求它具有置1、置0

的功能即可，因而無論用何種類型的觸發(fā)器

都可組成寄存器。58現(xiàn)在是58頁\一共有82頁\編輯于星期日2.寄存器的種類1）并行輸入寄存器——輸入數(shù)據(jù)可同時送入

寄存器內(nèi)。2）串行輸入寄存器——即“移位寄存器”，數(shù)據(jù)串行輸入，有左移、右移、雙向移位。3）靜態(tài)移位寄存器——由觸發(fā)器作存儲單元，輸入的數(shù)據(jù)可長久保留。4）動態(tài)移位寄存器——由電容作存儲單元，輸入的數(shù)據(jù)不可長久保留，需刷新。59現(xiàn)在是59頁\一共有82頁\編輯于星期日3.基本寄存器數(shù)據(jù)并行輸入，并行輸出。60現(xiàn)在是60頁\一共有82頁\編輯于星期日四位寄存器——74HC17561現(xiàn)在是61頁\一共有82頁\編輯于星期日功能表：這種寄存器具有很強的抗干擾能力。62現(xiàn)在是62頁\一共有82頁\編輯于星期日二、移位寄存器移位寄存器——可以進行移位操作的寄存器。它同時具有寄存和移位兩個功能。數(shù)字電路中，加減運算用加法器。減法器完成，乘、除運算則用移位以后再加的辦法完成。例：求A=1010與B=1101的積。63現(xiàn)在是63頁\一共有82頁\編輯于星期日演算過程：求幾項“部分積”之和64現(xiàn)在是64頁\一共有82頁\編輯于星期日1.分類1）左移——在一個移位命令作用下，寄存器中各位（bit）的信息依次向左移動一位。65現(xiàn)在是65頁\一共有82頁\編輯于星期日設：輸入的代碼次序是1011。送數(shù)前，先將寄存器清零，然后在4個CLK脈沖的作用下將數(shù)據(jù)送入寄存器，并可在4個觸發(fā)器的輸出端得到并行輸出的代碼。66現(xiàn)在是66頁\一共有82頁\編輯于星期日67現(xiàn)在是67頁\一共有82頁\編輯于星期日2）右移3）雙向移位（74LS194）2.應用——數(shù)碼的串入、并出變換電路電路由兩部分組成：①右移寄存器——由觸發(fā)器組成；②取樣電路——由4個與門組成。68現(xiàn)在是68頁\一共有82頁\編輯于星期日69現(xiàn)在是69頁\一共有82頁\編輯于星期日CLK脈沖與取樣信號的時間關系如圖，為保證電路正確工作，取樣信號必須與CLK上升沿錯開，而且取樣脈沖頻率是時鐘脈沖頻率的1/4。即：70現(xiàn)在是70頁\一共有82頁\編輯于星期日工作原理：每來4個CLK，數(shù)據(jù)逐位串入，在下一個CLK到來之前，發(fā)出一個取樣信號，以達到串入、并出目的。71現(xiàn)在是71頁\一共有82頁\編輯于星期日3.74LS194——四位雙向移位寄存器1）框圖72現(xiàn)在是72頁\一共有82頁\編輯于星期日2）工作方式控制73現(xiàn)在是73頁\一共有82頁\編輯于星期日3）功能這是一種功能較齊全的移位寄存器，具有清零、左移、右移、并行加載、保持五種功能。保持——并行加載——74現(xiàn)在是74頁\一共有82頁\編輯于星期日4）用74194實現(xiàn)左移、右移及并行加載。右移串出75現(xiàn)在是75頁\一共有82頁\編輯于星期日左移串出76現(xiàn)在是76頁\一共有82頁\編輯于星期日77現(xiàn)在是77頁\一共有82頁\編輯于星期日5）74194擴展應用（4位—8位）78現(xiàn)在是78頁\一共有82頁\編輯于星期日三、移位寄存器型計數(shù)器環(huán)形計數(shù)器（m=n）79現(xiàn)在是79頁\一共有82頁\編輯于星期日例：用74194構成M=3的計數(shù)器。80現(xiàn)在是80頁\一共有82頁\編輯于星期日6.4.2計數(shù)器一、計數(shù)器的特點和分類1.特點——用來記憶脈沖的個數(shù)2.分類按計數(shù)脈沖輸入方式分同步計數(shù)器——各F-F受同一時鐘脈沖控

制，狀態(tài)的更新是同步的。異步計數(shù)器——有的F-F直接受輸入計數(shù)