集成電路版圖設(shè)計基礎(chǔ)電阻電容匹配第一頁，共49頁。測得的器件比率相對于預(yù)期比率的偏離比如一對10kΩ的電阻，制作后，測得為12.47kΩ和12.34kΩ。兩電阻的比率為1.0105，比預(yù)期比率略大1%，這對電阻表現(xiàn)出1%的失配。失配的原因-----隨機(jī)變化第二頁，共49頁。失配的原因-----隨機(jī)變化面變化兩個電容匹配

匹配電容的較小者對失配起主要作用，避免使用大的電容比率第三頁，共49頁。電阻匹配工藝隨機(jī)變化

面變化隨機(jī)失配和電阻平方根成反比隨機(jī)失配和電阻寬度成反比適當(dāng)增加電阻寬度，使用串并聯(lián)100kΩ和10kΩ的匹配10kΩ由20kΩ的電阻并聯(lián)，失配可降低1/2兩個等值等寬度匹配電阻的情況第四頁，共49頁。2、工藝偏差電阻寬度的選擇：設(shè)寬度為2um和4um的電阻：若多晶硅刻蝕造成ΔW=0.1um，則實(shí)際寬度比為(2.1)/(4.1)=0.512，造成2.4%的失配。因此，匹配電阻采用相同寬度消除工藝誤差

第五頁，共49頁。電阻長度的選擇：設(shè)長度為20um和40um的電阻若多晶硅刻蝕造成ΔL=0.2um，則實(shí)際長度比為(20.2)/(40.2)=0.503，造成0.5%的失配。因此，把匹配電阻分成相同尺寸的電阻段消除工藝誤差

2、工藝偏差分成2段，則實(shí)際長度比為(20.2)/(20.2+20.2)=0.5第六頁，共49頁。如果方塊電阻小，導(dǎo)線電阻、通孔電阻不可忽略增加單段電阻的大小降低通孔電阻的影響增加通孔在跳線上插入通孔對3互聯(lián)寄生第七頁，共49頁。3互聯(lián)寄生精確匹配電容也受到寄生電容的影響例如10kA的絕緣層上的金屬，導(dǎo)線電容率為0.035fF/um2,1um寬，200um長金屬產(chǎn)生7fF電容，是1pF電容的7%。通過增加導(dǎo)線長度增加電容匹配第八頁，共49頁。4刻蝕速率的變化多晶電阻由刻蝕多晶形成，刻蝕速率取決于多晶硅開孔的大小，越大刻蝕劑進(jìn)入多，速度越快，大開孔邊緣處刻蝕更嚴(yán)重，使得距離很遠(yuǎn)的多晶硅圖形比近距離的圖形寬度小。中間電阻寬度更大一點(diǎn)。第九頁，共49頁。4刻蝕速率的變化增加虛擬dummy電阻，虛擬電阻間距相同，可以很窄，不連接或者接地（消除電荷積聚）第十頁，共49頁。4刻蝕速率的變化-電容多晶硅電容類似，將虛擬電容放置在電容周圍，第十一頁，共49頁。5光刻效應(yīng)光的干涉和衍射，造成線寬的變化和窄圖形的變化，對1um以上沒有影響，所以匹配器件不能采用亞微米尺寸；增加虛擬單元可以避免光刻膠的顯影速率的變化第十二頁，共49頁。6擴(kuò)散相互作用如擴(kuò)散電阻，相鄰擴(kuò)散區(qū)的尾部交叉，N和P型彼此削弱，相同則增強(qiáng)，使邊緣的電阻和中間的電阻值略不同。在兩端加入虛擬電阻，并具有相同寬度，可以保證摻雜分布均勻。第十三頁，共49頁。7氫化金屬走線一般不應(yīng)該大范圍的從電阻上方跨過：在金屬化系統(tǒng)的淀積和刻蝕過程會引入氫，氫通過消除晶粒間界的懸掛鍵和氫補(bǔ)償能夠影響多晶硅電阻的阻值。若金屬走線在電阻上方跨過，各電阻段上的金屬覆蓋量不同會導(dǎo)致金屬化誘發(fā)失配。需要精確匹配的器件之間的縫隙不應(yīng)該用來走線

第十四頁，共49頁。8、機(jī)械應(yīng)力和封裝偏移應(yīng)力會引起硅電阻率變化，金屬和陶瓷封裝應(yīng)力最小，但成本高硅和環(huán)氧樹脂的熱膨脹系數(shù)相差10倍，隨著器件冷卻產(chǎn)生應(yīng)力第十五頁，共49頁。壓阻效應(yīng)8、機(jī)械應(yīng)力和封裝偏移第十六頁，共49頁。機(jī)械應(yīng)力應(yīng)力梯度第十七頁，共49頁。電阻受應(yīng)力的影響失配為：減小壓阻系數(shù)，選擇低應(yīng)力材料減少壓力梯度，減小電阻質(zhì)心間距質(zhì)心第十八頁，共49頁。共質(zhì)心版圖匹配器件分成幾個相同的部分，擺放成對稱結(jié)構(gòu)，器件的質(zhì)心位于穿過陣列的對稱軸的交叉點(diǎn)第十九頁，共49頁。共質(zhì)心版圖ABA結(jié)構(gòu)2:1：ABAB，因為質(zhì)心不完全對準(zhǔn)，質(zhì)心間距使得器件易受應(yīng)力誘發(fā)失配的影響。第二十頁，共49頁。匹配電阻確定公因子，10kΩ和25kΩ，最大公因子5kΩ，可以分成7個5kΩ的電阻段。第二十一頁，共49頁。匹配電阻電阻方塊不小于5個，10個以上最好；把分段串聯(lián)或并聯(lián)；選擇合適叉指結(jié)構(gòu)；第二十二頁，共49頁。各個電阻分成相同的段TwoinseriesTwoinparallelFourinparallel第二十三頁，共49頁。共質(zhì)心版圖規(guī)則一致性：匹配器件的質(zhì)心盡量一致對稱性陣列的排布應(yīng)關(guān)于X軸Y軸對稱分散性：陣列應(yīng)具有最大可能的分散性，器件的各段應(yīng)均勻分布在陣列中緊湊型：應(yīng)盡可能緊湊，最好是正方形第二十四頁，共49頁。二維共質(zhì)心陣列二維對稱軸，更好地消除梯度作用稱之為交叉耦合對，電阻很少排列成交叉耦合對，電容、MOS管經(jīng)常采用第二十五頁，共49頁。11溫度梯度和熱電效應(yīng)由于電阻的溫度系數(shù)，設(shè)溫度系數(shù)是2500ppm/C，則兩電阻相差一度，則失配0.25%特別是有功率器件時越遠(yuǎn)離功率器件，熱梯度越小第二十六頁，共49頁。

熱梯度熱分布的對稱軸取決于功率器件的位置和方向器件應(yīng)該置于芯片的的軸上產(chǎn)生對稱的熱分布，盡可能遠(yuǎn)離匹配器件，傾向于中央，第二十七頁，共49頁。電阻布局熱匹配第二十八頁，共49頁。熱電效應(yīng)只要兩種材料接觸，就會形成接觸電勢差，半導(dǎo)體金屬的接觸電勢差受溫度強(qiáng)烈影響，如果接觸發(fā)生在不同的溫度，電阻兩端表現(xiàn)為電勢差。1℃將產(chǎn)生0.4mV電勢差分成偶數(shù)段一半一個方向第二十九頁，共49頁。折疊電阻接觸孔靠近熱電效應(yīng)第三十頁，共49頁。12靜電影響

靜電場會引起載流子的耗盡和積累，電阻容易受到電壓調(diào)制的影響，電容受周圍電場耦合會引起電容值變化靜電場也能把噪聲耦合到匹配電阻和電容陣列的高阻節(jié)點(diǎn)。第三十一頁，共49頁。電壓調(diào)制擴(kuò)散電阻可能隨著隔離島和電阻體區(qū)電壓差的變化而變化保持隔離島-體區(qū)的電壓差相同，即可消除失配，如果電阻等值，偏壓相同，就放置在同一隔離島內(nèi)。采用方塊電阻較小的電阻，電壓調(diào)制也較小多晶電阻無隔離島第三十二頁，共49頁。不連接匹配電阻的走線不能從電阻上穿過，不僅耦合噪聲，而導(dǎo)線和電阻間的電場會調(diào)制電阻的電導(dǎo)率，如2kΩ/■的HSR電阻第一層金屬可產(chǎn)生0.1%V的電導(dǎo)調(diào)制，第三十三頁，共49頁。電導(dǎo)調(diào)制的因素（1）導(dǎo)線和下面電阻的電壓差（2）氧化層厚度和交疊面積第三十四頁，共49頁。靜電屏蔽屏蔽層插在金屬和電阻之間屏蔽層接地，屏蔽層的衰減作用隨頻率增高而降低，第三十五頁，共49頁。靜電屏蔽作用于電阻電阻陣列中電阻壓差很小可以采用公共屏蔽層;如果方塊電阻大，電壓差超過幾V，要單獨(dú)屏蔽第三十六頁，共49頁。靜電屏蔽襯底也會注入噪聲，可以在器件下面放置阱，接交流地，VDD第三十七頁，共49頁。器件匹配規(guī)則1低度匹配±1%的失配，6到7位分辨率，一般模擬應(yīng)用，如電流鏡。2中度匹配±0.1%的失配，9到10位的分辨率，帶隙基準(zhǔn)源，運(yùn)算放大器比較器的輸入級。3精確匹配±0.01%的失配，9到10位的分辨率，精密A/D，D/A轉(zhuǎn)換器，電容比電阻容易實(shí)現(xiàn)。低匹配比較容易，叉指結(jié)構(gòu)可實(shí)現(xiàn)中等匹配精確匹配很難實(shí)現(xiàn)第三十八頁，共49頁。電阻匹配規(guī)則1.匹配電阻用同一種材料構(gòu)成工藝、溫度2.匹配電阻寬度相同系統(tǒng)失配，不同寬度可通過串并聯(lián)實(shí)現(xiàn)3.電阻足夠大隨機(jī)失配和面積平方根成反比，小電阻是失配的主要來源，可并聯(lián)實(shí)現(xiàn)小電阻4.匹配電阻足夠?qū)挼投绕ヅ?，寬度為最小寬度?50%，中度為200%，精確匹配為400%。第三十九頁，共49頁。電阻匹配規(guī)則5.盡量使用相同的電阻圖形具有相同長度和寬度，否則易產(chǎn)生±1%以上的失配。6.沿同一方向擺放匹配電阻電阻一般水平或垂直擺放7.匹配電阻臨近擺放失配隨間距增加而增加，精確匹配應(yīng)采用叉指結(jié)構(gòu)8.陣列電阻采用叉指結(jié)構(gòu)陣列化電阻采用叉指結(jié)構(gòu)，產(chǎn)生共質(zhì)心結(jié)構(gòu)，寬長比不大于3:1，電阻段長是寬的10倍以上第四十頁，共49頁。9.在電阻陣列兩端增加虛擬器件把虛擬電阻接到低噪聲的低阻節(jié)點(diǎn)10.避免電阻段太短精確匹配電阻段方塊數(shù)不小于5，多晶電阻總長度不小于50um11.消除熱電效應(yīng)，偶數(shù)對12.匹配電阻放在低應(yīng)力區(qū)域避免放在芯片四個角，高應(yīng)力區(qū)域第四十一頁，共49頁。13匹配電阻遠(yuǎn)離功率器件功耗大于50mW為功率器件，精確匹配電阻放在主功率器件的對稱軸上，距離不能小于200um14精確匹配電阻沿芯片對稱軸擺放15.若擴(kuò)散電阻，考慮隔離島調(diào)制盡量使用多晶硅電阻16.分段電阻好于折疊電阻低度匹配電阻可使用折疊電阻第四十二頁，共49頁。20.避免匹配電阻上的無關(guān)走線不與電阻連接的導(dǎo)線不要排布在電阻上方，以避免引入應(yīng)力誘發(fā)失配和氫化作用，消除噪聲耦合，除非靜電屏蔽層，尤其注意高速數(shù)字信號線21避免匹配電阻功耗過大匹配電阻的功耗會產(chǎn)生熱梯度，精確匹配電阻，功耗大于1—2uW/um2，窄電阻上的大電流會速度飽和和非線性第四十三頁，共49頁。電阻匹配規(guī)則17.優(yōu)先采用多晶硅電阻多晶硅電阻比擴(kuò)散電阻窄很多，較小的寬度失配不會增加18.淀積電阻放在場氧之上淀積電阻包括多晶穿過場氧階梯時，變化增加，不應(yīng)穿過氧化層階梯或表面不連續(xù)處19.考慮采用場板和靜電屏蔽精確匹配電阻可在其上面放上靜電屏蔽層第四十四頁，共49頁。二電容匹配規(guī)則結(jié)電容精度低，氧化層電容精度高1.匹配電容圖形相同保持相同尺寸，如果兩電容尺寸不同，由小的單位電容并聯(lián)而成，單位電容不能串聯(lián)，2.精確匹配電容應(yīng)采用正方形周長面積比越小越好，最好取正方形3.匹配電容大小適當(dāng)CMOS工藝中，正方形電容最佳尺寸在20-50um之間第四十五頁，共49頁。4.匹配電容相鄰擺放構(gòu)成寬長比盡可能小的矩形陣列5.匹配電容置于場氧化層上氧化層表面不連續(xù)會引起電介質(zhì)發(fā)生變化，應(yīng)遠(yuǎn)離溝槽和擴(kuò)散區(qū)邊緣6.匹配電容上極板接高阻節(jié)點(diǎn)電路的高阻節(jié)點(diǎn)連接電容的上極板，比連接到下極板的寄生電容小，如果襯底噪聲嚴(yán)重，在電容下極板增加阱，連接干凈的模擬電壓，作為靜電屏蔽層。第四十六頁，共49頁。7.陣列外圍增加虛擬電容虛擬電容可以屏蔽橫向靜電場，消除刻蝕速率，無需相同寬度，虛擬電容的兩極